專利名稱：具有源極/漏極基座的dram結構及其制造方法
技術領域：
本發(fā)明涉及半導體結構、存儲器件構造和形成半導體結構的方法。
背景技術：
半導體器件應用的目標始終是提高器件集成度，換言之，增大支持襯底上的器件密度。用于增大密度的方法可以包括減小單個器件的尺寸、以及/或者增大器件的組裝密度(即，減小相鄰器件之間的間距)。為形成更高的集成度，需要開發(fā)可以用于半導體應用的新的器件構造，以及開發(fā)用于制造半導體器件構造的新方法。
比較普遍的半導體器件是存儲器件，動態(tài)隨機存取存儲(DRAM)單元是示例的存儲器件。DRAM單元包括晶體管和記憶存儲結構，示例的記憶存儲結構是電容器。半導體器件的現(xiàn)代應用可以使用大量DRAM單位的單元。因此，需要開發(fā)可應用在DRAM結構中的新的半導體器件，還需要開發(fā)用于制造DRAM結構的新方法。
雖然本發(fā)明是以改進DRAM結構和形成這種結構的方法方面為目的而提出的，但是本發(fā)明不限于這些方案。本發(fā)明只受到所附權利要求所述的字面意義的限制，而不包括說明書和圖的解釋或其它限制性參考，并且與等同物的教導一致。

發(fā)明內(nèi)容
在一種方案中，本發(fā)明包括一種形成半導體結構的方法。設置半導體襯底，并在襯底上形成第一和第二材料。相對于彼此，第一和第二材料是可選擇性地蝕刻的。第一材料形成柵格，第二材料形成由柵格段彼此分隔的重復區(qū)。重復區(qū)形成陣列。陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距。第二間距大約是第一間距的兩倍。用一種或多種柵極線的導電材料取代柵格的至少一些第一材料，并用摻雜的半導體材料取代至少一些第二材料，以形成垂直延伸的源極/漏極區(qū)。
在一種方案中，本發(fā)明包括一種半導體結構。該結構包括半導體襯底和襯底上的柵極線柵格。柵格限定由柵格段彼此分隔的非柵極線區(qū)的陣列。該陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距。第二間距大約是第一間距的兩倍。非柵極線區(qū)包括垂直延伸的源極/漏極區(qū)。
在一種方案中，本發(fā)明包括一種存儲器件構造。該構造包括半導體襯底和襯底上的柵極線柵格。該構造還包括至少部分地由柵極線包圍的、在襯底上的垂直延伸的源極/漏極區(qū)對。源極/漏極區(qū)之一是第一源極/漏極區(qū)，基本上由導電摻雜的外延硅構成，另一源極/漏極區(qū)是第二源極/漏極區(qū)，基本上由導電摻雜的非外延硅構成。源極/漏極區(qū)通過柵極線，門控地彼此相連。記憶存儲器件與第一源極/漏極區(qū)或第二源極/漏極區(qū)電氣相連。數(shù)字線與第一和第二源極/漏極區(qū)中不與記憶存儲器件電氣相連的那一個電氣相連。


以下參考下列附圖，描述本發(fā)明的優(yōu)選實施例。
圖1-3是在初步處理階段，半導體構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖2和3分別沿圖1的線2-2和3-3；圖3沿圖2的線3-3；以及圖2沿圖3的線2-2。
圖4-6分別是在圖1-3之后的處理階段示出的圖1-3的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖5和6分別沿圖4的線5-5和6-6；圖6沿圖5的線6-6；以及圖5沿圖6的線5-5。
圖7-9是在圖4-6之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖8和9分別沿圖7的線8-8和9-9；圖9沿圖8的線9-9；以及圖8沿圖9的線8-8。
圖10-12是在圖7-9之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖11和12分別沿圖10的線11-11和12-12；圖12沿圖11的線12-12；以及圖11沿圖12的線11-11。
圖13-15是在圖10-12之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖14和15分別沿圖13的線14-14和15-15；圖15沿圖14的線15-15；以及圖14沿圖15的線14-14。
圖16-18是在圖13-15之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖17和18分別沿圖16的線17-17和18-18；圖18沿圖17的線18-18；以及圖17沿圖18的線17-17。
圖19-21分別是在圖16-18之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖20和21分別沿圖19的線20-20和21-21；圖21沿圖20的線21-21；以及圖20沿圖21的線20-20。
圖22-24是在圖19-21之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖23和24分別沿圖22的線23-23和24-24；圖24沿圖23的線24-24；以及圖23沿圖24的線23-23。
圖25-27是在圖21-23之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖26和27分別沿圖25的線26-26和27-27；圖27沿圖26的線27-27；以及圖26沿圖27的線26-26。
圖28-30是在圖25-27之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖29和30分別沿圖28的線29-29和30-30；圖30沿圖29的線30-30；以及圖29沿圖30的線29-29。
圖31-33是在圖28-30之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖32和33分別沿圖31的線32-32和33-33；圖33沿圖32的線33-33；以及圖32沿圖33的線32-32。
圖34是圖32的構造的示意橫截面?zhèn)纫晥D，示出了合并為單個結構的、典型地包括彼此相同的組成的結構，以簡化繪圖。圖34的圖示用于圖34之后的圖中。
圖35-37是在圖31-33之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖36和37分別沿圖35的線36-36和37-37；圖37沿圖36的線37-37；以及圖36沿圖37的線36-36。
圖38-40是在圖35-37之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖39和40沿圖38的線39-39和40-40；圖40沿圖39的線40-40；以及圖39沿圖40的線39-39。
圖41-43是在圖38-40之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖42和43沿圖41的線42-42和43-43；圖43沿圖42的線43-43；以及圖42沿圖43的線42-42。
圖44是圖43的構造的示意圖，其中示出了典型地具有相同組成的結構彼此合并。圖44的表示將用于圖44之后的圖中。
圖45-47是在圖41-43之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖46和47沿圖45的線46-46和47-47；圖47沿圖46的線47-47；以及圖46沿圖47的線46-46。
圖48-50是在圖45-47之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖49和50沿圖48的線49-49和50-50；圖50沿圖49的線50-50；以及圖49沿圖50的線49-49。
圖51-53是在圖48-50之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖52和53沿圖51的線52-52和53-53；圖53沿圖52的線53-53；以及圖52沿圖53的線52-52。
圖54-56是在圖51-53之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖55和56沿圖54的線55-55和56-56；圖56沿圖55的線56-56；以及圖55沿圖56的線55-55。
圖57-59是在圖54-56之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖58和59沿圖57的線58-58和59-59；圖59沿圖58的線59-59；以及圖58沿圖59的線58-58。
圖60-62是在圖57-59之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖61和62沿圖60的線61-61和62-62；圖62沿圖61的線62-62；以及圖61沿圖62的線61-61。
圖63-65是在圖60-62之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖64和65沿圖63的線64-64和65-65；圖65沿圖64的線65-65；以及圖64沿圖65的線64-64。
圖66是圖64的構造的示意頂視圖，示出了典型地具有彼此相同組成的結構合并在一起以形成共用結構。圖66的圖示將用于圖66之后的圖中。
圖67-69是在圖63-65之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖68和69沿圖67的線68-68和69-69；圖69沿圖68的線69-69；以及圖68沿圖69的線68-68。
圖70-72是在圖67-69之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖71和72沿圖70的線71-71和72-72；圖72沿圖71的線72-72；以及圖71沿圖72的線71-71。
圖73-75是在圖70-72之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖74和75沿圖73的線74-74和75-75；圖75沿圖74的線75-75；以及圖74沿圖75的線75-75。
圖76-78是在圖73-75之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖77和78沿圖76的線77-77和78-78；圖78沿圖77的線78-78；以及圖77沿圖78的線77-77。
圖79-81是在圖76-78之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖80和81沿圖79的線80-80和81-81；圖81沿圖80的線81-81；以及圖80沿圖81的線80-80。
圖82-84是在圖79-81之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖83和84沿圖82的線83-83和84-84；圖84沿圖83的線84-84；以及圖83沿圖84的線83-83。
圖85-87是在圖82-84之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖86和87沿圖85的線86-86和87-87；圖87沿圖86的線87-87；以及圖86沿圖87的線86-86。
圖88-90是在圖85-87之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖89和90沿圖88的線89-89和90-90；圖90沿圖89的線90-90；以及圖89沿圖90的線89-89。
圖91-93是在圖88-90之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖92和93沿圖91的線92-92和93-93；圖93沿圖92的線93-93；以及圖92沿圖93的線92-92。
圖94-96是在圖91-93之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖95和96沿圖94的線95-95和96-96；圖96沿圖95的線96-96；以及圖95沿圖96的線95-95。
圖97-99是在圖94-96之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖98和99沿圖97的線98-98和99-99；圖99沿圖98的線99-99；以及圖98沿圖99的線98-98。
圖100-102是在圖97-99之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖101和102沿圖100的線101-101和102-102；圖102沿圖101的線102-102；以及圖101沿圖102的線101-101。
圖103-105是在圖100-102之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖104和105沿圖103的線104-104和105-105；圖105沿圖104的線105-105；以及圖104沿圖105的線104-104。
圖106-108是在圖103-105之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖107和108沿圖106的線107-107和108-108；圖108沿圖107的線108-108；以及圖107沿圖108的線108-108。
圖109-111是在圖103-105之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖110和111沿圖109的線110-110和111-111；圖111沿圖110的線111-111；以及圖110沿圖111的線110-110。
圖112-114是在圖109-111之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖113和114沿圖112的線113-113和114-114；圖114沿圖113的線114-114；以及圖113沿圖114的線113-113。
圖115-117是在圖112-114之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖116和117沿圖115的線116-116和117-117；圖117沿圖116的線117-117；以及圖116沿圖117的線116-116。
圖118-120是在圖115-117之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖119和120沿圖118的線119-119和120-120；圖120沿圖119的線120-120；以及圖119沿圖120的線119-119。
圖121-123是在圖118-120之后的處理階段示出的圖1-3的構造的局部示意頂視圖和兩個橫截面?zhèn)纫晥D。圖122和123沿圖121的線122-122和123-123；圖123沿圖122的線123-123；以及圖122沿圖123的線122-122。
圖124是可以根據(jù)本發(fā)明方案形成的示例存儲器件構造的示意橫截面圖。
圖125是可以根據(jù)本發(fā)明示例方案形成的另一示例存儲器件構造的示意橫截面圖。
圖126是可以根據(jù)本發(fā)明示例方案形成的另一示例存儲器件構造的示意橫截面圖。
圖127是示出了本發(fā)明的示例應用的計算機示意圖。
圖128是示出了圖127的計算機的母板的特定特征的方框圖。
圖129是根據(jù)本發(fā)明示例方案的電子系統(tǒng)的高級方框圖。
圖130是根據(jù)本發(fā)明方案的示例存儲器件的簡化方框圖。
具體實施例方式
本發(fā)明包括用于形成包括圍繞多個源極/漏極區(qū)的柵極線柵格的半導體構造的方法。在本發(fā)明的一些方案中，通過在一些源極/漏極區(qū)上形成與之電氣連接的數(shù)字線，并通過形成與一些源極/漏極區(qū)電氣連接的多個電容器構造，可以將這種構造合并到DRAM陣列中。
參考圖1-123，描述本發(fā)明的示例方案。首先參考圖1-3，示出了在初步處理階段的半導體構造10。構造10包括襯底12。襯底12可以包括、或基本上或完全由適當摻雜的單晶硅構成。為幫助解釋后面的權利要求，術語“半導性襯底”和“半導體襯底”定義為表示包括半導性材料的任何構造，包括但不限于諸如半導性晶片(單獨的或其上包括其它材料的組合)之類的本體(bulk)半導性材料、以及半導性材料層(單獨的或包括其它材料的組合)。術語“襯底”表示任何支持結構，包括但不限于上述半導性襯底。
構造10還包括襯底12上的材料14。在特定方案中，材料14可以包括、或基本上或完全由二氧化硅構成，并可以形成例如大約3,000的厚度。
層16在材料14上。層16可以包括、或基本上或完全由例如多晶硅等的硅構成，并且可以形成例如大約1,000的厚度。在(以下論述的)特定方案中，可以將層16形成圖案，并用作硬掩膜。因此，在本發(fā)明的一些方案中，層16可以被稱作“硬掩膜層”。
在本發(fā)明的特定方案中，構造10的結構12、14和16可以分別被稱作第一半導體材料、含氧化物材料和含硅硬掩膜。在這些方案中，要理解，材料14可以包括二氧化硅和/或其它任何合適的氧化物，材料16可以包括多晶硅或其它任何合適形式的硅。此外，要理解，最終將在構造10上形成(以下論述的)其它半導體材料，因此，可以將材料12稱作第一半導體材料，以區(qū)別材料12與之后在其上形成的半導體材料。
接著參考圖4-6，在層16上形成形成圖案的掩膜材料18。例如，掩膜材料18包括、或基本上或完全由光刻膠(photoresist)構成，并可以通過光刻，使其形成所示配置的圖案。形成圖案的材料18形成為多根分隔的線20，這些線通過間隙22彼此分離。線和間隙的間距19是由間隙22和線18的組合距離限定的?？梢哉J為線20沿限定的水平方向延伸。
接著參考圖7-9，將來自形成圖案的掩膜材料18(圖4-6)的圖案轉印(transfer)到硬掩膜層16。具體地，通過硬掩膜層轉印間隙22，從而在材料14上留下硬掩膜層16的分隔線26。隨后，去除掩膜材料18(圖4-6)?？梢哉J為線26沿與線20(圖4-6)相同的限定的水平方向延伸。
接著參考圖10-12，在線26上且在間隙22內(nèi)形成材料28的薄層，以使間隙變窄。例如，材料28可以包括、或基本上或完全由諸如氮化硅之類的含氮化物材料構成。材料28可以形成例如大約160的厚度。圖10中用虛線圖示出線26，以指示線在材料28的下面。
接著參考圖13-15，用各向異性蝕刻，使材料28形成間隔區(qū)(spacer)30的圖案。在形成間隔區(qū)30之后，變窄的間隙22延伸到材料14的上表面。
接著參考圖16-18，變窄的間隙22延伸穿過材料14。在圖16-18的處理階段的間隙22與延伸到襯底12的上表面的開口相對應。間隙形成沿形成圖案的掩膜18(圖4-6)的線20的水平限定方向、縱向伸長的刻槽(trench)形狀。
接著參考圖19-21，在開口22內(nèi)形成間隔區(qū)32，以使開口變窄。例如，間隔區(qū)32可以包括、或基本上或完全由諸如氮化硅之類的含氮化物材料構成。通過在線26上和在開口22內(nèi)設置薄層的含氮化物材料(例如，大約80厚的氮化硅層)，隨后使用各向異性蝕刻將該層轉換為所示的間隔區(qū)32，可以形成間隔區(qū)32。
間隔區(qū)32和28共同形成間隔區(qū)構造34。在一些方案中，間隔區(qū)32和28可以在組成上彼此相同，因此，將在間隔區(qū)構造34中合并在一起。間隔區(qū)構造34使開口22變窄，從圖19可見，間隔區(qū)構造34形成沿與開口22相對應的刻槽內(nèi)側邊緣、在水平方向上縱向延伸的條帶(strip)。
接著參考圖22-24，采用適當?shù)奈g刻，使開口22延伸進入襯底12。如果襯底12包括本體硅(bulk silicon)，則蝕刻可以是干法蝕刻。這種蝕刻可以使開口22延伸進入襯底22大約2,000。
在圖22-24的處理階段，去除掩膜層16(圖19-21)。這種去除可以發(fā)生在開口22延伸進入襯底12之前、之后或之中。典型地，用于使開口22延伸進入襯底12的蝕刻相對于層16的材料是非選擇性的，因此，在開口22延伸進入襯底12期間，將去除層16。
硬掩膜材料16的去除在材料14上和間隔區(qū)34之間留下了間隙36。因此，可以認為間隔區(qū)34在開口22兩側形成成對的線，或者可選地，可以認為間隔區(qū)34在間隙36的兩側形成成對的線。例如，圖23示出了三個間隔區(qū)34，標記為33、35和37。可以認為間隔區(qū)33和35在間隔區(qū)之間延伸的間隙22的相對側形成線對。可選地，可以認為間隔區(qū)35和37在間隔區(qū)之間延伸的間隙36的相對側形成線對。
在使開口22延伸進入襯底12之后，可以認為開口包括在半導體襯底12內(nèi)延伸的第一部分38、以及在第一部分上的第二部分40。
接著參考圖25-27，在開口22的第一部分38內(nèi)設置電介質材料42，以填充第一部分，而保留開口的第二部分40未被填充。例如，電介質材料40可以包括、或基本上或完全由二氧化硅構成。如果襯底12包括單晶硅，則可以通過氧化襯底12來形成電介質材料42。合適的示例氧化條件是形成大約100厚的氧化物42的條件，大約100厚的氧化物42足以填充開口22的下部。
接著參考圖28-30，在間隙22和36內(nèi)設置材料44。材料填充間隙22，并使間隙36變窄。例如，材料44可以包括、或基本上或完全由諸如氮化硅之類的含氮化物材料構成。材料44可以形成例如大約160的厚度。
在圖28中，用虛線圖示出結構34，以指示該結構在材料44的下面。
接著參考圖31-33，材料44經(jīng)過適當?shù)奈g刻，形成間隔的柱(pillar)46。柱46在材料14上延伸。間隙48在間隔的柱之間，將柱彼此分離開來。間隙48在氧化物材料14上，每個間隙沿氧化物材料14的水平延伸線直線地水平延伸。間隙48可以被稱作第二間隙，以與上述間隙22相區(qū)別。
接著參考圖34，示出的是圖32的處理階段上的構造10，但是示出了典型地具有彼此相似的組成的組件合并為單個組件。具體地，材料28、32和44都可以典型地由彼此相同的組成(例如，氮化硅)構成，因此，柱46可以均質地包括單一材料。因此，圖34示出了包括相同種類材料的柱46，這種材料由標記47指示。為簡化繪圖，將在隨后的圖中使用圖34的表示，但是要理解，由圖34表示的方案只是本發(fā)明的一個方案，本發(fā)明包括其它方案，其中材料28、32和44不全是彼此相同的組成。
接著參考圖35-37，通過適當?shù)奈g刻，使間隙48延伸通過材料14。在示例方案中，材料14可以基本上上由二氧化硅構成，材料47可以基本上上由氮化硅構成，蝕刻可以是相對于氮化硅、對二氧化硅是選擇性的干法蝕刻。在本發(fā)明的一些方案中，使用這里所述的處理，形成DRAM陣列。在這些方案中，在用于將開口48延伸到襯底12的蝕刻期間，可能需要用光刻膠或其它合適的保護材料，保護陣列的周邊區(qū)域。
接著參考圖38-40，對構造10進行平面化處理(例如，化學機械拋光)，使構造的上表面成為平面。這種平面化處理從材料14上去除了材料47，結果產(chǎn)生包括平面化上表面51的柱50。每個柱包括夾在材料14的線對之間的材料47的單根線。如圖38可見，線沿水平方向延伸。由間隙48將柱50彼此分離開來。
雖然示出上表面51位于與材料14的原始上表面大致相同的高度(elevational)位置，但是要理解，在本發(fā)明的一些方案中，平面化處理可以去除一些材料14，從而表面51在材料14的原始表面之下。在本發(fā)明的一些方案中，在化學機械拋光之后剩余的柱50的高度可以是大約5500。
接著參考圖41-43，在間隙48內(nèi)且在柱50(因為柱沿水平方向縱向延伸，所以柱也可以被稱作線)上沉積材料52。例如，材料52可以包括、或基本上或完全由諸如氮化硅之類的含氮化物材料構成。在本發(fā)明的特定方案中，材料52可以形成例如大約200的厚度，這足以完全填充間隙48。圖41中用虛線圖示出層14和47，以指示這些層在材料52的下面。
在本發(fā)明的特定方案中，材料52和47將包含彼此相同的組成，因此將合并為單一結構。圖44中示出了這種方案，其中單一材料53表示材料52和47的組合。例如，材料53可以包括、或基本上或完全由氮化硅構成。為簡化繪圖，將在圖44之后的圖中使用圖44的方案。這些圖將使用組成53替代組成47和52(圖42)。但是，要理解，本發(fā)明包括組成47和52彼此不同的方案。在圖44中，基座(pedestal)14和基座之間的間隙中的材料53構成重復圖案，這種重復圖案限定了由一個間隙和基座14之一的距離構成的間距55。
參考圖45-47，在材料53上設置形成圖案的掩膜材料54。例如，掩膜材料54可以包括光刻膠，因此，可以通過光刻處理，使其形成圖案。形成圖案的材料54包括多個由間隙58彼此分隔的垂直延伸的線56。
線56和間隔58形成重復圖案，這種圖案具有限定為一個間隙58與一根線56的距離的間距59。在本發(fā)明的特定方案中，間距59和間距19(圖5)彼此大致相同，間距55(圖44)大約是間距19和59的一半。
接著參考圖48-50，使間隙58延伸通過材料53和14，隨后去除掩膜層54(圖45-47)。這樣形成從材料14和53垂直延伸的線60?？梢哉J為由與開口58相對應的垂直延伸的刻槽將這些線彼此分離開來。
接著參考圖51-53，在線60上且在間隙58內(nèi)，設置材料62。例如，材料62可以包括、或基本上或完全由氮化硅構成，并可以形成大約375的厚度。材料62部分地填充間隙58，以使間隙變窄。在圖51中，用虛線圖示出線60，以指示這些線在材料62的下面。
接著參考圖54-56，對材料62進行各向異性蝕刻，以形成間隔區(qū)64。在形成間隔區(qū)64之后，間隙58在間隔區(qū)之間延伸，直到襯底12的上表面。
接著參考圖57-59，使開口58延伸進入襯底12，隨后在開口內(nèi)形成電介質材料66。例如，開口可以延伸進入襯底12大約2000深。例如，電介質材料66可以包括二氧化硅，在襯底12包括單晶硅的應用中，可以通過使硅氧化，來形成電介質材料66。可以認為開口58包括下部68和上部70，下部68填充有電介質材料66，而上部70未填充。
接著參考圖60-62，在線60上且在間隙58內(nèi)，形成材料72。例如，材料72可以包括、或基本上或完全由諸如二氧化硅之類的含氧化物材料構成。在示例方案中，沉積材料72，達到大約350的厚度。在圖60中，用虛線圖示出材料53和62，以指示這些材料在材料72的下面。
接著參考圖63-65，對構造10的上表面進行平面化處理，形成平面化的上表面75。平面化處理從材料14的上表面上去除了材料72和53。平面化處理也去除了一些材料14，從而平面化表面75在材料14的上表面的初始高度水平之下。例如，在示例實施例中，可以通過化學機械拋光，實現(xiàn)平面化處理，并且可以進行平面化處理，使上表面75在襯底12的最上表面之上大約5500。如圖63的頂視圖所示，在平面化處理之后，交替的層53和14沿垂直方向延伸，交替的層14、62和72沿水平方向延伸。
在特定方案中，材料53是氮化硅(即，由氮化硅構成)，材料14是二氧化硅，材料62是氮化硅，材料72是二氧化硅。因此，圖64的平面化表面75延伸穿過交替的氮化硅層和二氧化硅層；相似地，圖65的平面化上表面75也延伸穿過交替的二氧化硅表面和氮化硅表面。圖66中示出了這種思想，圖66是在圖63的處理階段的簡化頂視圖，其中示出了典型地具有彼此相同的組成的層合并在一起。具體地，層53和62典型地可以包括彼此相同的組成，并且在特定方案中，可以包括、或基本上或完全由氮化硅構成。圖66中示出了這些層合并在一起，形成單一結構76。示出了材料14和72延伸通過結構76。在特定方案中，材料14和72將包含彼此相同的組成，例如，可以包括、或基本上或完全由二氧化硅構成。
在一些方案中，材料76和14可以是相對于彼此、可選擇性地蝕刻的材料。在這些方案中，可以認為材料76是以柵格形式形成的第一材料，可以認為材料14是形成為由柵格段分隔的重復區(qū)的第二材料。重復區(qū)14形成陣列，這種陣列具有沿該陣列的第一軸的第一間距80(所示間距80沿所示陣列的垂直伸長軸)，并具有沿與第一軸大致正交的第二軸的第二間距82(所示第二間距沿陣列的水平延伸軸)。第二間距大約是第一間距的兩倍。
雖然采用第一材料76是氮化硅、第二材料14是二氧化硅，來描述本發(fā)明，但是要理解，在本發(fā)明的其它方案中，可以相反地使用材料。因此，材料14可以包括、或基本上或完全由氮化硅構成，而材料76可以包括、或基本上或完全由二氧化硅構成。
術語“水平”和“垂直”是參考圖66的頂視圖而使用的，以分別表示從左向右穿過頁面和從上向下穿過頁面而延伸的軸。要理解，這里也可以使用術語“垂直”來表示從襯底向上延伸的凸起，因此，例如，參考圖65的結構，可以使用術語“垂直”來表示凸起14、62和72從襯底12的上表面“垂直地”延伸。為避免由于使用術語“垂直”來表示橫向方向和沿高度方向而引起的混淆，在此可以使用術語“沿高度方向垂直伸長”和“沿高度方向伸長”，來表示從表面向上延伸的凸起(例如，圖65的凸起14、62和72)。
圖66的簡化圖將用在圖66之后的圖中，以簡化以后的論述。但是，要理解，本發(fā)明包括材料53和62(圖63)彼此不同、從而材料未合并為單一共用結構76的方案。
接著參考圖67-69，在區(qū)72上形成掩膜材料84，以保護該區(qū)不經(jīng)受后續(xù)處理(稍后論述)。例如，掩膜材料84可以包括光刻膠，并可以使用光刻處理，使掩膜材料84形成圖案。在圖67的頂視圖中，掩膜材料84形成垂直延伸的線(或條帶)。在圖67中，用虛線圖示出材料72，以指示在所示圖中，材料72在掩膜材料84的下面。因為標記76用來表示圖64和65的材料53和62，所以圖68和69的橫截面具有與圖64和65的橫截面不同的標記，以與前面參考圖66所述的標記習慣一致，并在圖66之后的圖中采用。
接著參考圖70-72，相對于材料76，選擇性地去除材料14，隨后去除掩膜材料84(圖67-69)。材料14的去除形成通過材料76、延伸到襯底12上表面的開口86。如果材料14包括二氧化硅、材料76包括氮化硅，則可以用諸如干法或濕法氧化蝕刻等方法實現(xiàn)材料14的選擇性去除。
接著參考圖73-75，在開口86內(nèi)形成半導體材料88。例如，通過在開口86內(nèi)且在材料76上形成多晶硅，隨后經(jīng)平面化處理或其它合適方法、從材料76上去除多晶硅，可以形成材料88?？蛇x地，如果襯底12包括單晶半導性材料(例如，單晶硅)，則材料88可以從襯底12的上表面外延式生長。外延式生長的半導體材料一般是單晶材料，而非外延式生長的半導體材料典型地不是單晶材料，而是，非外延式生長的半導體材料典型地是非晶和/或多晶的。
所示材料88具有沿高度方向在材料76和72的最上表面之下的最上表面，但是要理解，在未示出的本發(fā)明的多種可選方案中，材料88的最上表面可以是與材料76和72的最上表面共面的，或者可以沿高度方向在材料76和72的表面之上。
雖然示出了所有開口都同時填充有材料88，但是要理解，可以將開口劃分為組，一組填充一種半導體材料88，而另一組填充另一種半導體材料88。例如，開口86內(nèi)的半導體材料88可以最終與源極/漏極區(qū)相對應，一些源極/漏極區(qū)最終與數(shù)字線相連，而其它源極/漏極區(qū)最終與記憶存儲器件(例如，電容器)相連。在與數(shù)字線相連的源極/漏極區(qū)中使用的材料88可以是一組，而在與記憶存儲器件相連的源極/漏極區(qū)中使用的材料88可以是另一組。因此，與數(shù)字線相連的材料88可以不同于與記憶存儲器件相連的材料88的半導體材料。例如，最終與數(shù)字線相連的半導體材料88可以由外延材料形成，而最終與記憶存儲器件相連的材料88可以由多晶半導體材料形成。外延硅中的p-n結比本體硅中的p-n結更易泄漏(leaky)，這在本發(fā)明的一些方案中是有利的。以下將參考圖124-126，更加詳細地論述這些方案。
可以在沉積時對半導體材料88進行導電摻雜(即，就地摻雜)，和/或在進行沉積之后、用一種或多種合適的注入物對其進行摻雜。此外，可以在開口內(nèi)設置材料88之前，或在向材料88提供適當注入物或從材料88進行雜質的向外擴散之后，對緊接開口86的襯底12的區(qū)域進行適當?shù)膶щ姄诫s。在一些方案中，將在圖1-3之前的處理階段，特別是在襯底上形成材料14之前，向襯底12設置適當?shù)脑鰪妼щ娦缘碾s質。在可選或其它方案中，將在形成開口86之后，在襯底中設置雜質，從而雜質與開口自對準。以下將參考圖124-126，論述在本發(fā)明的特定方案中，可以設置在襯底12和區(qū)88內(nèi)的特定雜質。
在本發(fā)明的示例方案中，材料88包括、基本上或完全由外延式生長的硅構成，在硅的生長期間對其進行就地摻雜，并使其生長到大約1400的厚度(即，圖74和75的垂直高度)。
接著參考圖76-78，去除材料76(圖73-75)，留下開口90。開口在材料72的垂直線之間、并且在材料88的柱周圍延伸。開口90延伸到襯底12的上表面，并延伸到在襯底12內(nèi)形成的電介質材料42的上表面。
優(yōu)選地，相對于材料88和72，材料76的去除對于材料76是選擇性的(術語“選擇性的”指示用于去除材料76的條件以比用這種條件去除材料86和72的速度更快的速度，去除材料76，包括但不限于去除材料88和72的速度大約為零的方案)。在材料76由氮化硅構成、材料88由導電摻雜的硅構成、材料72由二氧化硅構成的方案中，材料76的選擇性去除可以包括氮化硅的干法和/或濕法蝕刻。
接著參考圖79-81，在開口90內(nèi)，特別是在材料88和襯底12的外露表面上，形成電介質層92。在圖79中，用虛線圖示出基座88，以指示在所示圖中這些基座在電介質材料92的下面。
如果材料88和襯底12包括硅，則電介質材料92可以包括二氧化硅，并可以通過氧化襯底12和材料88的表面而形成。因此，電介質92可以包括、基本上或完全由二氧化硅構成。在圖79-81的方案中，示出了電介質材料92、材料42、材料72和材料66包括彼此相同的組成，并合并為共用(common)電介質結構。材料92、42、72和66可以全部包括、基本上或完全由二氧化硅構成。材料92、42、72和66的合并簡化了圖，并且在圖79-81之后的圖中將示出這種合并，但是要理解，本發(fā)明也包括材料92、42、72和66的一種或多種具有與其它不同的組成的方案。
電介質材料92可以最終用作柵極氧化物，在本發(fā)明的這種方案中，電介質材料92可以形成為大約70的厚度。
接著參考圖82-84，在開口90內(nèi)形成柵極線材料94。雖然圖中示出材料94是均質的，但是要理解，標記“94”表示的結構可以包括多個不同的層。在特定方案中，材料94可以包括、基本上或完全由金屬、金屬合金和/或導電摻雜的硅構成。優(yōu)選地，在本發(fā)明的一些方案中，材料94包括、基本上或完全由導電摻雜的多晶硅構成。示出了材料94只是部分地填充開口90，但是要理解，本發(fā)明包括材料94完全填充開口的其它方案(未示出)。在示例方案中，材料94包括初始沉積到300的厚度的導電摻雜的多晶硅。因為開口90的寬度小于600，所以這種厚度足以完全填充開口90。因此，沉積到300的厚度的多晶硅可以在具有2000或更大高度的開口內(nèi)形成垂直基座。接著用干法蝕刻，深蝕刻(etch back)多晶硅，使開口內(nèi)的硅只延伸到大約850的上高度水平。
柵極線材料94門控地(gately)連接材料88的基座對的源極/漏極區(qū)，形成晶體管構造。在圖83中，可以彼此門控地相連、并合并為單一晶體管構造的基座對由標記89標識。
接著參考圖85-87，將結構10置于去除材料72和電介質92的外露部分的適當條件下。在示例方案中，材料72和電介質92都由二氧化硅構成，并且用于去除材料72和電介質92的外露部分的條件是去除大約150的氧化物的濕法氧化蝕刻。從基座88上去除電介質材料使基座的上表面外露。
接著參考圖88-90，在柵極線材料94上且在基座88的外露表面上，形成第二電介質材料。在特定方案中，第二電介質材料包括與第一電介質材料92(圖85-87)相同的組成。例如，第一和第二電介質材料可以都包括、基本上或完全由二氧化硅構成。示出了第二電介質材料包括與材料92相同的組成，因此，兩種材料合并形成單一電介質材料98。在第二電介質材料基本上由二氧化硅構成、材料88包括硅、并且材料94包括硅的方案中，可以通過材料88和94的外露表面的氧化來形成第二電介質材料。在這些方案中，第二電介質材料可以由形成厚度為大約70的二氧化硅構成。包括組合的第一和第二電介質材料的材料98可以由二氧化硅構成，并整個具有大約70的厚度。
在本發(fā)明的特定方案中，基座88是垂直伸長的源極/漏極區(qū)(具體地，沿高度垂直伸長)，材料94是在源極/漏極區(qū)周圍延伸的柵極線。要注意，圖88-90的電介質材料98和柵極線材料94共同取代了圖66的第一材料76，并且垂直伸長的源極/漏極區(qū)88取代了圖66的第二材料14。因此，圖88-90的柵極線材料94現(xiàn)在形成了可與圖66的材料76形成的柵格相比的柵格，源極/漏極區(qū)88形成了具有由柵格段彼此分隔的重復區(qū)的陣列。該陣列具有沿參考圖66所述的第一軸的第一間距、以及沿與第一軸正交的第二軸的第二間距，第二間距大約是第一間距的兩倍。在特定方案中，第一材料76是氮化硅，第二材料14是非氮化物材料(例如，二氧化硅)，因此，本發(fā)明包括用一種或多種導電的柵極線材料取代至少一些氮化硅柵格，并用摻雜的半導體材料取代柵格內(nèi)的至少一些非氮化物區(qū)，以形成垂直延伸的源極/漏極區(qū)。在本發(fā)明的其它方案中，可以反轉柵格76和間隔區(qū)14的組成，從而圖66的柵格是二氧化硅，而間隔區(qū)14是非氧化物材料(例如，氮化硅)。在這些方案中，可以用一種或多種導電的柵極線材料取代至少一些二氧化硅柵格，并且可以用垂直延伸的源極/漏極區(qū)取代至少一些非氧化物區(qū)14。
在圖66-90的本發(fā)明方案中，在用柵極線材料取代柵格材料76之前，用源極/漏極材料取代圖66的間隔區(qū)14。但是，要理解，本發(fā)明包括在用源極/漏極材料取代區(qū)14之前，用一種或多種柵極線材料取代柵格的方案。
接著參考圖91-93，在電介質材料98上形成電絕緣覆蓋(capping)材料100。覆蓋材料100可以包括任何合適的電絕緣材料，并且在特定方案中，包括、基本上或完全由氮化硅構成。例如，這種氮化硅可以形成大約200的厚度。在圖91中，用虛線圖示出材料72和88，以指示在所示圖中，這些區(qū)在其它材料的下面。
接著參考圖94-96，對材料100進行間隔區(qū)蝕刻，形成間隔區(qū)102和在間隔區(qū)之間延伸的開口104。
接著參考圖97-99，在材料100的間隔區(qū)102上、且在開口104內(nèi)形成電絕緣材料106。例如，材料106包括、基本上或完全由二氧化硅構成，并可以形成大約500的厚度。
接著參考圖100-102，對構造10的上表面進行平面化處理，以從基座88的上表面上去除材料106和98，從而使基座88的上表面外露。對材料106的平面化處理形成平面化表面107。例如，平面化處理可以通過化學機械拋光來實現(xiàn)，并可以向下進行到襯底12的最上表面之上大約4300的高度水平。材料106和98可以彼此相同，在特定方案中，兩者可以都是二氧化硅。
接著參考圖103-105，在平面化表面107上形成電介質材料110，并在電介質材料110上形成形成圖案的掩膜材料112。材料110可以包括任何合適的材料，在特定方案中，包括、基本上或完全由二氧化硅構成。如果材料110是二氧化硅，則這種材料可以形成例如大約200的示例厚度。例如，形成圖案的掩膜材料112可以是光刻膠，并通過光刻處理，使其形成為所示圖案。圖103和104中示出了材料112形成多個水平延伸的條帶114，這些條帶由間隙116彼此分隔。在圖103的頂視圖中，用虛線圖示出基座88，以指示這些基座上有其它材料。
接著參考圖106-108，使間隙116延伸通過材料110，并隨后去除掩膜層112(圖103-105)。在材料110包括二氧化硅的方案中，通過材料110的蝕刻可以包括去除至少大約300的二氧化硅的干法蝕刻。這種蝕刻使一組導電基座的上表面外露，而留下另一組導電基座被材料110覆蓋。在圖106的頂視圖中，外露組和覆蓋組以水平延伸的線彼此交替。外露的基座組最終與數(shù)字線相連，而覆蓋組最終與記憶存儲器件相連，這在以下論述中將更加清楚。
在圖106的頂視圖中，在使間隙116延伸通過材料110之后所保留的材料110形成沿水平方面延伸的多根線118。
接著參考圖109-111，在間隙116內(nèi)且在材料110的線118上形成第一導電數(shù)字線材料120。導電數(shù)字線材料120與間隙116內(nèi)外露的基座組接觸，但是不與由材料110的線118保護的基座組接觸。導電材料120可以包括任何合適的導電材料，在特定方案中，包括、基本上或完全由導電摻雜的硅構成。例如，材料120可以是形成厚度為大約500的導電摻雜的多晶硅。
在第一導電數(shù)字線材料120上形成第二導電數(shù)字線材料122。第二材料122可以包括任何合適的材料，在特定方案中，包括、基本上或完全由金屬和/或金屬化合物構成。例如，材料122材料可以包括、基本上或完全由鎢構成。在示例應用中，材料120可以是形成厚度為大約500的鎢。
在第二導電層122上形成電絕緣覆蓋材料124。電絕緣覆蓋材料可以包括任何合適的材料，在特定方案中是含氮化物材料。例如，覆蓋材料124可以是形成厚度為大約1000的氮化硅。
在覆蓋材料124上形成形成圖案的掩膜材料126。例如，掩膜材料126可以是通過光刻處理而形成所示圖案的光刻膠。掩膜126形成由間隙130彼此分隔的一系列線128。掩膜126限定數(shù)字線圖案。圖109的頂視圖中示出了線126和間隙130沿水平伸長的方向延伸。在圖109中，用虛線圖示出基座88，以指示這些基座在其它材料下面。
接著參考圖112-114，通過層120、122和124，從形成圖案的掩膜層126(圖109-111)轉印圖案，隨后去除掩膜層126。通過層120、122和124的圖案轉印使間隙130延伸通過這些層，并使層120、122和124形成與水平延伸的數(shù)字線堆疊(stack)132相對應的形成圖案的堆疊。
可以使用任何合適的蝕刻或蝕刻組合，使材料120、122和124形成圖案。例如，材料124可以是氮化硅，并可以使用干法蝕刻使其形成圖案；材料122可以是鎢，并可以使用干法蝕刻使其形成圖案；材料120可以是多晶硅，并可以使用干法蝕刻使其形成圖案。
導電數(shù)字材料120與第一基座組88接觸，第二基座組在開口130內(nèi)外露。在圖112中，用虛線圖示出第一基座組，以指示在所示圖中，這個組被其它材料覆蓋。
接著參考圖115-117，沿堆疊132形成絕緣材料間隔區(qū)134。間隔區(qū)134可以包括、基本上或完全由氮化硅構成，并可以通過沉積厚度大約200的氮化硅層、隨后對該層進行各向異性的間隔區(qū)蝕刻而形成。間隔區(qū)134使堆疊132之間的開口130變窄。
在開口130內(nèi)且在堆疊132上形成電絕緣材料136。例如，電絕緣材料136可以包括、基本上或完全由二氧化硅構成。在特定方案中，材料136是形成厚度大約為3000的二氧化硅?？蛇x地，材料136可以是形成厚度大約為3000的摻雜硼磷的硅玻璃(BPSG)。材料136具有平面化的上表面137，例如，可以通過在材料136的表面上進行化學機械拋光處理，形成上表面137。在特定方案中，對材料136進行化學機械拋光處理，使得從開口130的底部到材料136的最上表面、材料136的剩余厚度大約為7000。
在材料136上形成形成圖案的掩膜材料138。材料138可以是通過光刻處理而形成所示圖案的光刻膠。形成圖案的掩膜138形成由間隙142彼此分隔的一系列線140。在圖115的頂視圖中，線和間隙沿水平方向延伸。在頂視圖115中示意性地示出了基座88，以提供線140的位置的參考。
接著參考圖118-120，使間隙142延伸通過材料136，以使未被數(shù)字線堆疊132覆蓋的基座組外露，隨后去除形成圖案的掩膜138(圖115-117)。
優(yōu)選地，相對于間隔區(qū)134的材料，用于延伸通過材料136的蝕刻對于材料136是選擇性的。因此，在去除材料136期間，間隔區(qū)保護導電數(shù)字線材料120和122不會外露。在特定方案中，材料136可以是二氧化硅，間隔區(qū)134可以是氮化硅，并且用于去除材料136的蝕刻可以是去除大約4000的二氧化硅的干法蝕刻。
接著參考圖121-123，在間隙142內(nèi)形成導電材料146。導電材料146可以包括任何合適的材料。在特定方案中，導電材料包括、基本上或完全由導電摻雜的硅構成。例如，材料146可以是形成厚度大約為500的導電摻雜的多晶硅。材料146典型地可以形成在材料136上，然后對其進行平面化處理，以形成在材料136和146上延伸的所示平面化的上表面147。
示意性示出了多個記憶存儲器件145、148、150和152是與導電材料146電氣相連的。例如，記憶存儲器件可以包括電容器，并通過由材料146限定的導電基座，與合并在基座88內(nèi)的下覆(underlying)源極/漏極區(qū)電氣相連。
圖121的頂視圖示出了基座146和數(shù)字線堆疊132形成交替的水平伸長的行。雖然圖121中未示出，但是要理解，沿導電基座146的水平延伸行，典型地設置隔離區(qū)，從而沿該行的每個源極/漏極區(qū)88將電氣連接到單個記憶存儲單元，該單個記憶存儲單元與沿相同行的其它源極/漏極區(qū)所連接到的記憶存儲單元電氣分離。因此，行內(nèi)的每個源極/漏極區(qū)可以用來存儲單個比特的信息。
將與導電基座材料146電氣相連的源極/漏極區(qū)同與數(shù)字線132電氣相連的源極/漏極區(qū)配對，以限定各個晶體管。在圖121中，用括號160和162示意性地示出這種配對，括號160和162示出了可以在各個晶體管內(nèi)配對的示例源極/漏極區(qū)。柵極線材料94限定了將配對的源極/漏極區(qū)彼此門控地相連的晶體管的柵極。參考圖124-126，描述可以在本發(fā)明的示例方案中使用的特定晶體管構造。
參考圖124，根據(jù)本發(fā)明的示例方案，在圖82-84的處理階段或該階段之后，以橫截面圖示出了構造10的局部。參考圖124的構造，在適當?shù)牡胤?，將使用與以上在圖1-123的描述中一樣的編號。因此，示出了圖124的構造包括上述的襯底12、柵極線材料94和柵極電介質材料92。圖124的構造還包括基座200和202對，這是上述基座88的特定方案。基座200和202在晶體管構造內(nèi)配對，因此可以對應于與沿橫截面圖83的基座對，例如上述參考圖83的配對基座。圖124中的基座和柵極線材料與上述這種應用中的基座和柵極線材料的不同之處在于，圖124的基座處于襯底12上的、與柵極線材料大約相同的立面高度，而在參考圖1-123所述的本發(fā)明方案中，情況并非如此。圖124和圖1-123的柵極線/基座關系可以互換地用于這里所述的本發(fā)明的多種方案中。
圖124構造的基座88之一可以最終成為用來與數(shù)字線電氣相連的源極/漏極區(qū)，而另一個可以最終成為用來與記憶存儲器件電氣相連的源極/漏極區(qū)。為將基座彼此區(qū)別開來，基座之一標記為200，而另一個標記為202。在示例方案中，基座200將用于與數(shù)字線相連，而基座202將用于與存儲器件相連，但是要理解，可以相反地使用基座?；?00與202之間的柵極線材料94最終用作晶體管器件的晶體管柵極，這種晶體管柵極將與基座202相關聯(lián)的源極/漏極區(qū)和與基座200相關聯(lián)的源極/漏極區(qū)門控地連接。
基座200和202的每一個在基座最上部分中具有重度摻雜的源極/漏極區(qū)，基座200的重度摻雜區(qū)標記為204，基座202的重度摻雜區(qū)標記為206。在本發(fā)明的所示示例方案中，兩個重度摻雜區(qū)都摻雜為n型摻雜區(qū)。這些區(qū)被示為n+區(qū)，以指示這些區(qū)相對于圖124構造的其它區(qū)是重度摻雜的。
基座202包括從重度摻雜區(qū)206延伸到襯底12的上表面的輕度摻雜區(qū)，這種輕度摻雜區(qū)指示為n-。襯底12在其中包括擴散區(qū)210，基座88的輕度摻雜部分被示出為與擴散區(qū)210電氣相連。在所示的本發(fā)明方案中，將擴散區(qū)210摻雜為n-水平。
基座200包括從重度摻雜區(qū)204延伸到襯底12的上表面的中度摻雜區(qū)。該中度摻雜區(qū)被示出為p型區(qū)，標記為“p”。這種標記指示該區(qū)摻雜得比p-或n-區(qū)更重，但比n+或p+區(qū)更輕。
襯底12包括基座200下面的導電摻雜的擴散區(qū)212，基座200的中度摻雜區(qū)被示出為與導電摻雜區(qū)212電氣相連。在所示的本發(fā)明方案中，導電摻雜區(qū)212被示出為是用p型雜質輕度摻雜的，因此示出為p-區(qū)。
襯底12具有使擴散區(qū)210和212互連的p--區(qū)。
柵極線94的晶體管柵極通過導電摻雜的基座200和202、通過導電摻雜區(qū)210和212、以及通過襯底12的p--區(qū)，將重度摻雜的源極/漏極區(qū)204與重度摻雜的源極/漏極區(qū)206門控地連接。晶體管器件的溝道長度是從源極/漏極區(qū)204延伸到源極/漏極區(qū)206的長度。通過調整沿溝道長度的雜質濃度和類型，可以影響該器件的溝道特征。此外，該器件的特征可以受到用于基座200和202的材料類型的影響。例如，如果外延材料用于基座，則這種材料比起其它半導體材料更加易于泄漏。在一些方案中，有利的是使與數(shù)字線相關聯(lián)的源極/漏極區(qū)相對更加泄漏，而與記憶存儲器件相關聯(lián)的源極/漏極區(qū)更少地泄漏。在這些方案中，有利的是使與數(shù)字線源極/漏極區(qū)相關聯(lián)的基座形成為包括、基本上或完全由導電摻雜的外延半導體材料(例如，外延硅)構成，而與記憶存儲器件的源極/漏極區(qū)相關聯(lián)的基座包括、基本上或完全由導電摻雜的非外延半導體材料構成，例如，導電摻雜的非外延硅。如果非外延半導體材料是硅，則可以是諸如非晶硅或多晶硅等形式。如上所示，在特定方案中，基座200將與數(shù)字線相關聯(lián)，而基座202將與記憶存儲器件相關聯(lián)。
參考圖125描述本發(fā)明的另一方案。參考圖125，將使用與以上描述圖124所用相同的編號。圖125示出了構造10包括柵極線材料94、基座200和202對、襯底12和柵極電介質材料92?；?00和202包括重度摻雜的源極/漏極區(qū)204和206，但是與圖124中所述的基座的不同之處在于，圖125的基座彼此相同，都包括在重度摻雜區(qū)204和206與襯底12之間延伸的輕度摻雜(示出為p-)區(qū)。襯底12包括使基座200和202互連的p--摻雜。如上參考圖124所述，兩種基座可以包括彼此相同的組成，或者可選地，基座之一可以是外延式的，而另一種不是。
圖126示出了本發(fā)明另一方案。在參考圖126中將使用與以上描述圖124和125所用相同的編號。圖126包括上述柵極線材料94、柵極電介質材料92、襯底12、基座200和202、以及重度摻雜的源極/漏極區(qū)204和206。圖126的構造與圖124和125在幾個方面不同。首先，圖126的構造包括緊接基座202的間隔區(qū)216和218。這種間隔區(qū)可以使基座202變得比基座200更窄(即，相對于基座200的水平橫截面寬度，減小基座202的水平橫截面寬度)?？梢杂帽绢I域普通技術人員將理解的方法，在以上參考圖1-123所述的步驟之外的附加步驟中，設置間隔區(qū)216。例如，間隔區(qū)216和218可以包括氮化硅。與基座202相鄰而不與基座200相鄰的間隔區(qū)216和218的使用可以使基座202和200的電氣特征特別地適用于要使用這些基座的特定應用，這在本發(fā)明的一些方案中是有利的。除了通過單獨控制基座內(nèi)的摻雜而獲得的控制之外，控制基座寬度還可以允許附加控制。雖然示出了基座具有彼此不同的寬度，但是要理解，也可以在基座200相鄰處形成與216和218類似的間隔區(qū)，從而也使基座200變窄。
示出了襯底12包括參考圖124所述的導電摻雜的擴散區(qū)210和212，示出了基座200和202包括與參考圖124所述的相同類型的摻雜。但是要理解，使用與基座之一相鄰的間隔區(qū)的本發(fā)明方案可以使用任何合適的基座和襯底的摻雜，圖126的方案僅是本發(fā)明多種方案之一。
圖124-126示出了本發(fā)明的示例方案，要理解，本發(fā)明還包括這些方案的多種修改。例如，相對于所示方案，可以反轉圖中所示的摻雜類型。因此，可以將所有的n型區(qū)轉換為相反導電型(即，p型)的區(qū)，類似地，p型區(qū)可以轉換為相反導電型(即，n型)的區(qū)。
本發(fā)明方法可以用于多種應用。例如，本發(fā)明可以用于形成兩個垂直晶體管、一個電容器的4F2DRAM單元。在特定方案中，可以認為本發(fā)明包括垂直DRAM單元技術。一個晶體管用來將單元連接到襯底，另一晶體管將數(shù)字線連接到襯底。自對準的橫向晶體管將垂直源極/漏極區(qū)基座彼此連接。單元可以具有低數(shù)字電容和低字線電阻，并可以具有對抗垂直軸問題的冗余。
在所示的本發(fā)明方案中，雖然示出了柵極線在源極/漏極區(qū)的整個周圍延伸，但是要理解，本發(fā)明包括柵極未在源極/漏極區(qū)的整個周圍延伸的其它方案(未示出)。例如，柵極線可以圍繞源極/漏極區(qū)的四分之一、一半或四分之三等而延伸。
本領域普通技術人員將理解，圖1-123的方法有利地使多種特征彼此相對地自對準。
圖127示例性但非限制性地大體上示出了根據(jù)本發(fā)明方案的計算機系統(tǒng)400的實施例。計算機系統(tǒng)400包括監(jiān)視器410或其它通信輸出設備、鍵盤402或其它通信輸入設備、以及母板404。母板404可以承載微處理器406或其它數(shù)據(jù)處理單元、以及至少一個存儲器件408。存儲器件408可以包括上述本發(fā)明的多種方案。存儲器件408可以包括存儲單元陣列，該陣列可以與用于存取陣列中的各個存儲單元的尋址電路相耦合。此外，存儲單元陣列可以與用于從存儲單元讀取數(shù)據(jù)的讀電路相耦合。尋址和讀電路可以用于在存儲器件408與處理器406之間傳遞信息。這顯示在圖128所示的母板404的方框圖中。在該方框圖中，尋址電路示為410，讀電路示為412。其中包括處理器406的計算機系統(tǒng)400的多種組件可以包括以上在本公開中所述的一種或多種構造。
處理器器件406可以與處理器模塊相對應，并且與模塊一起使用的相關存儲器可以包括本發(fā)明的教導。
存儲器件408可以與存儲模塊相對應。例如，單列存儲模組(SIMM)和雙列存儲模組(DIMM)可用在使用本發(fā)明教導的實現(xiàn)方式中。存儲器件可以合并到提供從器件的存儲單元讀取或向其寫入的不同方法的多種設計的任何一種中。一種這樣的方法是頁面模式操作。DRAM中的頁面模式操作定義為存取存儲單元陣列的一行，并隨機存取該陣列的不同列的方法。當存取列時，可以讀取并輸出在行與列交叉處存儲的數(shù)據(jù)。
可選類型的器件是擴展數(shù)據(jù)輸出(EDO)存儲器，允許在關閉所尋址的列之后，在存儲陣列地址處存儲的數(shù)據(jù)可以用作輸出。這種存儲器通過允許更短的存取信號，可以提高一些通信速度，而不減少存儲器輸出數(shù)據(jù)在存儲總線上可用的時間。其它可選類型的器件包括SDRAM、DDR SDRAM、SLDRAM、VRAM和Direct RDRAM，以及其它諸如SRAM和閃存之類的器件。
存儲器件408可以包括根據(jù)本發(fā)明的一種或多種方案而形成的存儲器。
圖129示出了本發(fā)明示例電子系統(tǒng)700的多種實施例的高級組織的簡化方框圖。例如，系統(tǒng)700可以與計算機系統(tǒng)、過程控制系統(tǒng)或采用處理器和關聯(lián)存儲器的任何其它系統(tǒng)相對應。電子系統(tǒng)700具有功能元件，包括處理器或算術/邏輯單元(ALU)702、控制單元704、存儲器件單元706和輸入/輸出(I/O)設備708。一般而言，電子系統(tǒng)700將具有固有指令集，該指令集規(guī)定了要由處理器702對數(shù)據(jù)執(zhí)行的操作、以及處理器702、存儲器件單元706和I/O設備708之間的其它交互操作?？刂茊卧?04通過連續(xù)循環(huán)從存儲器件706中獲取并執(zhí)行指令的操作集，協(xié)調處理器702、存儲器件單元706和I/O設備708的所有操作。在多種實施例中，存儲器件706包括但不限于隨機存取存儲(RAM)器件、只讀存儲(ROM)器件和諸如軟盤驅動器和光盤CD-ROM驅動器之類的外圍設備。本領域普通技術人員在閱讀和理解本公開時，將理解所示電氣組件的任何一種都能夠制造為包括根據(jù)本發(fā)明的多種方案的存儲器構造。
圖130是示例電子系統(tǒng)800的多種實施例的高級組織的簡化方框圖。系統(tǒng)800包括存儲器件802，存儲器件802具有存儲單元陣列804、地址解碼器806、行存取電路808、列存取電路810、用于控制操作的讀/寫控制電路812、以及輸入/輸出電路814。存儲器件802還包括電源電路816和傳感器820，例如，傳感器820可以是電流傳感器，用于確定存儲單元是在低閾值導通狀態(tài)，還是在高閾值非導通狀態(tài)。所示電源電路816包括供電電路880、用于提供參考電壓的電路882、用于向第一字線提供脈沖的電路884、用于向第二字線提供脈沖的電路886和用于向位線提供脈沖的電路888。系統(tǒng)800還包括處理器822或用于存取存儲器的存儲器控制器。
存儲器件802通過配線或金屬化(metallization)線，從處理器822接收控制信號824。存儲器件802用于存儲通過I/O線存取的數(shù)據(jù)。本領域技術人員將理解，可以設置其它電路和控制信號，并且存儲器件802是簡化的，以有助于關注本發(fā)明。處理器822或存儲器件802的至少一個可以包括本公開中的上述類型的存儲器構造。
本公開的多種所示系統(tǒng)用于提供對本發(fā)明電路和結構的多種應用的理解，而不是用作對使用根據(jù)本發(fā)明方案的存儲單元的電子系統(tǒng)的所有元件和特征的完全描述。本領域普通技術人員將理解，多種電子系統(tǒng)可以制造為單個封裝的處理單元，或者甚至在單個半導體芯片上，以減少處理器與存儲器件之間的通信時間。
存儲單元的應用可以包括用于存儲器模塊、設備驅動器、功率模塊、通信調制解調器、處理器模塊和專用模塊的電子系統(tǒng)，并可以包括多層、多芯片模塊。這種電路還可以是時鐘、電視、手機、個人計算機、汽車、工業(yè)控制系統(tǒng)、飛機和其它等多種電子系統(tǒng)的子組件。
權利要求
1.一種用于形成半導體結構的方法，包括設置半導體襯底；在襯底上形成第一材料和第二材料，第一和第二材料是相對于彼此、可選擇性地蝕刻的，第一材料形成柵格，第二材料形成由柵格段彼此分隔的重復區(qū)，重復區(qū)形成陣列，陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距；第二間距大約是第一間距的兩倍；用一種或多種導電的柵極線材料取代柵格的至少一些第一材料；以及用摻雜的半導體材料取代至少一些第二材料，以在襯底上形成向上伸長的源極/漏極區(qū)。
2.根據(jù)權利要求1所述的方法，其中，取代至少一些第一材料發(fā)生在取代至少一些第二材料之前。
3.根據(jù)權利要求1所述的方法，其中，取代至少一些第二材料發(fā)生在取代至少一些第一材料之前。
4.根據(jù)權利要求1所述的方法，其中，第一材料包括氮化硅，以及第二材料包括二氧化硅。
5.根據(jù)權利要求1所述的方法，其中，第一材料基本上由氮化硅構成，以及第二材料基本上由二氧化硅構成。
6.根據(jù)權利要求1所述的方法，其中，第一材料包括二氧化硅，以及第二材料包括氮化硅。
7.根據(jù)權利要求1所述的方法，其中，第一材料基本上由二氧化硅構成，以及第二材料基本上由氮化硅構成。
8.根據(jù)權利要求1所述的方法，其中，一種或多種導電的柵極線材料包括導電摻雜的硅。
9.根據(jù)權利要求1所述的方法，其中，一種或多種導電的柵極線材料包括一種或多種金屬。
10.根據(jù)權利要求1所述的方法，其中，一種或多種導電的柵極線材料包括一種或多種金屬合金。
11.根據(jù)權利要求1所述的方法，其中，襯底包括單晶半導體材料，以及，向上伸長的源極/漏極區(qū)的至少一些摻雜半導體材料是從襯底的單晶半導體材料中外延式生長的。
12.根據(jù)權利要求1所述的方法，其中襯底包括單晶半導體材料，向上伸長的源極/漏極區(qū)的一些摻雜半導體材料是從襯底的單晶半導體材料中外延式生長的單晶材料；以及向上伸長的源極/漏極區(qū)的一些摻雜半導體材料不是單晶材料。
13.根據(jù)權利要求1所述的方法，還包括在一些向上伸長的源極/漏極區(qū)上形成與該源極/漏極區(qū)電氣相連的數(shù)字線。
14.根據(jù)權利要求13所述的方法，其中，數(shù)字線在向上伸長的第一組源極/漏極區(qū)上，并與第一組源極/漏極區(qū)電氣相連，而不與第二組源極/漏極區(qū)電氣相連；以及還包括在第二組源極/漏極區(qū)上形成與第二組源極/漏極區(qū)電氣相連的記憶存儲器件。
15.根據(jù)權利要求14所述的方法，其中，記憶存儲器件是電容器。
16.一種用于形成半導體結構的方法，包括設置半導體襯底；在襯底上形成含氮化物材料的柵格；柵格限定由柵格段彼此分隔的非氮化物區(qū)的陣列；用一種或多種導電的柵極線材料取代柵格的含氮化物材料；以及用摻雜的半導體材料取代非氮化物區(qū)，以形成向上伸長的源極/漏極區(qū)。
17.根據(jù)權利要求16所述的方法，其中，陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距；以及第二間距大于第一間距。
18.根據(jù)權利要求17所述的方法，其中，第二間距大約是第一間距的兩倍。
19.根據(jù)權利要求16所述的方法，其中，僅用一種或多種導電的柵極線材料取代一些柵格；以及用在柵極線與垂直延伸的源極/漏極區(qū)之間設置的電介質材料取代一些柵格。
20.根據(jù)權利要求16所述的方法，其中，含氮化物材料包括氮化硅。
21.根據(jù)權利要求16所述的方法，其中，含氮化物材料基本上由氮化硅構成。
22.根據(jù)權利要求16所述的方法，其中，含氮化物材料由氮化硅構成。
23.根據(jù)權利要求16所述的方法，其中，在用摻雜的半導體材料取代非氮化物區(qū)之前，非氮化物區(qū)包括二氧化硅。
24.根據(jù)權利要求16所述的方法，其中，在用摻雜的半導體材料取代非氮化物區(qū)之前，非氮化物區(qū)基本上由二氧化硅構成。
25.根據(jù)權利要求16所述的方法，其中，在用摻雜的半導體材料取代非氮化物區(qū)之前，非氮化物區(qū)由二氧化硅構成。
26.根據(jù)權利要求16所述的方法，其中，摻雜的半導體材料包括外延式生長的硅。
27.根據(jù)權利要求16所述的方法，其中，摻雜的半導體材料基本上由摻雜的外延式生長的硅構成。
28.根據(jù)權利要求16所述的方法，其中，摻雜的半導體材料由摻雜的外延式生長的硅構成。
29.根據(jù)權利要求16所述的方法，還包括在一些向上伸長的源極/漏極區(qū)上形成與該源極/漏極區(qū)電氣相連的數(shù)字線。
30.根據(jù)權利要求29所述的方法，其中，數(shù)字線在向上伸長的第一組源極/漏極區(qū)上，并與第一組源極/漏極區(qū)電氣相連，而不與第二組源極/漏極區(qū)電氣相連；以及還包括在第二組源極/漏極區(qū)上形成與第二組源極/漏極區(qū)電氣相連的記憶存儲器件。
31.根據(jù)權利要求30所述的方法，其中，記憶存儲器件是電容器。
32.一種用于形成半導體結構的方法，包括設置第一半導體材料；在第一半導體材料上形成含氧化物材料；形成延伸通過含氧化物材料的開口；在開口內(nèi)形成含氧化物的間隔區(qū)，以使開口變窄；使變窄的開口延伸進入第一半導體材料，變窄的開口具有在第一半導體材料內(nèi)延伸的第一部分、以及在第一部分上的第二部分；設置電介質材料，以填充開口的第一部分，并保留第二部分不被填充；在電介質材料上設置含氮化物材料，以填充開口的第二部分；用摻雜的第二半導體材料取代含氧化物材料，以形成向上伸長的源極/漏極區(qū)；以及用一種或多種導電的柵極線材料取代含氮化物材料和含氮化物間隔區(qū)。
33.根據(jù)權利要求32所述的方法，其中，含氮化物材料和含氮化物間隔區(qū)包括彼此相同的組成。
34.根據(jù)權利要求32所述的方法，其中，含氮化物材料和含氮化物間隔區(qū)包括氮化硅。
35.根據(jù)權利要求32所述的方法，其中，含氮化物材料和含氮化物間隔區(qū)基本上由氮化硅構成。
36.根據(jù)權利要求32所述的方法，其中，含氮化物材料和含氮化物間隔區(qū)由氮化硅構成。
37.根據(jù)權利要求32所述的方法，其中，所述電介質材料是第一電介質材料，以及所述方法還包括在向上伸長的源極/漏極區(qū)與柵極線之間，設置第二電介質材料。
38.根據(jù)權利要求32所述的方法，還包括形成與一些源極/漏極區(qū)電氣相連的數(shù)字線，以及形成與其它源極/漏極區(qū)電氣相連的電容器構造。
39.根據(jù)權利要求38所述的方法，其中，數(shù)字線形成在所述的一些源極/漏極區(qū)上。
40.根據(jù)權利要求32所述的方法，其中，第一半導體材料是單晶硅，以及第二半導體材料是從第一半導體材料外延式生長的硅。
41.根據(jù)權利要求32所述的方法，其中，開口是沿限定的水平方向縱向伸長的刻槽，含氮化物材料是第一含氮化物材料，以及開口內(nèi)的第一含氮化物材料呈沿水平方向縱向延伸的條帶形式；所述方法還包括在沿限定的垂直方向延伸的條帶中形成第二含氮化物材料；第一和第二含氮化物材料共同形成柵格；含氧化物材料呈柱陣列的形式，陣列的各個柱由第一和第二含氮化物材料的柵格圍繞；以及與取代第一含氧化物材料同時地、用所述的一種或多種導電材料取代第二含氮化物材料。
42.根據(jù)權利要求41所述的方法，其中，第一和第二含氮化物材料包括彼此相同的組成。
43.根據(jù)權利要求41所述的方法，其中，第一和第二含氮化物材料包括氮化硅。
44.根據(jù)權利要求41所述的方法，其中，第一和第二含氮化物材料基本上由氮化硅構成。
45.根據(jù)權利要求41所述的方法，其中，第一和第二含氮化物材料由氮化硅構成。
46.一種用于形成半導體結構的方法，包括設置第一半導體材料；在第一半導體材料上形成含氧化物材料；在含氧化物材料上形成硬掩膜層；使硬掩膜層形成沿限定的水平方向延伸的多根分隔的線的圖案，分隔的線由第一間隙分離開來；沿硬掩膜形成含氮化物的間隔區(qū)，以使第一間隙變窄；使變窄的第一間隙延伸通過含氧化物材料；去除硬掩膜層，而保留含氮化物的間隔區(qū)；間隔區(qū)形成沿變窄的第一間隙延伸的配對線的組；用第一含氮化物材料填充變窄的第一間隙，第一含氮化物材料在配對線的組之間向上延伸，以在含氧化物材料上形成含氮化物的柱，第一含氮化物材料和含氮化物的間隔區(qū)共同合并為含氧化物材料上的分隔的水平延伸的柱，分隔的水平延伸的柱由第二間隙分離開來；使第二間隙延伸通過含氧化物材料；以及用第二含氮化物材料填充第二間隙。
47.根據(jù)權利要求46所述的方法，其中，含氧化物材料包括二氧化硅。
48.根據(jù)權利要求46所述的方法，其中用第一含氮化物材料填充變窄的第一間隙的步驟包括在含氮化物的間隔區(qū)上、以及在最終成為第二間隙的含氮化物的間隔區(qū)之間的氧化物的區(qū)上，形成第一含氮化物材料；以及第一含氮化物材料和含氮化物的間隔區(qū)合并為分隔的水平延伸的柱的步驟包括對第一含氮化物材料進行各向異性蝕刻，以從所述區(qū)上去除第一含氮化物材料，從而形成第二間隙。
49.根據(jù)權利要求46所述的方法，其中，第一和第二含氮化物材料在組成上彼此相同；分隔的線和第一間隙沿垂直方向重復，以限定第一垂直間距，第一垂直間距具有與線/第一間隙對相對應的第一距離；變窄的第一間隙內(nèi)的第一含氮化物材料和第二間隙內(nèi)的第二含氮化物材料形成由含氧化物材料的線彼此分隔的水平延伸的含氮化物的線；含氧化物材料的線和含氮化物材料的線沿垂直方向形成重復圖案，以限定第二垂直間距，第二垂直間距具有與含氮化物材料的線/含氧化物材料的線對相對應的第二距離；以及第二距離大約是第一距離的一半。
50.根據(jù)權利要求46所述的方法，其中，含氮化物的間隔區(qū)、第一含氮化物材料和第二含氮化物材料全部包括彼此相同的組成，并共同合并為含氮化物的柵格，以及所述方法還包括通過以下步驟形成多個晶體管構造用一種或多種導電的柵極線材料取代至少一些含氮化物的柵格；以及用導電摻雜的源極/漏極結構取代至少一些含氧化物材料。
51.根據(jù)權利要求50所述的方法，其中，含氮化物的間隔區(qū)、第一含氮化物材料和第二含氮化物材料的組成包括氮化硅。
52.根據(jù)權利要求50所述的方法，其中，含氮化物的間隔區(qū)、第一含氮化物材料和第二含氮化物材料的組成基本上由氮化硅構成。
53.根據(jù)權利要求50所述的方法，其中，含氮化物的間隔區(qū)、第一含氮化物材料和第二含氮化物材料的組成由氮化硅構成。
54.一種半導體結構，包括半導體襯底；襯底上的含氮化物材料的柵格；以及由柵格段彼此分隔的非氮化物區(qū)的陣列；所述陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距；第二間距大約是第一間距的兩倍。
55.根據(jù)權利要求54所述的結構，其中，含氮化物材料包括氮化硅。
56.根據(jù)權利要求54所述的結構，其中，含氮化物材料基本上由氮化硅構成。
57.根據(jù)權利要求54所述的結構，其中，含氮化物材料由氮化硅構成。
58.根據(jù)權利要求54所述的結構，其中，非氮化物區(qū)包括二氧化硅。
59.根據(jù)權利要求54所述的結構，其中，非氮化物區(qū)基本上由二氧化硅構成。
60.根據(jù)權利要求54所述的結構，其中，非氮化物區(qū)由二氧化硅構成。
61.一種半導體結構，包括半導體襯底；襯底上的柵極線柵格；以及由柵格段彼此分隔的非柵極線區(qū)的陣列；所述陣列具有沿第一軸限定的第一間距、以及沿大致與第一軸正交的第二軸限定的第二間距；第二間距大約是第一間距的兩倍；非柵極線區(qū)包括向上伸長的源極/漏極區(qū)；柵極線柵格和源極/漏極區(qū)共同形成多個晶體管構造，在所述多個晶體管構造中，源極/漏極區(qū)對通過柵極線柵格彼此門控地相連。
62.根據(jù)權利要求61所述的結構，其中，柵極線柵格包括至少一種金屬。
63.根據(jù)權利要求61所述的結構，其中，柵極線柵格包括至少一種金屬合金。
64.根據(jù)權利要求61所述的結構，其中，柵極線柵格包括導電摻雜的硅。
65.根據(jù)權利要求61所述的結構，其中，柵極線柵格基本上由導電摻雜的硅構成。
66.根據(jù)權利要求61所述的結構，其中，柵極線柵格由導電摻雜的硅構成。
67.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)包括導電摻雜的外延硅。
68.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)基本上由導電摻雜的外延硅構成。
69.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)由導電摻雜的外延硅構成。
70.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)包括導電摻雜的多晶硅。
71.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)基本上由導電摻雜的多晶硅構成。
72.根據(jù)權利要求61所述的結構，其中，至少一些向上伸長的源極/漏極區(qū)由導電摻雜的多晶硅構成。
73.根據(jù)權利要求61所述的結構，其中，一些向上伸長的源極/漏極區(qū)基本上由導電摻雜的外延硅構成，以及其它向上伸長的源極/漏極區(qū)基本上由導電摻雜的多晶硅構成。
74.根據(jù)權利要求73所述的結構，其中，基本上由導電摻雜的外延硅構成的源極/漏極區(qū)與基本上由導電摻雜的多晶硅構成的源極/漏極區(qū)門控地相連。
75.根據(jù)權利要求61所述的結構，其中，非柵極線區(qū)包括將向上伸長的源極/漏極區(qū)與柵極線柵格分離開來的電介質材料。
76.一種存儲器件構造，包括半導體襯底；襯底上的柵極線；襯底上的至少部分地由柵極線包圍的向上伸長的源極/漏極區(qū)對，源極/漏極區(qū)之一是第一源極/漏極區(qū)，并且基本上由導電摻雜的外延硅構成，另一源極/漏極區(qū)是第二源極/漏極區(qū)，并且基本上由導電摻雜的非外延硅構成，第一和第二源極/漏極區(qū)通過柵極線門控地彼此相連；記憶存儲器件，與第一源極/漏極區(qū)或第二源極/漏極區(qū)電氣相連；以及數(shù)字線，與第一和第二源極/漏極區(qū)中不與記憶存儲器件電氣相連的那一個源極/漏極區(qū)電氣相連。
77.根據(jù)權利要求76所述的構造，其中，記憶存儲器件與第一源極/漏極區(qū)電氣相連。
78.根據(jù)權利要求76所述的構造，其中，記憶存儲器件與第二源極/漏極區(qū)電氣相連。
79.根據(jù)權利要求76所述的構造，其中，數(shù)字線和記憶存儲器件在第一和第二源極/漏極區(qū)上面。
80.根據(jù)權利要求76所述的構造，其中，第一和第二源極/漏極區(qū)分別具有第一水平橫截面寬度和第二水平橫截面寬度；以及第一和第二水平橫截面寬度彼此大約相同。
81.根據(jù)權利要求76所述的構造，其中，第一和第二源極/漏極區(qū)分別具有第一水平橫截面寬度和第二水平橫截面寬度；以及第一和第二水平橫截面寬度彼此大約不相同。
82.根據(jù)權利要求81所述的構造，其中，第二水平橫截面寬度小于第一水平橫截面寬度。
83.根據(jù)權利要求81所述的構造，其中，第一水平橫截面寬度小于第二水平橫截面寬度。
84.根據(jù)權利要求81所述的構造，其中，記憶存儲器件是電容器。
85.根據(jù)權利要求81所述的構造，其中，記憶存儲器件和柵極線共同包括在DRAM單元中。
86.一種電子系統(tǒng)，包括根據(jù)權利要求85所述的構造。
87.一種存儲器件構造，包括半導體襯底；襯底上的柵極線；襯底上的至少部分地由柵極線包圍的向上伸長的源極/漏極區(qū)對，源極/漏極區(qū)之一是第一源極/漏極區(qū)，另一源極/漏極區(qū)是第二源極/漏極區(qū)；記憶存儲器件，與所述第一源極/漏極區(qū)電氣相連；數(shù)字線，與所述第二源極/漏極區(qū)電氣相連；以及其中第一源極/漏極區(qū)基本上由第一導電摻雜的半導體材料構成，所述第一導電摻雜的半導體材料具有摻雜為第一導電型的最上區(qū)、以及摻雜為與第一導電型相反的第二導電型的其余區(qū)；第二源極/漏極區(qū)基本上由第二導電摻雜的半導體材料構成，所述第二導電摻雜的半導體材料具有摻雜為第一導電型的最上區(qū)、以及摻雜為第二導電型的其余區(qū)；以及所述襯底包括在第一和第二源極/漏極區(qū)之間延伸、并摻雜為第二導電型的段。
88.根據(jù)權利要求87所述的構造，其中，第一導電型是n型，以及第二導電型是p型。
89.根據(jù)權利要求87所述的構造，其中，第一導電型是p型，以及第二導電型是n型。
90.根據(jù)權利要求87所述的構造，其中，數(shù)字線在第二源極/漏極區(qū)上面。
91.根據(jù)權利要求87所述的構造，其中，第一和第二導電摻雜的半導體材料之一基本上由導電摻雜的外延半導體材料構成，另一半導體材料基本上由導電摻雜的非外延半導體材料構成。
92.根據(jù)權利要求91所述的構造，其中，第一導電摻雜的半導體材料基本上由導電摻雜的外延半導體材料構成。
93.根據(jù)權利要求91所述的構造，其中，第二導電摻雜的半導體材料基本上由導電摻雜的外延半導體材料構成。
94.根據(jù)權利要求87所述的構造，其中，記憶存儲器件和柵極線共同包括在DRAM單元中。
95.一種電子系統(tǒng)，包括根據(jù)權利要求94所述的構造。
96.一種存儲器件構造，包括半導體襯底；襯底上的柵極線；襯底上的至少部分地由柵極線包圍的向上伸長的源極/漏極區(qū)對，源極/漏極區(qū)之一是第一源極/漏極區(qū)，另一源極/漏極區(qū)是第二源極/漏極區(qū)；記憶存儲器件，與所述第一源極/漏極區(qū)電氣相連；數(shù)字線，與所述第二源極/漏極區(qū)電氣相連；以及其中第一源極/漏極區(qū)基本上由第一導電摻雜的半導體材料構成，所述第一導電摻雜的半導體材料具有摻雜為n+的最上區(qū)、以及摻雜為n-的其余區(qū)；第二源極/漏極區(qū)基本上由第二導電摻雜的半導體材料構成，所述第二導電摻雜的半導體材料具有摻雜為n+的最上區(qū)、以及摻雜為p的其余區(qū)；以及所述襯底包括第一導電摻雜的擴散區(qū)，與第一源極/漏極區(qū)歐姆相連，并摻雜為n-；第二導電摻雜的擴散區(qū)，與第二源極/漏極區(qū)歐姆相連，并摻雜為p-；以及從第一導電摻雜的擴散區(qū)延伸到第二導電摻雜的擴散區(qū)、并摻雜為p--的段。
97.根據(jù)權利要求96所述的構造，其中，第一和第二導電摻雜的半導體材料基本上由外延硅構成。
98.根據(jù)權利要求96所述的構造，其中，第一和第二導電摻雜的半導體材料之一基本上由導電摻雜的外延硅構成，以及另一半導體材料基本上由導電摻雜的非外延硅構成。
99.根據(jù)權利要求98所述的構造，其中，導電摻雜的非外延硅是導電摻雜的多晶硅。
100.根據(jù)權利要求98所述的構造，其中，第二導電摻雜的半導體材料基本上由導電摻雜的外延硅構成。
101.根據(jù)權利要求98所述的構造，其中，記憶存儲器件和柵極線共同包括在DRAM單位單元中。
102.一種電子系統(tǒng)，包括根據(jù)權利要求101所述的構造。
全文摘要
本發(fā)明包括一種具有包圍垂直源極/漏極區(qū)(88)的柵極線柵格(94)的半導體結構(10)。在一些方案中，源極/漏極區(qū)可以是成對設置的，其中每對源極/漏極區(qū)之一延伸到數(shù)字線(120，122)，而另一個延伸到諸如電容器之類的記憶存儲器件(145)，從而形成DRAM。延伸到數(shù)字線的源極/漏極區(qū)可以具有與延伸到記憶存儲器件的源極/漏極區(qū)相同的組成，或者可以具有與延伸到記憶存儲器件的源極/漏極區(qū)不同的組成。本發(fā)明還包括形成半導體結構的方法。在示例方法中，設置包括第一材料的柵格，以包圍第二材料的重復區(qū)。然后用柵極線結構取代至少一些第一材料，并且用垂直源極/漏極區(qū)取代至少一些第二材料。
文檔編號H01L27/108GK1957460SQ200580016743
公開日2007年5月2日 申請日期2005年5月17日 優(yōu)先權日2004年5月26日
發(fā)明者維爾納·云林 申請人:微米技術有限公司