專利名稱：用于制造具有高k柵極電介質(zhì)層和金屬柵電極的半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造半導(dǎo)體器件，尤其是包括金屬柵電極的半導(dǎo)體器件的方法。
背景技術(shù)：
具有由二氧化硅制成的非常薄的柵極電介質(zhì)的MOS場(chǎng)效應(yīng)晶體管可能經(jīng)受不可接受的柵極泄漏電流。由某些高k電介質(zhì)材料而非二氧化硅來(lái)形成柵極電介質(zhì)可以降低柵極泄漏。但是，因?yàn)檫@種電介質(zhì)可能不與多晶硅兼容，所以人們可能期望在包括高k柵極電介質(zhì)的器件中使用金屬柵電極。
當(dāng)制造包括金屬柵電極的CMOS器件時(shí)，替換柵工藝(replacement gate process)可以被用來(lái)用不同金屬形成柵電極。在該工藝中，被一對(duì)間隔物框住(bracketed)的第一多晶硅層被去除，以在所述間隔物之間創(chuàng)建溝槽。用第一金屬填充所述溝槽。然后，第二多晶硅層被去除，并且被替換為與第一金屬不同的第二金屬。因?yàn)檫@種工藝需要多個(gè)蝕刻、沉積和拋光步驟，所以半導(dǎo)體器件的高產(chǎn)量生產(chǎn)商可能不愿意使用它。
除了應(yīng)用替換柵工藝來(lái)在高k柵極電介質(zhì)層上形成金屬柵電極外，可以使用簡(jiǎn)化的途徑。在這種工藝中，通過(guò)在電介質(zhì)層上沉積金屬層，掩蔽所述金屬層，然后去除金屬層未被覆蓋的部分和下面的電介質(zhì)層的部分，來(lái)在高k柵極電介質(zhì)層上形成金屬柵電極。遺憾的是，生成的高k柵極電介質(zhì)層暴露的側(cè)壁致使該層對(duì)側(cè)面氧化敏感，所述側(cè)面氧化可能對(duì)該層的物理和電氣性質(zhì)有不利的影響。
因此，需要用于制造包括高k柵極電介質(zhì)層和金屬柵電極的半導(dǎo)體器件的改進(jìn)的工藝。需要這樣的工藝，即可以適用于高產(chǎn)量生產(chǎn)。本發(fā)明的方法提供了這樣的工藝。
附圖簡(jiǎn)要說(shuō)明

圖1a-1f表示當(dāng)執(zhí)行本發(fā)明的方法的實(shí)施方案時(shí)可以形成的結(jié)構(gòu)的橫截面。
圖2a-2f表示當(dāng)執(zhí)行圖1a-1f的實(shí)施方案以產(chǎn)生在溝槽內(nèi)包括P/N結(jié)的器件時(shí)可以形成的結(jié)構(gòu)的橫截面。
圖3a-3b表示當(dāng)執(zhí)行本發(fā)明的方法的第二實(shí)施方案時(shí)可以形成的結(jié)構(gòu)的橫截面。
圖4a-4b表示當(dāng)執(zhí)行圖3a-3b的實(shí)施方案以產(chǎn)生在溝槽內(nèi)包括P/N結(jié)的器件時(shí)可以形成的結(jié)構(gòu)的橫截面。
在這些附圖中示出的特征沒(méi)有打算按比例繪制。
本發(fā)明詳細(xì)描述描述了一種用于制造半導(dǎo)體器件的方法。該方法包括在襯底(substrate)上形成第一電介質(zhì)層，然后在第一電介質(zhì)層內(nèi)形成溝槽。在襯底上形成第二電介質(zhì)層之后，在第二電介質(zhì)層的第一部分上而不在第二電介質(zhì)層的第二部分上形成第一金屬層。然后在第一金屬層上和在第二電介質(zhì)層的第二部分上形成第二金屬層。
在下面的描述中，闡述了許多細(xì)節(jié)，以提供對(duì)本發(fā)明的完整理解。然而，本領(lǐng)域中的技術(shù)人員將會(huì)清楚，可以以除在此清晰地描述的方式以外的許多方式實(shí)踐本發(fā)明。因此本發(fā)明不被下面公開的具體細(xì)節(jié)所限制。
圖1a-1f圖示當(dāng)執(zhí)行本發(fā)明的方法的實(shí)施方案時(shí)，可以形成的結(jié)構(gòu)。圖1a表示當(dāng)制造CMOS器件時(shí)可以形成的中間結(jié)構(gòu)。該結(jié)構(gòu)包括襯底100的第一部分101和第二部分102。隔離區(qū)103將第一部分101和第二部分102分離開。第一多晶硅層104被形成在電介質(zhì)層105上，并且第二多晶硅層106被形成在電介質(zhì)層107上。第一多晶硅層104被一對(duì)側(cè)壁間隔物108、109框住，并且第二多晶硅層106被一對(duì)側(cè)壁間隔物110、111框住。電介質(zhì)112位于靠近側(cè)壁間隔物的位置。
襯底100可以包括體硅(bulk silicon)或絕緣體上硅(silicon-on-insulator)結(jié)構(gòu)。可替換地，襯底100可以包括其他的材料——所述材料可以與或可以不與硅結(jié)合——例如，鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵，或銻化鎵。雖然在此描述了可以用其形成襯底100的材料的一些實(shí)施例，但是可以充當(dāng)在其上可以建造半導(dǎo)體器件的基礎(chǔ)的任何材料落入本發(fā)明的精神和范圍。
隔離區(qū)103可以包括二氧化硅，或者可以分離晶體管的有源區(qū)(active region)的其他材料。電介質(zhì)層105、107均可以包括二氧化硅，或者可以將襯底和其他物質(zhì)絕緣的其他材料。第一和第二多晶硅層104、106的厚度均優(yōu)選地為在約100到約2000埃之間，并且更優(yōu)選地為在約500到約1600埃之間。這些層均可以是未摻雜的或者用類似的物質(zhì)摻雜的?？商鎿Q地，一個(gè)層可以被摻雜，而另一個(gè)沒(méi)有被摻雜，或者一個(gè)層可以(例如，用砷、磷或另一n型材料)被摻雜為n型，而另一個(gè)(例如，用硼或另一p型材料)被摻雜為p型。間隔物108、109、110、111優(yōu)選地包括氮化硅，而電介質(zhì)112可以包括二氧化硅或低k材料。電介質(zhì)112可以用磷、硼或其他元素來(lái)?yè)诫s，并且可以使用高密度等離子體沉積工藝來(lái)形成。
如本領(lǐng)域技術(shù)人員將會(huì)清楚的，常規(guī)工藝步驟、材料和設(shè)備可以被用來(lái)產(chǎn)生圖1a結(jié)構(gòu)。如示出的，可以，例如，通過(guò)常規(guī)的化學(xué)機(jī)械拋光(“CMP”)操作來(lái)對(duì)電介質(zhì)112進(jìn)行回拋光(polish back)，以暴露第一和第二多晶硅層104、106。雖然未示出，但是圖1a結(jié)構(gòu)可以包括許多可以使用常規(guī)工藝形成的其他特征(例如，氮化硅蝕刻終止層、源極和漏極區(qū)，以及一個(gè)或更多個(gè)緩沖層)。
當(dāng)使用常規(guī)離子注入和退火工藝來(lái)形成源極和漏極區(qū)時(shí)，人們可能期望在多晶硅層104、106上形成硬掩模(mask)——并且在硬掩模上形成蝕刻終止層——以在用硅化物覆蓋源極和漏極區(qū)的時(shí)候保護(hù)層104、106。硬掩?？梢园ǖ?，并且蝕刻終止層可以包括這樣的材料，即，當(dāng)應(yīng)用合適的蝕刻工藝時(shí)所述材料將以基本上比氮化硅被去除的速率低的速率被去除。這種蝕刻終止層可以，例如，由硅、氧化物(例如，二氧化硅或二氧化鉿)或碳化物(例如，碳化硅)制成。
當(dāng)電介質(zhì)層112被拋光時(shí)，這樣的蝕刻終止層和氮化硅硬掩模可以從層104、106的表面被拋光——因?yàn)榈焦に囍械脑撾A段時(shí)這些層將已經(jīng)完成它們的用途。圖1a表示這樣的結(jié)構(gòu)，即，在所述結(jié)構(gòu)中，可以先前已經(jīng)在層104、106上形成過(guò)的任何硬掩?；蛭g刻終止層已經(jīng)從這些層的表面被去除。當(dāng)離子注入工藝被用來(lái)形成源極和漏極區(qū)時(shí)，層104、106可以在源極和漏極區(qū)被注入的同時(shí)被摻雜。在這種工藝中，第一多晶硅層104可以被摻雜為n型，而第二多晶硅層106被摻雜為p型—或者反之亦然。
在形成圖1a結(jié)構(gòu)之后，第一和第二多晶硅層104、106被去除。在優(yōu)選的實(shí)施方案中，通過(guò)應(yīng)用濕法蝕刻工藝或多種工藝來(lái)去除這些層。這種濕法蝕刻工藝可以包括在足夠的溫度下將層104、106暴露給包括氫氧化物源的水溶液足夠的時(shí)間，以基本上去除所有這些層。該氫氧化物源可以包括去離子水中按體積計(jì)算約2％到約30％之間的氫氧化銨或氫氧化四烷基銨(例如，氫氧化四甲銨(“TMAH”))。
可以通過(guò)將n型多晶硅層暴露給溶液來(lái)將它去除，所述暴露步驟被維持在約15℃到約90℃之間(并且優(yōu)選地為在約40℃以下)的溫度下，所述溶液包括去離子水中按體積計(jì)算約2％到約30％之間的氫氧化銨。在優(yōu)選地持續(xù)至少一分鐘的該暴露步驟期間，人們可能期望施加頻率在約10KHz到約2000KHz之間的聲波能，同時(shí)所述聲波能以每平方厘米約1到約10瓦特之間消耗。例如，厚度為約1350埃的n型多晶硅層可以通過(guò)在施加約1000KHz的聲波能(以每平方厘米5瓦特消耗)的同時(shí)，在25℃將它暴露給包括去離子水中按體積計(jì)算約15％的氫氧化銨的溶液約30分鐘來(lái)去除。
作為可替換的方法，n型多晶硅層可以通過(guò)在施加聲波能的同時(shí)，將它暴露給溶液至少一分鐘來(lái)去除，所述暴露步驟被維持在約60℃到約90℃之間的溫度下，所述溶液包括去離子水中按體積計(jì)算約20％到約30％之間的TMAH。基本上所有厚度為約1350埃的這樣的n型多晶硅層可以通過(guò)在施加約1000KHz的聲波能(以每平方厘米5瓦特消耗)的同時(shí)，在約80℃將它暴露給溶液約2分鐘來(lái)去除，所述溶液包括去離子水中按體積計(jì)算約25％的TMAH。
p型多晶硅層也可以通過(guò)在施加聲波能的同時(shí)，在足夠的溫度下(例如，在約60℃到約90℃之間)將它暴露給溶液足夠的時(shí)間來(lái)去除，所述溶液包括去離子水中按體積計(jì)算約20％到約30％的TAMH。本領(lǐng)域技術(shù)人員將發(fā)現(xiàn)，應(yīng)該被用來(lái)去除第一和第二多晶硅層104、106的特定的濕法蝕刻工藝或多種工藝將依賴于在這些層中沒(méi)有一個(gè)、有一個(gè)還是兩個(gè)被摻雜(例如，一個(gè)層被摻雜為n型，并且另一個(gè)被摻雜為p型)而變化。
例如，如果層104被摻雜為n型，并且層106被摻雜為p型，則人們可能期望首先應(yīng)用基于氫氧化銨的濕法刻蝕工藝來(lái)去除n型層，然后應(yīng)用基于TMAH的濕法蝕刻工藝來(lái)去除p型層?？商鎿Q地，人們可能期望使用合適的基于TMAH的濕法蝕刻工藝來(lái)同時(shí)去除層104、106。
在去除第一和第二多晶硅層104、106之后，電介質(zhì)層105、107被暴露。在這個(gè)實(shí)施方案中，層105、107被去除。當(dāng)電介質(zhì)層105、107包括二氧化硅時(shí)，可以使用對(duì)于二氧化硅來(lái)說(shuō)為選擇性的蝕刻工藝來(lái)將它們?nèi)コ?。這種蝕刻工藝可以包括將層105、107暴露給包括去離子水中約1％的HF的溶液。暴露層105、107的時(shí)間應(yīng)該被限制，因?yàn)橛糜谌コ@些層的蝕刻工藝還可以去除電介質(zhì)層112的部分。記住這一點(diǎn)，如果基于1％的HF的溶液被用來(lái)去除層105、107，則器件優(yōu)選地應(yīng)該被暴露給該溶液少于約60秒，并且更優(yōu)選地為約30秒或更少。如在圖1b中所示，電介質(zhì)層105、107的去除使電介質(zhì)層112內(nèi)的溝槽113、114分別被置于側(cè)壁間隔物108、109和側(cè)壁間隔物110、111之間。
在去除電介質(zhì)層105、107之后，在襯底100上形成電介質(zhì)層115。優(yōu)選地，電介質(zhì)層115包括高k柵極電介質(zhì)層?？梢杂脕?lái)制造這種高k柵極電介質(zhì)層的一些材料包括氧化鉿、鉿硅氧化物、氧化鑭、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮酸鉛鋅。尤其優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。雖然在此描述了可以用來(lái)形成高k柵極電介質(zhì)層的一些材料實(shí)施例，但是該層可以用其他材料制成。
可以使用例如常規(guī)化學(xué)氣相沉積(“CVD”)、低壓CVD或物理氣相沉積(“PVD”)工藝的常規(guī)沉積方法來(lái)在襯底100上形成高k柵極電介質(zhì)層115。優(yōu)選地，使用常規(guī)原子層CVD工藝。在這種工藝中，可以將金屬氧化物先驅(qū)體(precursor)(例如，金屬氯化物)和蒸汽以選定流速輸送到CVD反應(yīng)器中，然后，在選定的溫度和壓強(qiáng)下操作所述CVD反應(yīng)器，以在襯底100和高k柵極電介質(zhì)層115之間產(chǎn)生原子量級(jí)的光滑界面。CVD反應(yīng)器應(yīng)該被操作足夠久，以形成具有期望厚度的層。在大多數(shù)的應(yīng)用中，高k柵極電介質(zhì)層115的厚度應(yīng)該小于約60埃，并且更優(yōu)選地為在約5埃到約40埃之間。
如在圖1c中示出的，當(dāng)原子層CVD工藝被用來(lái)形成高k柵極電介質(zhì)層115時(shí)，該層除在溝槽113、114的底部形成外，將在這些槽的側(cè)面上形成。如果高k柵極電介質(zhì)層115包括氧化物，則依賴于用來(lái)制造它的工藝，它可能出現(xiàn)在隨機(jī)表面部位(site)的氧空位(oxygen vacancy)和不可接受的雜質(zhì)水平。人們可能期望在層115被沉積之后將雜質(zhì)從層115去除，并且對(duì)它進(jìn)行氧化以產(chǎn)生具有接近理想的金屬氧的化學(xué)計(jì)量比的層。
為了從該層去除雜質(zhì)并且增加該層的氧含量，濕法化學(xué)處理可以被應(yīng)用到高k柵極電介質(zhì)層115。這種濕法化學(xué)處理可以包括在足夠的溫度將高k柵極電介質(zhì)層115暴露給包括過(guò)氧化氫的溶液足夠的時(shí)間，以從高k柵極電介質(zhì)層115去除雜質(zhì)并且增加高k柵極電介質(zhì)層115的氧含量。暴露高k柵極電介質(zhì)層115的合適時(shí)間和溫度可以依賴于期望的厚度和關(guān)于高k柵極電介質(zhì)層115的其他性質(zhì)。
當(dāng)高k柵極電介質(zhì)層115被暴露給基于過(guò)氧化氫的溶液時(shí)，可以使用包含按體積計(jì)算約2％到約30％之間過(guò)氧化氫的水溶液。該暴露步驟應(yīng)該在約15℃到約40℃之間進(jìn)行至少約1分鐘。在特別優(yōu)選的實(shí)施方案中，高k柵極電介質(zhì)層115在約25℃的溫度被暴露給包含按體積計(jì)算約6.7％的H2O2的水溶液約10分鐘。在該暴露步驟期間，人們可能期望施加頻率在約10KHz到約2000KHz之間的聲波能，同時(shí)所述聲波能以每平方厘米約1到約10瓦特之間消耗。在優(yōu)選的實(shí)施方案中，可以施加頻率為約1000KHz的聲波能，同時(shí)所述聲波能以約每平方厘米5瓦特消耗。
雖然未在圖1c中示出，但是人們可能期望在高k柵極電介質(zhì)層115上形成厚度不會(huì)大于5個(gè)單層的蓋覆層(capping layer)。這樣的蓋覆層可以通過(guò)將一個(gè)到五個(gè)硅或另一材料的單層濺射到高k柵極電介質(zhì)層115的表面上來(lái)形成。然后可以，例如，通過(guò)使用等離子體增強(qiáng)型化學(xué)氣相沉積工藝或者包含氧化劑的溶液來(lái)氧化蓋覆層，以形成蓋覆的電介質(zhì)氧化物。
雖然在一些實(shí)施方案中可能期望在高k柵極電介質(zhì)層115上形成蓋覆層，但是在圖示的實(shí)施方案中，金屬層116直接被形成在層115上，以產(chǎn)生圖1c的結(jié)構(gòu)。金屬層116可以包括從其可以得到金屬柵電極的任何傳導(dǎo)材料，并且可以使用公知的PVD或CVD工藝在高k柵極電介質(zhì)層115上被形成?？梢杂脕?lái)形成金屬層116的n型材料的實(shí)施例包括鉿、鋯、鈦、鉭、鋁和包括這些元素的金屬碳化物，即，碳化鈦、碳化鋯、碳化鉭、碳化鉿和碳化鋁?？梢允褂玫膒型金屬的實(shí)施例包括釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物(例如，氧化釕)。雖然在此描述了可以用來(lái)形成金屬層116的材料的一些實(shí)施例，但是該層可以由許多其他材料制成。
金屬層116應(yīng)該足夠厚，以確保在其上形成的任何材料將不會(huì)顯著地影響它的功函數(shù)。優(yōu)選地，金屬層116的厚度在約25埃到約300埃之間，并且更優(yōu)選地為在約25埃到約200埃之間。當(dāng)金屬層116包括n型材料時(shí)，層116優(yōu)選地具有約3.9eV到約4.2eV之間的功函數(shù)。當(dāng)金屬層116包括p型材料時(shí)，層116優(yōu)選地具有約4.9eV到約5.2eV之間的功函數(shù)。
在高k柵極電介質(zhì)層115上形成金屬層116之后，金屬層116的部分被掩蔽。然后金屬層116暴露的部分被去除，接著去除所有掩蔽材料，以產(chǎn)生圖1d的結(jié)構(gòu)。在該結(jié)構(gòu)中，第一金屬層117被形成在高k柵極電介質(zhì)層115的第一部分118上，使得該第一金屬層117覆蓋高k柵極電介質(zhì)層115的第一部分118，但是不覆蓋高k柵極電介質(zhì)層115的第二部分119。雖然常規(guī)技術(shù)可以被應(yīng)用，以掩蔽金屬層116的部分，然后去除該層暴露的部分，但是如以下描述的那樣，人們可能期望將旋涂玻璃(“SOG”)材料用作掩蔽材料。
在這個(gè)實(shí)施方案中，第二金屬層120被隨后沉積在第一金屬層117和高k柵極電介質(zhì)層115的暴露的第二部分119上——產(chǎn)生圖1e圖示的結(jié)構(gòu)。如果第一金屬層117包括n型金屬(例如，以上所列出的n型金屬中的一種)，則第二金屬層120優(yōu)選地包括p型金屬(例如，以上所列出的p型金屬中的一種)。相反地，如果第一金屬層117包括p型金屬，則第二金屬層120優(yōu)選地包括n型金屬。
第二金屬層120可以使用常規(guī)PVD或CVD工藝來(lái)形成在高k柵極電介質(zhì)層115和第一金屬層117上，其厚度優(yōu)選地為在約25埃到約300埃之間，并且更優(yōu)選地為在約25埃到約200埃之間。如果第二金屬層120包括n型材料，則層120優(yōu)選地具有約3.9eV到約4.2eV之間的功函數(shù)。如果第二金屬層120包括p型材料，則層120優(yōu)選地具有約4.9eV到約5.2eV之間的功函數(shù)。
在這個(gè)實(shí)施方案中，在層117和115上沉積第二金屬層120之后，用可以輕易拋光的材料(例如，鎢、鋁、鈦或氮化鈦)填充溝槽113、114的剩余部分。可以使用常規(guī)金屬沉積工藝來(lái)在整個(gè)器件之上沉積這種溝槽填充金屬(例如，金屬121)。然后該溝槽填充金屬可以被回拋光，以便如在1f中示出的那樣，它只填充溝槽113、114。
在將除溝槽填充金屬121填充溝槽113、114的位置外的溝槽填充金屬121去除之后，可以使用任何常規(guī)沉積工藝將蓋覆電介質(zhì)層(未示出)沉積到生成的結(jié)構(gòu)上。對(duì)于本領(lǐng)域中的技術(shù)人員來(lái)說(shuō)，用于在這種蓋覆電介質(zhì)層的沉積之后完成器件的工藝步驟(例如，形成器件的接觸體(contact)、金屬互連和鈍化層)是公知的，并且在此將不會(huì)被描述。
圖2a-2f表示當(dāng)執(zhí)行圖1a-1f的實(shí)施方案以產(chǎn)生包括P/N結(jié)的器件時(shí)可以形成的結(jié)構(gòu)的橫截面。這種器件可以，例如，包括可以用在工藝開發(fā)工作中的SRAM。圖2a-2f表示其方向?yàn)榇怪庇谠趫D1a-1f中表示的橫截面的平面的結(jié)構(gòu)。在這個(gè)方面，圖2a-2f表示當(dāng)將器件從在圖1a-1f示出的位置旋轉(zhuǎn)90度時(shí)生成的橫截面。圖2a-2f對(duì)應(yīng)于如圖1a-1f圖示的那樣在溝槽113內(nèi)建造的結(jié)構(gòu)。
在這個(gè)實(shí)施方案中，圖2a示出在電介質(zhì)層105上形成的多晶硅層104、122，所述電介質(zhì)層105被形成在襯底100上?？梢允褂靡陨厦枋龅牟牧虾凸に嚥襟E來(lái)產(chǎn)生這個(gè)結(jié)構(gòu)。雖然這個(gè)實(shí)施方案圖示可以不同地?fù)诫s的兩個(gè)多晶硅層，但是在可替換的實(shí)施方案中，單個(gè)多晶硅層可以被形成在電介質(zhì)層105上。
在形成圖2a結(jié)構(gòu)之后，例如，使用以上描述的工藝步驟去除多晶硅層104、122和電介質(zhì)層105，以產(chǎn)生溝槽113——如圖2b圖示的那樣。然后溝槽113被涂敷(coat)上高k柵極電介質(zhì)層115和金屬層116，以產(chǎn)生圖2c結(jié)構(gòu)。因?yàn)橄惹耙呀?jīng)描述了用于形成這些層的工藝步驟和材料，所以在此將不會(huì)進(jìn)行進(jìn)一步的敘述。
然后，金屬層116的部分被掩蔽，并且然后該層暴露的部分被去除(接著去除所有掩蔽材料)，以產(chǎn)生圖2d的結(jié)構(gòu)。在該結(jié)構(gòu)中，第一金屬層117被形成在高k柵極電介質(zhì)層115的第一部分118上，使得第一金屬層117覆蓋高k柵極電介質(zhì)層115的第一部分118，但是不覆蓋高k柵極電介質(zhì)層115的第二部分123。
然后，如圖2e圖示的那樣，第二金屬層120被形成在高k柵極電介質(zhì)115和第一金屬層117上。然后用可以輕易拋光的材料(例如，溝槽填充金屬121)填充溝槽113的剩余部分。如在2f中示出的那樣，除了溝槽填充金屬填充溝槽113的位置以外的溝槽填充金屬被去除。常規(guī)CMP操作可以被用來(lái)對(duì)溝槽填充金屬進(jìn)行回拋光。用于完成器件的工藝步驟被省略，因?yàn)閷?duì)于本領(lǐng)域中的技術(shù)人員來(lái)說(shuō)，它們是公知的。
在圖2a-2f表示的實(shí)施方案中，第一金屬層被形成在高k柵極電介質(zhì)層的第一部分上，接著在第一金屬層上和在高k柵極電介質(zhì)層的第二部分上形成第二金屬層。第一和第二金屬層為不同的傳導(dǎo)類型。如果第一金屬層117是n型，則第二金屬層120是p型。如果第一金屬層117是p型，則第二金屬層120是n型。在生成的器件中，P/N結(jié)124存在于第一金屬層117與第二金屬層120交會(huì)的位置。
在具有圖2f結(jié)構(gòu)的器件中，鄰近的溝槽(例如，圖1a-1f的溝槽114(在圖2f中未示出))可以具有方向相反的P/N結(jié)。在這種鄰近溝槽內(nèi)，第二金屬層120可以在圖2f中第一金屬層117接觸高k柵極電介質(zhì)層的位置接觸該電介質(zhì)層，而第一金屬層117可以在圖2f中第二金屬層120接觸高k柵極電介質(zhì)層的位置接觸該電介質(zhì)層。
雖然圖2a-2f的實(shí)施方案圖示用于形成具有P/N結(jié)的結(jié)構(gòu)的方法，但是其他實(shí)施方案可以形成不包括P/N結(jié)的器件。例如，在其他器件中，可以沿著溝槽113的整個(gè)寬度將它涂敷上在圖1f中示出的第一金屬層117和第二金屬層120的組合，而沿著溝槽114的整個(gè)寬度將它涂敷上在圖1f中示出的第二金屬層120。因此，本發(fā)明的方法不限于形成具有P/N結(jié)的器件。
圖3a-3b表示當(dāng)執(zhí)行本發(fā)明的方法的第二實(shí)施方案時(shí)可以形成的結(jié)構(gòu)的橫截面。在這個(gè)第二實(shí)施方案中，SOG材料被用來(lái)在蝕刻金屬層之前掩蔽金屬層。如在圖3a中示出的，SOG層125可以被形成在金屬層116上。SOG層125的第一部分126覆蓋高k柵極電介質(zhì)層115的第一部分118，而SOG層125的第二部分127覆蓋高k柵極電介質(zhì)層115的第二部分119。掩模128(例如，已圖形化的光致抗蝕劑層)覆蓋SOG層125的第一部分126。如本領(lǐng)域中的技術(shù)人員將會(huì)清楚的，可以使用常規(guī)工藝在金屬層116上沉積SOG層125并且產(chǎn)生掩模128。
然后，SOG層125的第二部分127被去除，而SOG層125的第一部分126被保留。常規(guī)SOG蝕刻工藝可以被用來(lái)去除第二部分127。該去除步驟暴露金屬層116的部分129。然后如圖3b圖示的那樣，金屬層116暴露的部分129被去除。在去除暴露的部分129、掩模128和SOG層125的第一部分126之后，生成與圖1d表示的相似的結(jié)構(gòu)。常規(guī)工藝步驟可以被用來(lái)去除暴露的部分129、掩模128和第一部分126。
至少因?yàn)橄旅娴睦碛桑景l(fā)明的方法中的將SOG材料應(yīng)用為掩蔽材料可以是有益的。這種SOG材料可以填充其他材料(例如，光致抗蝕劑)不能以令人滿意的方式填充的窄溝槽。另外，用于去除SOG材料的常規(guī)蝕刻工藝可以有效地去除這種材料而不會(huì)去除下面的金屬層的相當(dāng)大的部分。
圖4a-4b表示當(dāng)執(zhí)行圖3a-3b的實(shí)施方案以產(chǎn)生包括P/N結(jié)的器件時(shí)可以形成的結(jié)構(gòu)的橫截面。圖4a-4b相對(duì)圖3a-3b具有與圖2a-2f相對(duì)圖1a-1f具有的類似的方向。如在圖4a中示出的，SOG層125可以被形成在金屬層116上。掩模128覆蓋SOG層125的第一部分126。SOG層125的第二部分130被去除，同時(shí)SOG層125的第一部分126被保留，暴露金屬層116的部分131。然后如圖4b圖示的那樣，暴露的部分131被去除。在去除金屬層116暴露的部分131、掩模128和SOG層125的第一部分126之后，第二金屬層(與圖2e的第二金屬層120相似)可以被沉積到金屬層116的剩余部分和鄰近的高k柵極電介質(zhì)暴露的部分上，以產(chǎn)生與圖2e的結(jié)構(gòu)相似的結(jié)構(gòu)。雖然圖4a-4b圖示其中SOG掩蔽層被用來(lái)形成具有P/N結(jié)的器件的本發(fā)明的實(shí)施方案，但是這個(gè)實(shí)施方案不限于形成具有P/N結(jié)的器件。
雖然沒(méi)有被包括在以上描述的實(shí)施方案中，但是可以在形成第一金屬層之前，在高k柵極電介質(zhì)層上形成底層(underlayer)金屬。該底層金屬可以包括以上列出的金屬中的任何一種，可以使用先前描述的工藝步驟中的任何一個(gè)來(lái)形成，并且可以具有與高k柵極電介質(zhì)層基本上相同的厚度。底層金屬可以包括與用來(lái)制造第一和第二金屬層的那些不同的材料，或者可以包括與用來(lái)制造第一金屬層或第二金屬層的材料相同的材料。
如以上圖示的，本發(fā)明的方法使包括高k柵極電介質(zhì)層和金屬柵電極的CMOS器件產(chǎn)品能夠針對(duì)NMOS和PMOS晶體管兩者都具有合適的功函數(shù)。與其他類型的替換柵工藝相比，將這個(gè)方法集成到常規(guī)半導(dǎo)體生產(chǎn)工藝中沒(méi)有那么麻煩。因?yàn)檫@個(gè)方法在溝槽內(nèi)形成高k柵極電介質(zhì)層，所以不期望的該層的側(cè)面氧化可以被消除，或者至少被大大地減少。雖然以上描述的實(shí)施方案提供用于形成具有高k柵極電介質(zhì)層和金屬柵電極的CMOS器件的工藝的實(shí)施例，但是本發(fā)明不受限于這些特定的實(shí)施方案。
雖然以上描述已經(jīng)指出可以在本發(fā)明中使用的一些步驟和材料，但是本領(lǐng)域中的技術(shù)人員將理解，可以做出許多修改和替換。因此，所有這樣的修改、更改、替換和添加落入如所附的權(quán)利要求書定義的本發(fā)明的精神和范圍。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，包括在襯底上形成第一電介質(zhì)層；在所述第一電介質(zhì)層內(nèi)形成溝槽；在所述襯底上形成第二電介質(zhì)層，所述第二電介質(zhì)層包括第一部分和第二部分，所述第一部分在所述溝槽的底部形成；在所述第二電介質(zhì)層的所述第一部分上形成第一金屬層，所述第一金屬層覆蓋所述第二電介質(zhì)層的所述第一部分，但是不覆蓋所述第二電介質(zhì)層的所述第二部分；以及在所述第一金屬層上和在所述第二電介質(zhì)層的所述第二部分上形成第二金屬層，所述第二金屬層覆蓋所述第一金屬層，并且覆蓋所述第二電介質(zhì)層的所述第二部分。
2.如權(quán)利要求1所述的方法，其中所述第二電介質(zhì)層包括高k柵極電介質(zhì)層。
3.如權(quán)利要求2所述的方法，其中所述高k柵極電介質(zhì)層包括選自由氧化鉿、鉿硅氧化物、氧化鑭、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮酸鉛鋅組成的組的材料。
4.如權(quán)利要求1所述的方法，其中所述第一金屬層包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料，并且所述第二金屬層包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料。
5.如權(quán)利要求1所述的方法，其中所述第一金屬層包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料，并且所述第二金屬層包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料。
6.如權(quán)利要求1所述的方法，其中所述第一和第二金屬層每一層的厚度均在約25到約300埃之間，所述第一金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)，并且所述第二金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)。
7.如權(quán)利要求1所述的方法，其中所述第一和第二金屬層每一層的厚度均在約25到約300埃之間，所述第一金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)，并且所述第二金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)。
8.如權(quán)利要求1所述的方法，還包括在所述溝槽內(nèi)和在所述第二金屬層上形成填充金屬。
9.如權(quán)利要求1所述的方法，還包括在形成所述第一金屬層之前，在所述第二電介質(zhì)層上形成底層金屬。
10.如權(quán)利要求1所述的方法，還包括通過(guò)在所述第二電介質(zhì)層的所述第一和第二兩部分上形成金屬層，然后從所述電介質(zhì)層的所述第二部分去除所述金屬層來(lái)在所述第二電介質(zhì)層的所述第一部分上形成所述第一金屬層。
11.如權(quán)利要求10所述的方法，其中通過(guò)以下操作在所述第二電介質(zhì)層的所述第一部分上形成所述第一金屬層，所述操作包括在所述第二電介質(zhì)層的所述第一和第二兩部分上形成金屬層；在所述金屬層上形成旋涂玻璃層，所述旋涂玻璃層的第一部分覆蓋所述第二電介質(zhì)層的所述第一部分，并且所述旋涂玻璃層的第二部分覆蓋所述第二電介質(zhì)層的第二部分；去除所述旋涂玻璃層的所述第二部分，同時(shí)保留所述旋涂玻璃層的所述第一部分，暴露所述金屬層的部分；去除所述金屬層的所述暴露的部分，以產(chǎn)生所述第一金屬層，所述第一金屬層覆蓋所述第二電介質(zhì)層的所述第一部分，但是不覆蓋所述第二電介質(zhì)層的所述第二部分；然后去除所述旋涂玻璃層的所述第一部分。
12.一種用于制造半導(dǎo)體器件的方法，包括在襯底上形成第一電介質(zhì)層；在所述第一電介質(zhì)層內(nèi)形成溝槽；在所述襯底上形成高k柵極電介質(zhì)層，所述高k柵極電介質(zhì)層包括第一部分和第二部分，所述第一部分在所述溝槽的底部形成；在所述高k柵極電介質(zhì)層的所述第一和第二兩部分上形成金屬層；在所述金屬層上形成旋涂玻璃層，所述旋涂玻璃層的第一部分覆蓋所述高k柵極電介質(zhì)層的所述第一部分，并且所述旋涂玻璃層的第二部分覆蓋所述高k柵極電介質(zhì)層的第二部分；去除所述旋涂玻璃層的所述第二部分，同時(shí)保留所述旋涂玻璃層的所述第一部分，暴露所述金屬層的部分；去除所述金屬層的所述暴露的部分，以產(chǎn)生所述第一金屬層，所述第一金屬層覆蓋所述高k柵極電介質(zhì)層的所述第一部分，但是不覆蓋所述高k柵極電介質(zhì)層的所述第二部分；去除所述旋涂玻璃層的所述第一部分；以及在所述第一金屬層上和在所述高k柵極電介質(zhì)層的所述第二部分上形成第二金屬層，所述第二金屬層覆蓋所述第一金屬層，并且覆蓋所述高k柵極電介質(zhì)層的所述第二部分。
13.如權(quán)利要求12所述的方法，其中所述高k柵極電介質(zhì)層包括選自由氧化鉿、鉿硅氧化物、氧化鑭、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化釔、氧化鋁、鉛鈧鉭氧化物和鈮酸鉛鋅組成的組的材料。
14.如權(quán)利要求12所述的方法，其中所述第一和第二金屬層每一層的厚度均在約25到約300埃之間，所述第一金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)并且包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料，并且所述第二金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)并且包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料，并且所述方法還包括在所述溝槽內(nèi)和在所述第二金屬層上形成填充金屬。
15.如權(quán)利要求12所述的方法，其中所述第一和第二金屬層每一層的厚度均在約25到約300埃之間，所述第一金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)并且包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料，并且所述第二金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)并且包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料，并且所述方法還包括在所述溝槽內(nèi)和在所述第二金屬層上形成填充金屬。
16.一種用于制造半導(dǎo)體器件的方法，包括在襯底上形成第一電介質(zhì)層；在所述第一電介質(zhì)層內(nèi)形成溝槽；在所述襯底上形成高k柵極電介質(zhì)層，所述高k柵極電介質(zhì)層包括第一部分和第二部分，所述第一部分在所述溝槽的底部形成，所述高k柵極電介質(zhì)層包括選自由氧化鉿、氧化鋯和氧化鋁組成的組的材料；在所述高k柵極電介質(zhì)層的所述第一和第二兩部分上形成金屬層，所述金屬層的厚度在約25到約300埃之間；在所述金屬層上形成旋涂玻璃層，所述旋涂玻璃層的第一部分覆蓋所述高k柵極電介質(zhì)層的所述第一部分，并且所述旋涂玻璃層的第二部分覆蓋所述高k柵極電介質(zhì)層的第二部分；去除所述旋涂玻璃層的所述第二部分，同時(shí)保留所述旋涂玻璃層的所述第一部分，暴露所述金屬層的部分；去除所述金屬層的所述暴露的部分，以產(chǎn)生第一金屬層，所述第一金屬層覆蓋所述高k柵極電介質(zhì)層的所述第一部分，但是不覆蓋所述高k柵極電介質(zhì)層的所述第二部分；去除所述旋涂玻璃層的所述第一部分；以及在所述第一金屬層上和在所述高k柵極電介質(zhì)層的所述第二部分上形成第二金屬層，所述第二金屬層的厚度在約25到約300埃之間，并且覆蓋所述第一金屬層和所述高k柵極電介質(zhì)層的所述第二部分。
17.如權(quán)利要求16所述的方法，其中所述第一金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)并且包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料，并且所述第二金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)并且包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料。
18.如權(quán)利要求16所述的方法，其中所述第一金屬層具有在約4.9eV到約5.2eV之間的功函數(shù)并且包括選自由釕、鈀、鉑、鈷、鎳和傳導(dǎo)金屬氧化物組成的組的材料，并且所述第二金屬層具有在約3.9eV到約4.2eV之間的功函數(shù)并且包括選自由鉿、鋯、鈦、鉭、鋁和金屬碳化物組成的組的材料。
19.如權(quán)利要求16所述的方法，還包括在所述溝槽內(nèi)和在所述第二金屬層上形成填充金屬。
20.如權(quán)利要求19所述的方法，其中所述填充金屬包括選自由鎢、鋁、鈦和氮化鈦組成的組的材料。
全文摘要
描述了一種用于制造半導(dǎo)體器件的方法。該方法包括在襯底上形成第一電介質(zhì)層，然后在所述第一電介質(zhì)層內(nèi)形成溝槽。在襯底上形成第二電介質(zhì)層之后，在所述第二電介質(zhì)層的第一部分上的溝槽內(nèi)形成第一金屬層。然后在所述第一金屬層上和在所述第二電介質(zhì)層的第二部分上形成第二金屬層。
文檔編號(hào)H01L21/8238GK1947242SQ200580012568
公開日2007年4月11日 申請(qǐng)日期2005年3月31日 優(yōu)先權(quán)日2004年4月20日
發(fā)明者賈斯廷·布拉斯克, 杰克·卡瓦萊厄斯, 馬克·多克茨, 尤黛·沙赫, 克里斯·巴恩斯, 馬修·梅茨, 休曼·達(dá)塔, 安娜麗莎·卡佩爾拉尼, 羅伯特·趙 申請(qǐng)人:英特爾公司