專利名稱：具有增強(qiáng)遷移率的應(yīng)變溝道的非平面體晶體管及制造方法
具有增強(qiáng)遷移率的應(yīng)變溝道的 非平面體晶體管及制造方法
背景技術(shù)：
1. 發(fā)明領(lǐng)域
本發(fā)明涉及集成電路制造領(lǐng)域，更具體地說(shuō)，涉及應(yīng)變?cè)鰪?qiáng)遷 移率的非平面體晶體管的構(gòu)成及其制造方法。
2. 先有技術(shù)討論
現(xiàn)代集成電路，諸如微處理器，是由數(shù)億個(gè)耦合在一起的晶體 管構(gòu)成的。為了改善集成電路的性能和能力，已經(jīng)提出了一些新的 晶體管結(jié)構(gòu)。為了改善器件的性能，有人提出了非平面晶體管，諸 如三柵極晶體管。在

圖1A和1B中，圖解說(shuō)明三柵極晶體管100。圖 1A是三柵極晶體管100的俯視/側(cè)視圖的例圖，而圖1B是穿過(guò)三柵 極晶體管100的柵極截取的剖面圖的例圖。三柵極晶體管100包括硅 體102，硅體102具有一對(duì)側(cè)向相對(duì)的側(cè)壁103和頂面104。硅體102 形成在包括氧化層106的絕緣基片上，氧化層106本身形成在單晶硅 基片108上。柵極絕緣層110形成在硅體102的頂面104上和側(cè)壁103 上。柵極120形成在柵極絕緣層110上并包圍硅體102。 一對(duì)源極/ 漏極區(qū)域130形成在硅體102內(nèi)沿著柵極120的側(cè)向相對(duì)的側(cè)壁。晶 體管130可以說(shuō)是三柵極晶體管，因?yàn)樗举|(zhì)上具有3個(gè)柵極(G1,G2， G3), 3個(gè)柵極(G1， G2， G3)本質(zhì)上形成3個(gè)晶體管。三柵極晶體管100 在硅體102的一側(cè)103上具有第一柵極/晶體管，在硅體102的頂面 104上具有第二柵極/晶體管和在硅體102的第二側(cè)103上具有第三 柵極/晶體管。每一個(gè)晶體管都提供與硅體102的側(cè)面成正比的電流。 三柵極晶體管具有吸引力，因?yàn)樗鼈兊膯挝幻娣e的電流大，這提高 了器件的性能。
附圖的簡(jiǎn)短i兌明
圖1A表示標(biāo)準(zhǔn)三柵極晶體管的俯視圖； 圖1B表示標(biāo)準(zhǔn)三柵極晶體管的剖面圖2是按照本發(fā)明的實(shí)施例具有應(yīng)變誘生遷移率的三柵極體晶 體管的例圖3A-31圖解說(shuō)明按照本發(fā)明實(shí)施例形成具有應(yīng)變?cè)鰪?qiáng)遷移率 的三柵極體晶體管的方法；
圖4A-4C圖解說(shuō)明按照本發(fā)明實(shí)施例形成具有應(yīng)變?cè)鰪?qiáng)遷移率 的三柵極體晶體管的方法；以及
圖5圖解說(shuō)明硅塊、應(yīng)變硅鍺半導(dǎo)體主體和應(yīng)變硅覆蓋層的晶格。
發(fā)明的詳細(xì)說(shuō)明
本發(fā)明的實(shí)施例是具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面體晶體管及其 制造方法。在以下描述中，提出了許多具體細(xì)節(jié)以便對(duì)本發(fā)明提供 透徹的理解。為了避免不必要地使本發(fā)明模糊不清，在其他實(shí)例中， 對(duì)眾所周知的半導(dǎo)體處理和制造技術(shù)不再提出具體的細(xì)節(jié)。
本發(fā)明的實(shí)施例是具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面體晶體管及其 制造方法。本發(fā)明的實(shí)施例包括半導(dǎo)體主體，它使在半導(dǎo)體主體上 形成或包圍它的覆蓋層處于應(yīng)變之下。處于應(yīng)變下的覆蓋層增大器 件中載流子的遷移率，這增大了器件的電流，從而可以用來(lái)改善電 路速度。
圖2中圖解說(shuō)明具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面或三柵極體晶體 管200的示例。晶體管200形成在體半導(dǎo)體基片202上。在本發(fā)明的 實(shí)施例中，基片202是單晶硅基片。在半導(dǎo)體基片202中形成的是一 對(duì)彼此隔開(kāi)的隔離區(qū)204,諸如淺溝槽隔離(STI)區(qū)，所述隔離區(qū)限定 它們之間的基片的有源區(qū)206。但是，基片202不必是硅單晶基片而 可以是其它類型的基片，諸如(但不限于)鍺(Ge)、硅鍺(SixGey)、砷 化鎵(GaAs), InSb, GaP和GaSb。對(duì)于n型器件，有源區(qū)206 —般摻雜到lxlO"至1xl0"原子/cn^之間的p型導(dǎo)電級(jí)，而對(duì)于p型器件， 則摻雜至lxlO"與1xlO"原子/ci^之間的n型導(dǎo)電級(jí)。在本發(fā)明的其 他實(shí)施例中，有源區(qū)206可以是未摻雜的半導(dǎo)體、諸如本征或未摻 雜的硅單晶基片。
晶體管200具有在體基片202的有源基片區(qū)206上形成的半導(dǎo) 體主體208。半導(dǎo)體主體208具有頂面209和一對(duì)側(cè)向相對(duì)的側(cè)壁 211。頂面209和在半導(dǎo)體基片206上形成的底部表面相隔一個(gè)定義 體高度的距離。半導(dǎo)體主體208的側(cè)向相對(duì)的側(cè)壁211彼此隔開(kāi)定義 所述體寬度的距離。半導(dǎo)體主體208是單晶半導(dǎo)體薄膜。在本發(fā)明 的實(shí)施例中，半導(dǎo)體主體208是由不同于用于形成體基片202的半導(dǎo) 體的半導(dǎo)體材料形成。在本發(fā)明的實(shí)施例中，半導(dǎo)體主體208是由 具有不同于體半導(dǎo)體基片202的晶格常數(shù)或尺寸的單晶半導(dǎo)體形成 的，使得半導(dǎo)體主體208被置于應(yīng)變之下。在本發(fā)明的實(shí)施例中， 體半導(dǎo)體基片是單晶硅基片，而半導(dǎo)體主體208是單晶的硅-鍺合金。 在本發(fā)明的實(shí)施例中，硅鍺合金包括5-40°/。之間的鍺，而理想的是， 大約15-25%之間的鍺。
在本發(fā)明的實(shí)施例中，體半導(dǎo)體基片202是單晶硅基片，而半 導(dǎo)體主體208是硅碳合金。
在本發(fā)明的實(shí)施例中，這樣形成體半導(dǎo)體208,使得其厚度小于 半導(dǎo)體主體208的外表面將導(dǎo)致晶格弛豫的數(shù)量。在本發(fā)明的實(shí)施 例中，半導(dǎo)體主體208形成得其厚度在100-2000A之間，更具體地 說(shuō)，在200-IOOOA之間。在本發(fā)明的實(shí)施例中，半導(dǎo)體主體208的 厚度和高度大約相同。
在本發(fā)明的實(shí)施例中，半導(dǎo)體主體208的寬度是體208高度一 半至體208高度兩倍之間。在本發(fā)明的實(shí)施例中，對(duì)于n型半導(dǎo)體器 件，半導(dǎo)體主體208摻雜為濃度在1xl016至lxlO"原子/ci^之間的p 型導(dǎo)電性，而對(duì)于p半導(dǎo)體器件型，摻雜為濃度在lxlO"至1)(1019原 子/cii^之間的n型導(dǎo)電性。在本發(fā)明的實(shí)施例中，半導(dǎo)體主體208是 本征半導(dǎo)體，諸如未摻雜的或本征硅薄膜。
晶體管200包括在半導(dǎo)體主體208的側(cè)壁211上以及在半導(dǎo)體 主體208的頂面209上形成的半導(dǎo)體覆蓋層210。半導(dǎo)體覆蓋層210 是單晶半導(dǎo)體薄膜。在本發(fā)明的實(shí)施例中，半導(dǎo)體覆蓋層210是由 具有不同于半導(dǎo)體主體208的晶格常數(shù)的半導(dǎo)體材料形成的，使得 在覆蓋層中形成應(yīng)變。在本發(fā)明的實(shí)施例中，覆蓋層具有拉伸應(yīng)變。 拉伸應(yīng)變被認(rèn)為改善了電子的遷移率。在本發(fā)明的實(shí)施例中，覆蓋 層具有壓縮應(yīng)變。壓縮應(yīng)變被認(rèn)為改善了空穴的遷移率。在本發(fā)明 的實(shí)施例中，電流在覆蓋層210中在垂直于應(yīng)變的方向上流動(dòng)。在 本發(fā)明的實(shí)施例中，半導(dǎo)體主體208的側(cè)壁211上的覆蓋層210中的 應(yīng)變大于半導(dǎo)體主體208的頂面209上的覆蓋層210中的應(yīng)變。
在本發(fā)明的實(shí)施例中，半導(dǎo)體覆蓋層210是單晶硅薄膜。在本 發(fā)明的實(shí)施例中，覆蓋層210是在硅-鍺合金體208上形成的單晶硅 薄膜。在硅-鍺合金半導(dǎo)體主體208上形成的單晶硅薄膜將使單晶硅 薄膜具有拉應(yīng)力。在本發(fā)明的實(shí)施例中，覆蓋層210是在硅碳合金 半導(dǎo)體主體208上形成的單晶硅薄膜。在硅碳合金半導(dǎo)體主體208上 形成的單晶硅覆蓋層210將使單晶硅薄膜210具有壓應(yīng)力。
在本發(fā)明的實(shí)施例中，這樣形成半導(dǎo)體覆蓋層210,使得其厚度 小于使單晶薄膜的晶格弛豫的數(shù)量。在本發(fā)明的實(shí)施例中，這樣形 成半導(dǎo)體覆蓋層210,使得其厚度在50-300A之間。在本發(fā)明的實(shí)施 例中，半導(dǎo)體主體208側(cè)壁211上的覆蓋層的厚度與半導(dǎo)體主體208 的頂面209上的覆蓋層210的厚度相同，如在圖2圖解說(shuō)明的。在本 發(fā)明的實(shí)施例中，這樣形成半導(dǎo)體覆蓋層210,使得半導(dǎo)體主體208 頂面上的厚度大于側(cè)壁211上的厚度，例如，在圖4C中所表示的。
晶體管200包括柵極絕緣層212。在形成于半導(dǎo)體主體208的側(cè) 壁211上的覆蓋層210上形成柵極絕緣層212,并在形成于半導(dǎo)體主 體208的頂面209上的半導(dǎo)體覆蓋層210上形成柵極絕緣層212。柵 極絕緣層210可以是任何眾所周知的柵極絕緣層。在本發(fā)明的實(shí)施
例中，柵極絕緣層是二氧化硅(S i 02)、氮氧化硅(S i 0xNy)或氮化硅(S i 3N4) 絕緣層。在本發(fā)明的實(shí)施例中，柵極絕緣層212是氮氧化硅薄膜， 其厚度在5-20人之間。在本發(fā)明的實(shí)施例中，柵極絕緣層212是高K 柵極絕緣層，諸如金屬氧化物電介質(zhì)，諸如(但不限于)五氧化鉭 (Ta205)、氧化鈦(Ti02)、氧化鉿(HfO)和氧化鋯(ZrO)。但是，柵極絕 緣層212可以是其它類型的高K電介質(zhì)，諸如(但不限于)PZT和BST。 晶體管200包括柵極214。在柵極絕緣層212上并圍繞它形成柵 極214，如圖2所示。在形成于半導(dǎo)體主體208的側(cè)壁211上的覆蓋 層210上形成的柵極絕緣層212上及其附近形成柵極214，并且在形 成于半導(dǎo)體主體208的頂面209上的覆蓋層210上形成的柵極絕緣層 212上形成柵極214,并且在形成于柵極電極208的側(cè)壁211上的覆 蓋層210上形成的4冊(cè)極絕纟彖層212上或其附近形成4冊(cè)極214,如圖2 所示。柵極214具有一對(duì)側(cè)向相對(duì)的側(cè)壁216,所述一對(duì)側(cè)向相對(duì)的 側(cè)壁216隔開(kāi)定義晶體管200的柵極長(zhǎng)度(Lg)的距離。在本發(fā)明的實(shí) 施例中，4冊(cè)極214的側(cè)向相對(duì)的側(cè)壁216在垂直于半導(dǎo)體主體208的 側(cè)向相對(duì)的側(cè)壁211的方向延伸。柵極214可以由任何適當(dāng)?shù)臇艠O材 料形成。在本發(fā)明的實(shí)施例中，柵極214包括摻雜至濃度在lxl()"至 lxlO"原子/cn^之間的多晶硅薄膜。對(duì)于n型器件，柵極214可以摻 雜為n型導(dǎo)電性，而對(duì)于p型器件，摻雜為p型導(dǎo)電性。在本發(fā)明 的實(shí)施例中，柵極可以是金屬柵極。在本發(fā)明的實(shí)施例中，柵極214 由金屬薄膜形成，所述金屬薄膜具有適合于(tailored for)n型器件 的逸出功，諸如3. 9電子伏至4. 2電子伏之間的逸出功。在本發(fā)明的 實(shí)施例中，柵極214由金屬薄膜形成，所述金屬薄膜具有適合于 (tailored for) p型器件的逸出功，諸如4. 9電子伏至5. 2電子伏之 間的逸出功。在本發(fā)明的實(shí)施例中，柵極214由具有4.6至4. 8電子 伏之間的中間能階(midgap)逸出功的材料形成。中間能階逸出功對(duì)當(dāng) 半導(dǎo)體主體20S和覆蓋層210是本征半導(dǎo)體薄膜時(shí)的應(yīng)用是理想的。 下面將指出，柵極214不必是單一材料的，可以是薄膜組合堆疊，
諸如(但不限于)多晶硅/金屬電極或金屬多晶硅電極。
晶體管200具有一對(duì)在半導(dǎo)體主體208上以及在柵極214的側(cè) 向相對(duì)的側(cè)壁216的相對(duì)的兩側(cè)上的覆蓋層上形成的源極/漏極區(qū) 域，如圖2所示。當(dāng)形成n型器件時(shí)，源極/漏極區(qū)域218摻雜為n 型導(dǎo)電性，而當(dāng)形成p型器件時(shí)，摻雜為p型導(dǎo)電性。在本發(fā)明的 實(shí)施例中，源極/漏極區(qū)域具有l(wèi)xlO"至1xlO"原子/cr^之間的摻雜 濃度。源極/漏極區(qū)域218可以由均勻的濃度形成，或者可以包括不 同濃度的或不同摻雜分布的子區(qū)域，諸如觸點(diǎn)(tip)區(qū)域(例如，源極 /漏極擴(kuò)展)。在本發(fā)明的實(shí)施例中，當(dāng)晶體管200是對(duì)稱的晶體管時(shí)， 源極和漏極區(qū)域?qū)⒕哂邢嗤膿诫s濃度分布。在本發(fā)明的實(shí)施例中， 晶體管200是不對(duì)稱晶體管，源極區(qū)域和漏極區(qū)域可以改變，以便 獲得特定的電氣特性。
半導(dǎo)體主體208和覆蓋層210的位于源極/漏極區(qū)域216之間并 且在柵極214之下的所述部分形成晶體管的溝道區(qū)域。所述溝道區(qū) 域也可以定義為半導(dǎo)體主體208和覆蓋層21G的被柵極214包圍的區(qū) 域。源極/漏極區(qū)域一般通過(guò)例如擴(kuò)散略微擴(kuò)展到柵極下面，以便形 成略^敬小于柵極長(zhǎng)度(Lg)的溝道區(qū)域。當(dāng)晶體管300"導(dǎo)通"時(shí)，在器 件的溝道區(qū)域中形成反型層，所述反型層形成導(dǎo)電溝道，使電流能 夠在源極/漏極區(qū)域340之間流動(dòng)。在半導(dǎo)體主體208的側(cè)壁211上 的覆蓋層表面上以及在半導(dǎo)體主體208的頂面209上的覆蓋層的表面 上形成反型層或?qū)щ姕系馈?br> 通過(guò)提供在3個(gè)側(cè)面上包圍半導(dǎo)體主體208和覆蓋層210的柵 極絕緣層212和柵極214,所述非平面晶體管具有以下特征所述非 平面晶體管具有3個(gè)溝道和3個(gè)柵極，其中一個(gè)柵極(G1)延伸在半導(dǎo) 體主體208的一個(gè)側(cè)面211上的源極/漏極區(qū)域之間，第二柵極(G2) 延伸在半導(dǎo)體主體208的頂面209上的源極/漏極區(qū)域之間，而第三 柵極(G3)延伸在半導(dǎo)體主體208的側(cè)壁211上的源極/漏極區(qū)域之間。 晶體管200的柵極的"寬度"(Gw)是3個(gè)溝道區(qū)域的和。就是說(shuō)，晶體管200的柵極寬度等于半導(dǎo)體主體208的高度加上側(cè)壁211的頂面上 覆蓋層的厚度、加上半導(dǎo)體主體208的寬度、加上半導(dǎo)體主體的兩 側(cè)211中的每一側(cè)上覆蓋層的厚度、加上半導(dǎo)體主體208的頂面209 上覆蓋層210的厚度。可以利用由單個(gè)柵極包圍的多個(gè)半導(dǎo)體主體208 和覆蓋層獲得"寬度"較大的晶體管，諸如在圖31中圖解說(shuō)明的。
盡管在圖2中圖解說(shuō)明了三柵極晶體管200,但是本發(fā)明同樣地 可以應(yīng)用于其它非平面晶體管。例如，本發(fā)明可以應(yīng)用于"finfet"或 雙柵極晶體管或僅僅在半導(dǎo)體主體的相對(duì)的兩側(cè)上形成兩個(gè)柵極。 另外，本發(fā)明可應(yīng)用于"omega"柵極或環(huán)繞柵極器件，其中柵極環(huán)繞 半導(dǎo)體主體以及在半導(dǎo)體主體的一部分的下面。可以通過(guò)包括在半
導(dǎo)體主體208上形成的覆蓋層210來(lái)改善"finfet"器件和"omega"器 件的性能，并以此增強(qiáng)器件內(nèi)載流子的遷移率。下面將指出，非平 面器件是一種這樣的器件，當(dāng)"導(dǎo)通"時(shí)，在垂直于基片平面的方向上 形式導(dǎo)電溝道或?qū)щ姕系赖囊徊糠?。非平面晶體管也可以是一種這 樣的器件，其中既在水平方向又在垂直方向形成導(dǎo)電溝道區(qū)域。
圖3A-31圖解說(shuō)明按照本發(fā)明實(shí)施例的具有應(yīng)變?cè)鰪?qiáng)遷移率的 非平面體晶體管的形成方法。首先，如圖3A所示，提供半導(dǎo)體基片
300。在本發(fā)明的實(shí)施例中，半導(dǎo)體基片300是單晶硅基片?；?00 不必是硅基片，而可以是其它類型的基片，諸如硅鍺基片、鍺基片、 硅鍺合金、砷化鎵、InSb和GaP。在本發(fā)明的實(shí)施例中，半導(dǎo)體基片 300是本征(亦即，未摻雜的)硅基片。在本發(fā)明的其他實(shí)施例中，半 導(dǎo)體基片300摻雜至濃度在lxlO"至lxlO"原子/cn^之間的p型導(dǎo)電 性或n型導(dǎo)電性。接著，在基片300上形成具有掩模部分302的掩模， 所述掩模部分302用于形成各隔離區(qū)，如圖3A所示。在本發(fā)明的實(shí) 施例中，所述掩模是抗氧化掩模。在本發(fā)明的實(shí)施例中，掩模部分302 包括薄的襯墊氧化層304和較厚的氮化硅或抗氧化層306。掩模部分 302在基片300限定要在其中形成晶體管體的有源區(qū)308。掩模部分 302可以通過(guò)淀積襯墊氧化層，然后在基片300上面形成襯墊氮化
層而形成。接著，使用眾所周知的光刻法技術(shù)，對(duì)要在其中形成掩
模部分302的位置上面的光刻膠掩模層進(jìn)行遮蔽、曝光和顯影。然 后與所形成的光刻膠掩模對(duì)準(zhǔn)，蝕刻氮化物薄膜306和襯墊氧化層 304,以便形成掩^t部分302，如圖3A所示。
在本發(fā)明的實(shí)施例中，掩模部分302具有寬度(W1)，寬度(W1) 是最小寬度或最小特征尺寸(亦即，關(guān)鍵尺寸(CD)),可以在制造晶體 管時(shí)利用光刻法來(lái)形成寬度(W1)。另外，在本發(fā)明的實(shí)施例中，各掩 模部分302彼此隔開(kāi)距離Dl,距離Dl是在制造過(guò)程中可以利用光刻 法限定的最小距離。就是說(shuō)，掩模部分302具有可以是可靠的并能 利用制造晶體管用的光刻法處理達(dá)到的最小尺寸并彼此隔開(kāi)最小尺 寸(亦即，關(guān)鍵尺寸)。這樣，將掩模部分302定義為具有能夠利用制 造晶體管用的光刻工藝過(guò)程實(shí)現(xiàn)的最小尺寸和最大密度。
在本發(fā)明的實(shí)施例中，掩模部分302具有厚度(Tl),所述厚度(Tl) 等于或大于隨后形成的半導(dǎo)體主體所要求的厚度或高度。
接著，如圖3B所示，以與掩模部分302的外邊緣對(duì)齊的方式蝕 刻半導(dǎo)體300的各曝露部分，以便形成溝槽開(kāi)口 310。將所述溝槽開(kāi) 口蝕刻到足以將相鄰的晶體管彼此隔離的深度。
接著，如圖3C所示，用絕緣層312填充溝槽，以便在基片300 中形成淺溝槽隔離(STI)區(qū)域312。在本發(fā)明的實(shí)施例中，所述絕緣 層是通過(guò)首先在溝槽310的側(cè)壁底部生長(zhǎng)薄的襯墊氧化物而形成的。 接著，例如，通過(guò)利用高密度等離子體(HDP)化學(xué)氣相淀積處理，在 襯墊氧化物上面覆蓋淀積氧化物絕緣層，來(lái)填充溝槽312。還將在掩 模部分302的頂部上形成填充絕緣層。然后可以通過(guò)例如化學(xué)機(jī)械 拋光從掩模部分302的頂部除去填充絕緣層。繼續(xù)所述化學(xué)機(jī)械拋 光處理直到掩模部分302的頂面露出，使淺槽隔離區(qū)312的頂面基本 上與掩模部分302的頂面同平面為止，如圖3C所示。
盡管淺槽隔離區(qū)用于本發(fā)明是理想的，但是也可以利用其它眾 所周知的隔離區(qū)和技術(shù)，諸如硅的局部氧化(LOCOS)或凹槽LOCOS。
接著，如圖3D所示，從基片300除去掩模部分302,以便形成 半導(dǎo)體主體開(kāi)口 314。首先，利用蝕刻劑除去氮化硅部分306,所述 蝕刻劑把抗氧化部分或氮化硅部分306蝕刻掉，而基本上不蝕刻隔 離區(qū)312。除去氮化硅部分306之后，除去村墊氧化物部分304。例 如，可以利用包括氟氬酸(HF)的濕蝕刻劑除去襯墊氧化物部分304。 除去掩模部分302形成具有基本上垂直的側(cè)壁的半導(dǎo)體主體開(kāi)口或 溝槽314。所述垂直側(cè)壁使半導(dǎo)體主體能夠在溝槽內(nèi)生長(zhǎng)，并限于其 中，以便能夠形成帶有幾乎垂直的側(cè)壁的半導(dǎo)體主體。
接著，如圖3E所示，在開(kāi)口 314中形成半導(dǎo)體主體薄膜316, 如圖3E所示。在本發(fā)明的實(shí)施例中，半導(dǎo)體主體薄膜316是外延半 導(dǎo)體薄膜。在本發(fā)明的實(shí)施例中，當(dāng)需要應(yīng)變?cè)鰪?qiáng)半導(dǎo)體器件時(shí)， 由單晶半導(dǎo)體薄膜形成半導(dǎo)體薄膜，所述單晶半導(dǎo)體薄膜具有與在
其上生長(zhǎng)該單晶半導(dǎo)體薄膜的底層半導(dǎo)體基片的不同的晶格常數(shù)或 不同的晶格尺寸，使得所述半導(dǎo)體薄膜處于應(yīng)變下。在本發(fā)明的實(shí) 施例中，單晶硅薄膜316具有比底層半導(dǎo)體基片300大的晶格常數(shù)或 晶格尺寸。在本發(fā)明的實(shí)施例中，單晶半導(dǎo)體薄膜316具有比底層 半導(dǎo)體基片300小的晶格尺寸或常數(shù)。
在本發(fā)明的實(shí)施例中，半導(dǎo)體薄膜316是在硅單晶基片300上 選擇性地生長(zhǎng)的外延硅鍺合金薄膜?？梢岳冒ǘ裙柰?DCS)、 H2、鍺烷(GeH》和HCI的淀積氣體選擇性地在外延反應(yīng)器中生長(zhǎng)硅鍺 合金。在本發(fā)明的實(shí)施例中，硅鍺合金包括5-40%之間的鍺，而理想 的是15-25%之間的鍺。在本發(fā)明的實(shí)施例中，外延半導(dǎo)體薄膜316 是在硅基片300上形成的單晶硅碳合金。把單晶半導(dǎo)體薄膜316淀積 至半導(dǎo)體主體的厚度所要求的厚度。在本發(fā)明的實(shí)施例中，把單晶 半導(dǎo)體薄膜316生長(zhǎng)或淀積至小于隔離區(qū)312頂面的高度的厚度。這 樣，隔離區(qū)312限定溝槽內(nèi)的半導(dǎo)體薄膜316,使得形成帶有幾乎垂 直側(cè)壁的半導(dǎo)體薄膜。作為另一方案，可以在基片300上面覆蓋淀 積包括溝槽314內(nèi)和隔離區(qū)312頂部上的半導(dǎo)體薄膜316,然后對(duì)其
進(jìn)行深拋光(polish back),以便從隔離區(qū)頂部除去半導(dǎo)體薄膜316, 只剩下在溝槽314內(nèi)的半導(dǎo)體薄膜316，如圖3E所示。
在本發(fā)明的實(shí)施例中，半導(dǎo)體薄膜316是未摻雜的或本征半導(dǎo) 體薄膜。在本發(fā)明的實(shí)施例中，制造p型器件時(shí)，把半導(dǎo)體薄膜316 摻雜至濃度在1xlO"至lxlO"原子/cn^之間的n型導(dǎo)電性。在本發(fā)明 的實(shí)施例中，制造n型器件時(shí)，把半導(dǎo)體薄膜316摻雜至濃度在lx1016 至lxlO"原子/cn^之間的p型導(dǎo)電性?？梢栽?原位"處理中的淀積過(guò) 程中通過(guò)在淀積處理氣體混合物中包括摻雜劑氣體來(lái)對(duì)半導(dǎo)體薄膜 316進(jìn)行摻雜。作為另一方案，可以隨后通過(guò)例如離子注入或熱擴(kuò)散 來(lái)對(duì)半導(dǎo)體薄膜316進(jìn)行摻雜，以便形成摻雜半導(dǎo)體薄膜316。
接著，深蝕刻隔離區(qū)312或使之凹進(jìn)，以便暴露半導(dǎo)體薄膜316 的側(cè)壁320，并以此形成半導(dǎo)體主體318,如圖3F所示。半導(dǎo)體主體 318具有幾乎垂直的側(cè)壁320，因?yàn)樵诘矸e過(guò)程中半導(dǎo)體薄膜316側(cè) 向被隔離區(qū)312限制。利用不明顯蝕刻半導(dǎo)體薄膜316的蝕刻劑深蝕 刻隔離區(qū)312。當(dāng)半導(dǎo)體薄膜316是硅或硅合金時(shí)，可以利用包括HF 的濕蝕刻劑使隔離區(qū)312凹進(jìn)。在本發(fā)明的實(shí)施例中，深蝕刻隔離 區(qū)至這樣一個(gè)水平，使得它們基本上與在半導(dǎo)體基片300上形成的 有源區(qū)308的頂面同平面，如圖3F所示。
接著，如圖3G所示，在半導(dǎo)體主體318的頂面319和側(cè)壁320 上形成半導(dǎo)體覆蓋層322。半導(dǎo)體覆蓋層322是單晶半導(dǎo)體薄膜。在 本發(fā)明的實(shí)施例中，半導(dǎo)體覆蓋層322是由具有不同于半導(dǎo)體主體318 的晶格常數(shù)或尺寸的材料形成的。在本發(fā)明的實(shí)施例中，半導(dǎo)體覆 蓋層322是單晶硅薄膜。在本發(fā)明的實(shí)施例中，半導(dǎo)體覆蓋層322是 在硅鍺合金體318上形成的單晶硅薄膜。在本發(fā)明的實(shí)施例中，半 導(dǎo)體覆蓋層322是在硅碳合金半導(dǎo)體主體318上形成的單晶硅薄膜。 可以利用包括DCS、 HCI和H2的處理氣體選擇性地在外延淀積反應(yīng)器 中淀積單晶硅覆蓋層322。在本發(fā)明的實(shí)施例中，這樣形成半導(dǎo)體覆 蓋層322,使得其厚度小于在半導(dǎo)體覆蓋層322內(nèi)導(dǎo)致顯著弛豫的數(shù)
量。在本發(fā)明的實(shí)施例中，這樣形成半導(dǎo)體覆蓋層322,使得其厚度
在晶體管"導(dǎo)通"時(shí)足以在覆蓋層內(nèi)形成整個(gè)反型層。在本發(fā)明的實(shí)施
例中，這樣形成半導(dǎo)體覆蓋層322,使得其厚度在50-300A之間。在 本發(fā)明的實(shí)施例中，半導(dǎo)體覆蓋層322是未摻雜的或本征半導(dǎo)體薄 膜。在本發(fā)明的實(shí)施例中，在形成p型器件時(shí)把半導(dǎo)體覆蓋層322摻 雜成lxlO"至lxlO"原子/ci^之間的n型導(dǎo)電性，而當(dāng)形成n型器件 時(shí)，摻雜至lxlO"至lxlO"原子/cn^之間的p型導(dǎo)電性。在本發(fā)明的 實(shí)施例中，半導(dǎo)體覆蓋層322在原位淀積處理中摻雜。作為另一方 案，可以通過(guò)其它眾所周知的技術(shù)，諸如通過(guò)離子注入或固態(tài)源擴(kuò) 散來(lái)對(duì)覆蓋層322進(jìn)行摻雜。
接著，如圖3H所示，在形成于半導(dǎo)體主體318的側(cè)壁320上的 覆蓋層322上形成柵極絕緣薄膜324，并且在形成于半導(dǎo)體主體318 的頂面319上覆蓋層322上形成柵極絕緣薄膜324,如圖3H所示。 在本發(fā)明的實(shí)施例中，柵極絕緣層324是生長(zhǎng)柵極絕緣層，諸如(但 不限于)二氧化硅層、氮氧化硅層或它們的組合?？梢岳帽娝苤?的干/濕氧化處理在半導(dǎo)體覆蓋層上生長(zhǎng)氧化硅或氮氧化硅層。當(dāng)生 長(zhǎng)柵極絕緣層324時(shí)，將僅僅在包含諸如覆蓋層322等區(qū)域的半導(dǎo)體 上而不在隔離區(qū)312上形成柵極絕緣層324。作為另一方案，柵極絕 緣層324可以是淀積絕緣層。在本發(fā)明的實(shí)施例中，柵極絕緣層324 是高K柵極絕緣層，諸如金屬氧化物絕緣層，諸如(但不限于)氧化 鉿、氧化鋯、氧化鉭和氧化鈦。可以通過(guò)眾所周知的技術(shù)(諸如化學(xué) 氣相淀積或賊射淀積)淀積高K氧化物絕緣層。當(dāng)?shù)矸e柵極絕緣層324 時(shí)，還將在隔離區(qū)312上形成柵極絕緣層324。
接著，如圖3H所示，在基片300上面覆蓋淀積柵極材料326, 使得柵極材料326淀積在柵極絕緣層324上并圍繞柵極絕緣層324。 就是說(shuō)，在形成于半導(dǎo)體主體318的頂面上的覆蓋層322上形成的柵 極絕緣層324上淀積所述柵極材料，并且在形成于半導(dǎo)體主體318的 側(cè)壁320上的覆蓋層322上或其附近形成所述柵極材料。在本發(fā)明的實(shí)施例中，柵極材料326是多晶硅。在本發(fā)明的實(shí)施例中，柵極材 料326是金屬薄膜。在本發(fā)明的實(shí)施例中，柵極材料326是具有適合 于n型器件的逸出功的金屬薄膜，而在本發(fā)明的實(shí)施例中，柵極材 料是具有適合于P型器件的逸出功的金屬薄膜。這樣形成柵極材料 326，使得其厚度足以完全覆蓋或包圍半導(dǎo)體主體318、覆蓋層322 和柵極絕緣層324,如圖3H所示。
接著，如圖31所示，通過(guò)眾所周知的技術(shù)使柵極材料326和柵 極絕緣層324具有圖案，以便形成柵極電極330和柵極絕緣層328。 可以利用眾所周知光刻法和蝕刻技術(shù)使柵極材料326和柵極絕緣層 324具有圖案。柵極電極330具有一對(duì)側(cè)向相對(duì)的側(cè)壁332,它們定 義所述器件的柵極長(zhǎng)度。在本發(fā)明的實(shí)施例中，側(cè)向相對(duì)的側(cè)壁332 在垂直于半導(dǎo)體主體318的方向上延伸。盡管圖中示出用于形成柵 極電極330的腐蝕法，但是其它眾所周知的技術(shù)，諸如置換柵極處 理都可以用來(lái)形成柵極電極330。
接著，還如圖31所示，在柵極電極330的相對(duì)的兩側(cè)，在覆蓋 層332和半導(dǎo)體主體318中形成一對(duì)源極/漏極區(qū)域340。形成n型 器件時(shí)，可以把源極/漏極區(qū)域形成為具有l(wèi)xlO"至1xl0"原子/cm3 之間濃度的n型導(dǎo)電性。在本發(fā)明的實(shí)施例中，形成p型器件時(shí)， 可以把源極/漏極區(qū)域形成為具有l(wèi)xlO"至lxlO"原子/c^之間濃度 的p型導(dǎo)電性。任何眾所周知的技術(shù)，諸如離子注入或熱擴(kuò)散，都 可以用來(lái)形成源極/漏極區(qū)域。 -使用離子注入時(shí)，柵極電極可以用來(lái) 把晶體管的溝道區(qū)域與離子注入處理隔開(kāi)，從而使源極/漏極區(qū)域340 與柵極電極330自對(duì)準(zhǔn)。另外，必要時(shí)源極/漏極區(qū)域可以包括子區(qū) 域，諸如源極/漏極擴(kuò)展和源極/漏極觸點(diǎn)區(qū)域。包括墊片形成的眾 所周知的工藝過(guò)程可以用來(lái)形成所述子區(qū)域。另外，必要時(shí)可以在 源極/漏極區(qū)域340上和在柵極電極330的頂部上形成硅化物，以便 進(jìn)一步減小電接觸電阻。這便完成了具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面 體晶體管的制造。
眾所周知的"后端"技術(shù)可以用來(lái)形成金屬觸點(diǎn)、金屬化層和夾
層介質(zhì)，以便使不同的晶體管互聯(lián)在一起，變成功能集成電路，諸 如微處理器。
本發(fā)明寶貴的方面是覆蓋層增大了晶體管的柵極寬度。這樣， 可以用最小特征尺寸和間隔來(lái)形成半導(dǎo)體主體，然后可以在按最小 尺寸限定的半導(dǎo)體主體上并圍繞它形成覆蓋層，以便增大器件的柵 極寬度。這增大了器件的單位面積的電流，改善器件的性能。在按 最小尺寸限定和隔開(kāi)的特征上形成覆蓋層把按最小尺寸彼此隔開(kāi)的 所述主體之間的距離減小到小于所述關(guān)鍵尺寸或者小于利用用來(lái)形 成所述器件的光刻工藝過(guò)程可實(shí)現(xiàn)的尺寸。這樣，覆蓋層的形成使 每一個(gè)半導(dǎo)體主體能夠?qū)崿F(xiàn)較大的柵極寬度，同時(shí)仍舊利用所述最
小關(guān)鍵尺寸(CD)和間隔來(lái)限定所述主體。利用覆蓋層來(lái)增大柵極寬度 即使在不要求或要求應(yīng)力增強(qiáng)遷移率的用途上也是寶貴的。本發(fā)明 的實(shí)施例本身包括這樣的用途，例如，其中在以最小尺寸彼此隔開(kāi) 的硅主體上形成硅覆蓋層，以便增大所制造的晶體管的柵極寬度。 另外，使用覆蓋層來(lái)增禾單位面積的柵極寬度在非體器件中，諸如 在絕緣的基片(諸如在絕緣體基外延硅(SOI)基片)上形成的三柵極或 非平面器件中也是有用的。
在本發(fā)明各實(shí)施例中，半導(dǎo)體薄膜的堆疊(亦即，體半導(dǎo)體300、 半導(dǎo)體主體318和覆蓋層322)是設(shè)計(jì)來(lái)在覆蓋層322中產(chǎn)生高應(yīng)變 的，這使載流子遷移率激烈增大。圖5圖解說(shuō)明塊硅單晶硅基片、 硅鍺合金半導(dǎo)體主體320和硅覆蓋層322如何可以在硅覆蓋層322中 產(chǎn)生高的拉應(yīng)力。當(dāng)在單晶基片300 (圖3E)上生長(zhǎng)外延硅鍺合金薄膜 316時(shí)，硅鍺薄膜318的平行于硅單晶基片300的表面的平面502的 晶格常數(shù)與體硅基片300的硅晶格匹配。由于硅鍺外延薄膜316的四 邊形畸變的緣故，硅鍺合金316的垂直于硅基片表面的平面504的晶 格常數(shù)大于與硅基片300平行的平面502。 一旦使隔離區(qū)312凹進(jìn)(圖 3F)以便形成硅鍺體318，頂部319上的硅鍺晶格將膨脹，而兩側(cè)上
的晶格常數(shù)將由于自由表面的存在而收縮。 一般，硅鍺合金318的 側(cè)壁320上的晶格常數(shù)將大于硅鍺合金的頂面319上的晶格常數(shù)，這 將大于硅單晶基片上硅鍺合金的晶格常數(shù)。當(dāng)在應(yīng)變硅鍺合金(圖3G) 上生長(zhǎng)硅覆蓋層322時(shí)，硅鍺合金318將把它的延長(zhǎng)的垂直晶胞尺寸 504強(qiáng)制加在硅覆蓋層322已經(jīng)較小的晶胞尺寸上，在SiGe主體318 的側(cè)壁上產(chǎn)生正交的應(yīng)變硅覆蓋層322。因而，在硅鍺合金的側(cè)壁322 上形成的硅覆蓋層將呈現(xiàn)相當(dāng)大的拉伸應(yīng)變和在硅鍺合金的頂面319 上較低的但是顯著的拉伸應(yīng)變。在硅覆蓋層322產(chǎn)生的應(yīng)變是在垂 直于流入器件的電流的方向上的。
圖4A-4C圖解說(shuō)明形成具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面體晶體管 的方法，其中這樣形成覆蓋層，使得在半導(dǎo)體主體的頂面上比在側(cè) 壁上厚。如在圖4A圖解說(shuō)明的，在隔離區(qū)312之間生長(zhǎng)半導(dǎo)體主體 薄膜316,如參照?qǐng)D3E所描述的。但是，在所述實(shí)施例中，在使隔 離區(qū)312凹陷之前在半導(dǎo)體主體316上生長(zhǎng)覆蓋層的第一部分410。 在本發(fā)明的實(shí)施例中，形成比半導(dǎo)體主體318所需的厚的氮化硅層 306,以便提供附加的空間，使得能夠在溝槽310內(nèi)生長(zhǎng)半導(dǎo)體覆蓋 層的第一部分410。這樣，可以把覆蓋層410的第一部分限制在隔離 區(qū)312內(nèi)。形成覆蓋層的第一部分410之后，使隔離區(qū)312凹進(jìn)，如 上面所描述的，以便形成具有在頂面上形成的覆蓋層410的半導(dǎo)體 主體318,如圖4B所示。接著，如圖4C所示，在半導(dǎo)體主體318的 側(cè)壁320上并且在形成于半導(dǎo)體主體320的頂面319上的覆蓋層的第 一部分410上生長(zhǎng)所述覆蓋層的第二部分412。在本發(fā)明的實(shí)施例中， 這樣形成半導(dǎo)體覆蓋層410，使得其厚度基本上等于覆蓋層412的第 二部分的厚度。這樣，當(dāng)形成基本上正方形的半導(dǎo)體主體318時(shí)， 半導(dǎo)體主體318加上覆蓋層將仍舊提供一個(gè)基本上正方形的覆蓋體。 接著，如在圖3H和31圖解說(shuō)明的，可以繼續(xù)進(jìn)行處理，以便完成具 有應(yīng)變?cè)鰪?qiáng)遷移率的非平面體晶體管的制造。
權(quán)利要求
1.一種半導(dǎo)體器件包括半導(dǎo)體基片上的半導(dǎo)體主體，所述半導(dǎo)體主體具有頂面和側(cè)向相對(duì)的側(cè)壁；半導(dǎo)體覆蓋層，它形成在所述半導(dǎo)體主體的所述頂面上和所述側(cè)壁上；柵極絕緣層，它形成在所述半導(dǎo)體主體的所述頂面和所述側(cè)壁上的所述半導(dǎo)體覆蓋層上；柵極電極，它具有在所述柵極絕緣層上并圍繞所述柵極絕緣層而形成的一對(duì)側(cè)向相對(duì)的側(cè)壁；以及在所述柵極電極的相對(duì)的兩側(cè)上，在所述半導(dǎo)體主體內(nèi)形成的一對(duì)源極/漏極區(qū)域。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體覆蓋層具有 拉應(yīng)力。
3. 如權(quán)利要求2所述的半導(dǎo)體器件，其中所述半導(dǎo)體覆蓋層在所 述半導(dǎo)體主體的所述側(cè)壁上具有比在所述半導(dǎo)體主體的所述頂面上大 的4立應(yīng)力。
4. 如權(quán)利要求2所述的半導(dǎo)體器件，其中所述源極/漏極區(qū)域具 有n型導(dǎo)電性。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體基片是硅基 片，其中所述半導(dǎo)體主體是硅鍺合金，并且其中所述半導(dǎo)體覆蓋層是 硅薄膜。
6. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體覆蓋層具有 壓應(yīng)力。
7. 如權(quán)利要求6所述的半導(dǎo)體器件，其中所述半導(dǎo)體覆蓋層在所
8. 如權(quán)利要求6所述的半導(dǎo)體器件，其中所述半導(dǎo)體基片是單晶 硅基片，其中所述半導(dǎo)體主體包括硅碳合金，并且其中所述半導(dǎo)體覆 蓋層是硅薄膜。
9. 如權(quán)利要求l所述的半導(dǎo)體器件，其中所述半導(dǎo)體基片是硅基 片，其中所述半導(dǎo)體主體是硅體，并且其中所述半導(dǎo)體覆蓋層是硅覆。
10. —種半導(dǎo)體器件包括硅鍺體，它形成在硅單晶基片上，所述硅鍺體具有頂面和一對(duì)側(cè) 向相對(duì)的側(cè)壁；硅薄膜，它形成在所述硅鍺體的所述頂面和所述側(cè)壁上；柵極絕緣層，它形成在所述半導(dǎo)體主體的所述頂面上的所述硅薄 膜上和所述半導(dǎo)體主體的所述側(cè)壁上的所述硅薄膜上；柵極電極，它具有在所述柵極絕緣層上并圍繞所述柵極絕緣層而 形成的一對(duì)側(cè)向相對(duì)的側(cè)壁；以及在所述柵極電極的相對(duì)的兩側(cè)上，在所述半導(dǎo)體主體內(nèi)形成的一 對(duì)源極/漏極區(qū)域。
11. 如權(quán)利要求10所述的半導(dǎo)體器件，其中這樣形成所述硅薄側(cè)壁上厚。
12. 如權(quán)利要求10所述的半導(dǎo)體器件，其中所述硅薄膜具有 50-300A之間的厚度。
13. 如權(quán)利要求10所述的半導(dǎo)體器件，其中所述硅鍺合金包括 5-40°/。之間的鍺。
14. 如權(quán)利要求U所述的半導(dǎo)體器件，其中所述硅鍺合金包括大 約15-25%的鍺。
15. 如權(quán)利要求10所述的半導(dǎo)體器件，其中所述源極/漏極區(qū)域 具有n型導(dǎo)電性。
16. —種半導(dǎo)體器件包括硅碳合金體，它形成在硅單晶基片上，所述硅碳合金體具有頂面和 一對(duì)側(cè)向相對(duì)的側(cè)壁；硅薄膜，它形成在所述硅碳合金體的所述頂面和所述側(cè)壁上； 柵極絕緣層，它形成在所述硅碳合金體的所述頂面的所述硅薄膜 上和所述硅碳合金體的所述側(cè)壁上的所述硅薄膜上；柵極電極，它具有在所述柵極絕緣層上并且圍繞所述柵極絕緣層 而形成的一對(duì)側(cè)向相對(duì)的側(cè)壁；以及在所述柵極電極的相對(duì)的兩側(cè)，在所述半導(dǎo)體主體內(nèi)形成的 一對(duì) 源極/漏才及區(qū)域。
17. 如權(quán)利要求16所述的半導(dǎo)體器件，其中將所述硅薄膜形成到 50-300A之間的厚度。
18. 如權(quán)利要求17所述的半導(dǎo)體器件，其中所述硅薄膜具有 50-300A之間的厚度。
19. 如權(quán)利要求16所述的半導(dǎo)體器件，其中所述源極/漏極區(qū)域 具有p型導(dǎo)電性。
20. —種形成半導(dǎo)體器件的方法包括在半導(dǎo)體基片中形成一對(duì)隔離區(qū)，所述一對(duì)隔離區(qū)在所述半導(dǎo)體 基片中在所述一對(duì)隔離區(qū)之間限定有源基片區(qū)，所述隔離區(qū)延伸在所 述基片上面；在所述半導(dǎo)體基片的所述有源區(qū)上，在所述 一 對(duì)隔離區(qū)之間形成半導(dǎo)體薄膜；對(duì)所述隔離區(qū)進(jìn)行深蝕刻，以便由所述半導(dǎo)體薄膜形成半導(dǎo)體主體，其中所述半導(dǎo)體主體具有頂面和一對(duì)側(cè)向相對(duì)的側(cè)壁；在所迷半導(dǎo)體主體的所述頂面和所述側(cè)壁上形成半導(dǎo)體覆蓋層；在形成于所述半導(dǎo)體主體的所述頂面的所述側(cè)壁上的所述覆蓋 層上面形成柵極絕緣層；形成柵極電極，所述柵極電極具有在所述柵極絕緣層上并圍繞所 述柵纟及絕緣層的一對(duì)側(cè)向相對(duì)的側(cè)壁；以及在所述柵極電極的相對(duì)的兩側(cè)，在所述半導(dǎo)體主體內(nèi)形成一對(duì)源 極/漏極區(qū)域。
21. 如權(quán)利要求20所述的方法，其中所述半導(dǎo)體薄膜是選擇性地 從所述半導(dǎo)體基片的所述有源區(qū)生長(zhǎng)的。
22. 如權(quán)利要求20所述的方法，其中所述覆蓋層是選擇性地從所 述半導(dǎo)體主體生長(zhǎng)的。
23. 如權(quán)利要求20所述的方法，其中利用濕蝕刻劑對(duì)所述隔離區(qū) 進(jìn)行深蝕刻。
24. 如權(quán)利要求20所述的方法，其中所述半導(dǎo)體覆蓋層具有拉應(yīng)力。
25. 如權(quán)利要求24所述的方法，其中所述半導(dǎo)體覆蓋層在所述半 導(dǎo)體主體的所述側(cè)壁上比在所述半導(dǎo)體主體的所述頂面上具有較大的拉應(yīng)力。
26. 如權(quán)利要求24所述的方法，其中所述源極/漏極區(qū)域具有n 型導(dǎo)電性。
27. 如權(quán)利要求20所述的方法，其中所述半導(dǎo)體基片是硅基片， 其中所述半導(dǎo)體主體是硅鍺合金，并且其中所述半導(dǎo)體覆蓋層是硅。
28. 如權(quán)利要求20所述的方法，其中所述半導(dǎo)體覆蓋層具有壓應(yīng)力。
29. 如權(quán)利要求28所述的方法，其中所述半導(dǎo)體覆蓋層在所述半 導(dǎo)體主體的所述側(cè)壁上比在所述半導(dǎo)體主體的頂面上具有較大的壓應(yīng) 力。
30. 如權(quán)利要求28所述的方法，其中所述半導(dǎo)體基片是單晶硅基 片，其中所述半導(dǎo)體主體包括硅碳合金，并且其中所述半導(dǎo)體覆蓋層 是外延硅。
31. 如權(quán)利要求28所述的方法，其中所述源極/漏極區(qū)域具有p 型導(dǎo)電性。
32. —種形成半導(dǎo)體器件的方法包括 在半導(dǎo)體基片中形成一對(duì)彼此隔開(kāi)的隔離區(qū)，所述彼此隔開(kāi)的隔 離區(qū)在所述基片中限定有源基片區(qū)，其中所述隔離區(qū)在所述有源基片區(qū)上面延伸；在所述隔離區(qū)之間在所述基片的所述有源區(qū)上形成半導(dǎo)體薄膜；在所述隔離區(qū)之間在所述半導(dǎo)體薄膜的所述頂面上形成第一覆 蓋層;對(duì)所述隔離區(qū)進(jìn)行深蝕刻，以便形成具有帶有所述第一覆蓋層的頂面和 一 對(duì)側(cè)向相對(duì)的側(cè)壁的半導(dǎo)體主體；在所述半導(dǎo)體主體的所述頂面上的所述笫一覆蓋層上以及在所述半導(dǎo)體主體的所述側(cè)壁上形成第二覆蓋層；在所述半導(dǎo)體主體的所述第一覆蓋層上的所述第二覆蓋層上以 及在所述半導(dǎo)體主體的所述側(cè)壁上的所述笫二覆蓋層上形成柵極絕緣層；在所述柵極絕緣層上并圍繞所述柵極絕緣層形成具有 一對(duì)側(cè)向 相對(duì)的側(cè)壁的柵極電極；以及在所述柵極電極的相對(duì)的兩側(cè)，在所述半導(dǎo)體主體內(nèi)形成一對(duì)源 極/漏極區(qū)域。
33. 如權(quán)利要求32所述的方法，其中所述第一和第二覆蓋層是外 延硅，并且其中所述半導(dǎo)體主體是硅鍺合金，并且其中所述半導(dǎo)體基 片是硅單晶基片。
34. 如權(quán)利要求32所述的方法，其中所述第一和笫二覆蓋層是外 延硅，其中所述半導(dǎo)體主體是硅碳合金，并且其中所述半導(dǎo)體基片是 硅單晶基片。
35. 如權(quán)利要求32所述的方法，其中所述第一和第二半導(dǎo)體覆蓋 層具有拉應(yīng)力。
36. 如權(quán)利要求32所述的方法，其中所述第一和笫二半導(dǎo)體覆蓋 層具有壓應(yīng)力。
37. 如權(quán)利要求32所述的方法，其中所述半導(dǎo)體薄膜具有不同于所述半導(dǎo)體基片的晶格結(jié)構(gòu)，使得所述半導(dǎo)體薄膜具有在其中形成的 應(yīng)力。
38. —種形成半導(dǎo)體器件的方法包括在基片上形成第一半導(dǎo)體主體和第二半導(dǎo)體主體，所述第一和所 述第二半導(dǎo)體主體各自具有頂面和一對(duì)側(cè)向相對(duì)的側(cè)壁，所述第一半 導(dǎo)體主體和所述第二半導(dǎo)體主體相隔一段距離；在所述第一和所述第二半導(dǎo)體主體的所述側(cè)壁和所述頂面上形 成半導(dǎo)體覆蓋層；在所述第 一和所述第二半導(dǎo)體主體的所述頂面和所述側(cè)壁上形成柵極絕緣層；以及在所述第一和第二半導(dǎo)體主體的所述頂面上的所述柵極絕緣層 上以及在所述第一和第二半導(dǎo)體主體的所述側(cè)壁上的所述柵極絕緣層 旁邊形成柵極電極。
39. 如權(quán)利要求38所述的方法，其中利用光刻工藝過(guò)程限定所述 半導(dǎo)體主體，并且其中隔開(kāi)所述笫 一和笫二主體的所述距離是所述光 刻工藝過(guò)程可以達(dá)到的最小尺寸。
40. 如權(quán)利要求39所述的方法，其中所述第一和第二半導(dǎo)體主體具有等于所述光刻工藝過(guò)程可以限定的最小尺寸的寬度。
41. 如權(quán)利要求38所述的方法，其中所迷半導(dǎo)體主體是外延硅薄膜并且其中所述半導(dǎo)體覆蓋層是外延硅薄膜。
42. 如權(quán)利要求38所述的方法，其中所述半導(dǎo)體主體是外延硅鍺 合金薄膜并且其中所述半導(dǎo)體覆蓋層是外延硅薄膜。
全文摘要
一種具有應(yīng)變?cè)鰪?qiáng)遷移率的三柵極體晶體管及其制造方法。本發(fā)明是一種具有應(yīng)變?cè)鰪?qiáng)遷移率的非平面晶體管及其制造方法。所述晶體管具有在半導(dǎo)體基片上形成的半導(dǎo)體主體，其中半導(dǎo)體主體具有側(cè)向相對(duì)的側(cè)壁上的頂面。在半導(dǎo)體主體的頂面和側(cè)壁上形成半導(dǎo)體覆蓋層。在半導(dǎo)體主體頂面上的半導(dǎo)體覆蓋層上形成柵極絕緣層，并且在半導(dǎo)體主體的側(cè)壁上的覆蓋層上形成柵極絕緣層。在柵極絕緣層上及其周圍形成具有一對(duì)側(cè)向相對(duì)的側(cè)壁的柵極電極。在柵極電極的相對(duì)的兩側(cè)，在半導(dǎo)體主體內(nèi)形成一對(duì)源極/漏極區(qū)域。
文檔編號(hào)H01L29/786GK101189730SQ200580009823
公開(kāi)日2008年5月28日 申請(qǐng)日期2005年3月28日 優(yōu)先權(quán)日2004年3月31日
發(fā)明者N·林德?tīng)柼? S·M·切亞 申請(qǐng)人:英特爾公司