專利名稱：制造半導(dǎo)體器件的方法以及由所述方法獲得的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括襯底和半導(dǎo)體主體，在該半導(dǎo)體主體中，形成至少一個(gè)半導(dǎo)體元件，其中，在該半導(dǎo)體主體中如下形成半導(dǎo)體島通過在半導(dǎo)體主體的表面中形成第一凹槽，該第一凹槽壁由電介層覆蓋，其后經(jīng)由第一凹槽的底部借助于鉆蝕(underetch)來除去半導(dǎo)體主體的橫向部分，由此在半導(dǎo)體主體中形成空腔，在該空腔上形成半導(dǎo)體島，并且其中，在半導(dǎo)體主體的表面中形成第二凹槽，所述第二凹槽壁由另一電介質(zhì)層覆蓋，并且將覆蓋有另一電介質(zhì)層的第二凹槽壁之一用于形成半導(dǎo)體島的側(cè)壁。
這種方法還特別適合用于制造例如包括集成功率器件的半導(dǎo)體器件。位于半導(dǎo)體島內(nèi)的半導(dǎo)體主體的部分則可以包括例如MOS(金屬氧化物半導(dǎo)體)晶體管，而位于半導(dǎo)體島外部的半導(dǎo)體主體部分可以包括一個(gè)或多個(gè)雙極性晶體管。
從在2000年10月11日公開的編號(hào)為EP 1043769的歐洲專利說明書中獲知一種在開篇段落所提及的方法類型。在所述文獻(xiàn)中，給出了一種方法，在該方法中，在包括其上存在外延硅層的硅襯底的硅半導(dǎo)體主體中，通過利用絕緣層覆蓋采取形成在半導(dǎo)體主體中的兩個(gè)平行的所謂溝槽的形式的兩個(gè)凹槽的壁來形成硅半導(dǎo)體島。通過從溝槽底部進(jìn)行蝕刻和鉆蝕，在所述溝槽之間形成硅半導(dǎo)體島。
在溝槽的端面處，在半導(dǎo)體主體中形成采取LOCOS(硅的局部氧化)區(qū)(例如參見圖8)形式的隔離區(qū)或所謂的溝槽隔離區(qū)(例如參見圖9)。因此，在這些側(cè)面上限制所形成的半導(dǎo)體島并由二氧化硅的區(qū)域支撐。描述了如何在溝槽隔離區(qū)的情況下，首先通過蝕刻形成這些隔離溝槽，其后用隔離層覆蓋其壁且隨后用多晶硅填充這些溝槽。接著，如對(duì)其中應(yīng)用LOCOS隔離區(qū)的情形的描述產(chǎn)生將要形成的半導(dǎo)體島的任一側(cè)面上的溝槽。
該公知方法的缺點(diǎn)是由于其包括許多步驟而比較耗時(shí)。結(jié)果，該方法相對(duì)較昂貴，而且有用器件的產(chǎn)量也受到不利的影響。
因此，本發(fā)明的目的是提供一種在開篇段落中所提及類型的方法，其由于包含較少的步驟而比較便宜。
為了實(shí)現(xiàn)該目的，根據(jù)本發(fā)明在開篇段落中所提及類型的方法的特征在于對(duì)于電介質(zhì)層和另一電介質(zhì)層使用相同的電介質(zhì)層，將第二凹槽的橫向尺寸和電介質(zhì)層的厚度選擇成使得第二凹槽被電介質(zhì)層基本上完全填充，并且將第一凹槽的橫向尺寸選擇成使得通過電介質(zhì)層為第一凹槽的壁和底部提供均勻的涂層。
本發(fā)明首先基于這樣的認(rèn)識(shí)對(duì)于第一和第二凹槽的壁的隔離可以使用相同的隔離層。這已經(jīng)導(dǎo)致工藝的簡(jiǎn)化。本發(fā)明還基于這樣的認(rèn)識(shí)適當(dāng)?shù)剡x擇電介質(zhì)層的厚度和第二凹槽的寬度能夠使后者在電介質(zhì)層的沉積工藝過程中被完全填充。這導(dǎo)致工藝的進(jìn)一步簡(jiǎn)化。實(shí)際上，所述選擇意味著將第二凹槽的寬度選擇成使其包括將要沉積的電介質(zhì)層的厚度的大約兩倍或(略微)低于兩倍。將第一凹槽的寬度選擇成使其大到該凹槽的壁和底部被電介質(zhì)層均勻覆蓋，而該凹槽的形狀不會(huì)受到不利的影響并且該凹槽不被電介質(zhì)層填充。由此，在該第一凹槽中，借助于各向異性蝕刻工藝來形成電介質(zhì)層覆蓋壁的部分，在該各向異性蝕刻工藝中，再次除去電介質(zhì)層的平坦部分，例如在第一凹槽底部的部分，而第一凹槽的壁仍保留用電介質(zhì)層的部分覆蓋。本發(fā)明最后基于這樣的認(rèn)識(shí)在這種各向異性蝕刻工藝中第二凹槽內(nèi)的電介質(zhì)層不被腐蝕或至少不被顯著地腐蝕。因此根據(jù)本發(fā)明的方法可以包括相對(duì)較少的步驟并且?guī)砀弋a(chǎn)量。
因此，在根據(jù)本發(fā)明的方法的優(yōu)選實(shí)施中，在第一和第二凹槽形成之后，將電介質(zhì)層施加在半導(dǎo)體主體的整個(gè)表面上，其后借助于各向異性蝕刻再次除去電介質(zhì)層的平坦部分。
優(yōu)選地，將第二凹槽形成為環(huán)繞第一凹槽的環(huán)形溝槽，在該溝槽內(nèi)形成半導(dǎo)體島，通過溝槽的寬度來形成第二凹槽的橫向尺寸。因此容易將相鄰或不相鄰的半導(dǎo)體島形成在半導(dǎo)體主體中。
在有利的實(shí)施例中，在提供電介質(zhì)層之前，在半導(dǎo)體主體的表面中形成另外的溝槽，其具有與所述溝槽大概相同的寬度，結(jié)果，將半導(dǎo)體島分為半導(dǎo)體子島。所述分割可以如此進(jìn)行以便于子島也彼此完全被電分離，然而這不是必需的。這種變形的一個(gè)重要的優(yōu)點(diǎn)是在電介質(zhì)層沉積期間另外的溝槽被完全填充。這些溝槽由此構(gòu)成填充肋，可以說一旦在半導(dǎo)體主體中形成位于半導(dǎo)體島下方的空腔，就使該填充肋加強(qiáng)半導(dǎo)體島。由此，減小了在該階段對(duì)半導(dǎo)體島造成(機(jī)械)損傷的風(fēng)險(xiǎn)。
優(yōu)選地，從投影中看，溝槽的形狀為正方形，并且形成另外的溝槽使其從正方形的側(cè)邊的中點(diǎn)延伸到位于中央的第一凹槽。由此容易在半導(dǎo)體主體中形成半導(dǎo)體島的陣列或矩陣。
在根據(jù)本發(fā)明的方法的有利變形中，通過半導(dǎo)體襯底來形成半導(dǎo)體主體，在該半導(dǎo)體襯底上設(shè)置由不同半導(dǎo)體材料構(gòu)成的兩個(gè)半導(dǎo)體層。由此，在半導(dǎo)體主體中形成空腔期間，可以借助于抗蝕劑除去所述半導(dǎo)體主體中位于第一半導(dǎo)體層下面的部分，所述抗蝕劑相對(duì)于第一半導(dǎo)體層的材料具有選擇性?？梢砸韵嗨频姆绞较鄬?duì)于第二半導(dǎo)體層選擇性地除去第一半導(dǎo)體層。除了對(duì)整個(gè)工藝的較好控制外，還可以制造具有非常小的厚度的半導(dǎo)體主體。
例如，可以通過將由硅和鍺的混合晶體構(gòu)成的第一半導(dǎo)體層施加到在其上存在或不存在硅外延層的硅襯底上，并且隨后將由硅構(gòu)成的第二半導(dǎo)體層施加到所述第一半導(dǎo)體層上，來實(shí)施后一種變形。選擇Si-Ge混合晶體的組分和厚度使得，一方面，材料展現(xiàn)出與硅的最大偏離，而另一方面，外延生長(zhǎng)所述層而又不含有許多缺陷仍是可能的。
因此，為了在半導(dǎo)體主體中形成空腔，優(yōu)選在該變形中使用用于硅的抗蝕劑，其相對(duì)于第一半導(dǎo)體層的半導(dǎo)體材料，在這種情況下為硅-鍺混合晶體，具有選擇性。在一個(gè)變形中，在形成空腔之后，借助于相對(duì)于第二半導(dǎo)體層的半導(dǎo)體材料具有選擇性的抗蝕劑來除去第一半導(dǎo)體層。優(yōu)選地，一到達(dá)第一半導(dǎo)體層且因此與空腔相鄰就停止對(duì)硅的選擇性蝕刻，其后選擇性地除去第一半導(dǎo)體層。
基于將空腔的橫向尺寸選擇成大到使空腔在半導(dǎo)體主體中在所述橫向方向上延伸超出第二凹槽的事實(shí)，實(shí)現(xiàn)了使半導(dǎo)體島與半導(dǎo)體主體的環(huán)繞部分完全(電)絕緣。在前一段落中最后提及的變形中，可以以簡(jiǎn)單的方式將空腔的橫向擴(kuò)展限制成直到第二凹槽，也可以在矩形幾何形狀的情況下如此。持續(xù)進(jìn)行對(duì)第一半導(dǎo)體層的蝕刻，直到空腔處處到達(dá)第二凹槽，在該點(diǎn)處，蝕刻自動(dòng)停止。
在有利的變形中，在空腔形成工藝中，使用所謂的蝕刻停止層，該蝕刻停止層位于半導(dǎo)體主體中處在所要形成的空腔的下側(cè)。在硅半導(dǎo)體主體的情況下，為了該目的，或者可以使用含有硅和鍺的混合晶體的層。
優(yōu)選地，在形成空腔之后，其壁覆蓋有另一電介質(zhì)層。該層可以通過沉積或熱氧化來形成。優(yōu)選地，空腔填充有優(yōu)選的高歐姆材料，例如polydox或者SIPOS?？梢苑浅＿m合地將多晶硅用作空腔的填充劑，因?yàn)樵摬牧系臒崤蛎浵禂?shù)近似等于單晶硅的熱膨脹系數(shù)，結(jié)果，排除了在半導(dǎo)體主體的加熱和/或冷卻期間的問題。
本發(fā)明還包括借助于根據(jù)本發(fā)明的方法所獲得的半導(dǎo)體主體。
參考下文中所描述的實(shí)施例，本發(fā)明的這些和其他方案將變得顯而易見并且將對(duì)其進(jìn)行詳細(xì)說明。
在附圖中除了作為平面圖的圖2之外，

圖1至8都是與借助于根據(jù)本發(fā)明的方法的實(shí)施例進(jìn)行制造的連續(xù)階段中的半導(dǎo)體器件的厚度方向成直角的示意性截面圖，以及圖9和10是用于借助于根據(jù)本發(fā)明的方法制造大量半導(dǎo)體島的不同的可行結(jié)構(gòu)的示意性平面圖。
附圖未按比例進(jìn)行繪制，并且為了清晰，放大了某些尺寸，例如厚度方向上的尺寸。只要可能，各附圖中的相應(yīng)區(qū)域或部件由相同的陰影線或相同的參考標(biāo)記表示。
除了作為平面圖的圖2之外，圖1至8都是與借助于根據(jù)本發(fā)明的方法的實(shí)施例進(jìn)行制造的連續(xù)階段中的半導(dǎo)體器件的厚度方向成直角的示意性截面圖。用于形成器件10(參見圖1)的起始元件為包括襯底1的半導(dǎo)體主體2，在這種情況下為由硅構(gòu)成的半導(dǎo)體襯底。借助于外延在其上設(shè)置第一外延層11，該外延層包含硅和鍺的混合晶體，并且在所述外延層上設(shè)置外延硅層12，其又設(shè)置有由硅和鍺構(gòu)成的外延混合晶體層8。通過硅層9的生長(zhǎng)來結(jié)束外延工藝。在所述層的頂部，隨后沉積例如由二氧化硅構(gòu)成的硬掩模層M。Si-Ge層11和8的厚度的范圍例如在1與50nm之間，同時(shí)這些層中的鍺含量的范圍在10與30at.％之間。在這種情況下，硅層12和9的厚度分別在20至30nm與大約2μm的范圍內(nèi)。
隨后，(參見圖2)，借助于光刻和蝕刻對(duì)硬掩模層M進(jìn)行構(gòu)圖，不對(duì)如圖2所示的掩模層M的陰影線部分進(jìn)行所述處理。接著，借助于蝕刻在半導(dǎo)體主體2中形成兩個(gè)凹槽(參見圖3)由形成閉合環(huán)的第二凹槽5環(huán)繞中央的第一凹槽4。圖3至8的橫截面是沿著圖2的線III-III截取的。這些附圖的左側(cè)部分示出半導(dǎo)體主體2中位于中央凹槽4周圍的部分，而這些附圖的右側(cè)部分示出半導(dǎo)體主體2中位于第二凹槽5周圍的部分、即其位于圖2中右側(cè)的部分周圍的部分。為了簡(jiǎn)明，從圖3至8中省略了第二凹槽5中位于圖2中的中央凹槽4左側(cè)的部分。該省略部分與圖3至8的右側(cè)部分相同。
使第二凹槽5成形為如溝槽5，其寬度尺寸小于第一凹槽4的橫向尺寸。在該例中，在半導(dǎo)體主體2中同時(shí)形成另外的溝槽7(參見圖2)，在這種情況下為4個(gè)，所述另外的溝槽將第二凹槽5連接到第一凹槽4，所述另外的溝槽的寬度等于第二凹槽5的寬度。
隨后，(參見圖3)，借助于CVD(化學(xué)氣相沉積)在半導(dǎo)體主體2的表面上設(shè)置電介質(zhì)層6，在這種情況下為二氧化硅。選擇該層6的厚度和凹槽4、5、7的尺寸使得第一凹槽4僅設(shè)置有均勻的由層6構(gòu)成的涂層，而溝槽5(以及溝槽7)完全由電介質(zhì)層6填充。
接著，(參見圖4)，借助于各向異性蝕刻工藝，在這種情況下為所謂的干法/等離子蝕刻工藝，再除去電介質(zhì)層6的平坦部分。結(jié)果，凹槽4的壁仍保持被電介質(zhì)層6覆蓋，而填充有所述電介質(zhì)層的溝槽5(和7)仍保持被填充。
隨后，(參見圖5)，在硅層12中，借助于用于硅的蝕刻工藝，例如各向同性濕法化學(xué)蝕刻工藝，在第一凹槽4的下方和周圍形成空腔20。在該工藝中，在該例中為Si-Ge層的層11用作蝕刻停止層，其限制空腔20的深度。合適的選擇性蝕刻劑為熱氨水溶液。然后繼續(xù)該蝕刻工藝(參見圖6)，例如從橫向上看直到空腔20至少延伸到填充的溝槽5。由此在溝槽5內(nèi)形成電絕緣半導(dǎo)體島3，在該例中，該半導(dǎo)體島包括層8、9的一部分，并且由通過溝槽5形成的絕緣區(qū)和覆蓋第一凹槽4的壁的電介質(zhì)層6的一部分來限制。正如該階段的情況，空腔20自身可以保持被空氣填充。用諸如氮?dú)獾亩栊詺怏w對(duì)其進(jìn)行填充也是可能的?；蛘呖梢猿榭蘸兔芊饪涨?0。
在該例中，另外的溝槽7將島3分成四個(gè)子島3A(參見圖2)，因此，所述四個(gè)子島相對(duì)于彼此也是電絕緣的。也被電介質(zhì)層6填充的且比形成島3和子島3A的層8、9的厚度總和厚的溝槽7，還向后兩者提供特定的堅(jiān)固性。如果溝槽7不在兩個(gè)凹槽4、5之間形成完全連接，則也可以獲得所述堅(jiān)固性。子島3A的相互電絕緣和島3與子島的加固也是可以分別執(zhí)行的功能，并且因此不像該例，不必同時(shí)執(zhí)行。
在該例中(參見圖7)，借助于相對(duì)于硅而選擇性地蝕刻Si-Ge的蝕刻劑來繼續(xù)空腔20的蝕刻。例如，合適的選擇性蝕刻劑是按照1∶2∶3的(體積)比的氟化氫、過氧化氫和醋酸的混合物。以這種方式，除去與空腔20毗連的含Si-Ge層11、8的部分。以這種方式，形成島3/子島3A，在該例中，其僅包含硅。隨后，利用例如由二氧化硅構(gòu)成的薄電介質(zhì)層30覆蓋空腔20的壁。這可以通過短的熱氧化來實(shí)現(xiàn)。在該例中，通過首先沉積薄的多晶硅層30，隨后借助于氧化將其轉(zhuǎn)變?yōu)楹趸璧膶?0，來形成層30。
接著，(參見圖8)，用高歐姆多晶硅40填充空腔。或者可以用例如公知為SIPOS或POLYDOX的含氧多晶硅填充所述空腔。多晶硅的優(yōu)點(diǎn)在于其熱膨脹系數(shù)近似等于單晶硅的熱膨脹系數(shù)。
在該例的發(fā)明方法的有利變形中，借助于選擇性地蝕刻硅的蝕刻劑的蝕刻在圖5所示的階段停止，即，僅在少量的橫向鉆蝕之后停止，然而所述少量的橫向鉆蝕足以允許空腔20與Si-Ge毗連。緊接著借助于合適的蝕刻劑蝕刻Si-Ge層(如圖9所示)。以這種方式，空腔20較深的部分可以具有相對(duì)較小的橫向尺寸，而空腔20總體上仍可以延伸至溝槽5，而不能延伸超過不必要的大距離，即超出溝槽5。結(jié)果，在這種情況下，需要較少的材料來填充空腔20。
然后通過在島3/子島3A的內(nèi)部或外部形成諸如MOS或雙極性晶體管的有源半導(dǎo)體元件來完成器件10的制造。為了該目的，使用在IC技術(shù)領(lǐng)域中通常使用的工藝和工藝步驟。當(dāng)然，器件10可以設(shè)置有一個(gè)或多個(gè)其他有源和/或無(wú)源元件，例如二極管、電阻器、線圈和電容器。還形成連接導(dǎo)體和/或鍵合焊盤的合適圖案，并且借助于諸如切割的分離技術(shù)來提供可以包括分立或半分立器件10或甚至IC的獨(dú)立半導(dǎo)體器件10。
圖9和10是用于借助于本發(fā)明的方法制造大量半導(dǎo)體島的不同的可行結(jié)構(gòu)的示意性平面圖。圖9示出大量的如在上面給出的例子中的第一和第二凹槽4、5、4’、5’以及另外的溝槽7、7’的組合的六邊形結(jié)構(gòu)。虛線示出所形成的空腔20、20’的周線。該結(jié)構(gòu)大致等同于閉合的球形封裝體并且因?yàn)槠涓叨鹊陌雽?dǎo)體主體2的效率而具有吸引力。
圖10示出多個(gè)島3和子島3A的立方結(jié)構(gòu)，如在上面給出的例子中所討論的那樣。在該更為實(shí)際的結(jié)構(gòu)中，空腔20、20’彼此接觸。圖10示出三個(gè)空腔20、20’、20”的陣列。
本發(fā)明不限于上述典型實(shí)施例，并且對(duì)于本領(lǐng)域技術(shù)人員來說，在本發(fā)明的范圍內(nèi)許多變形和修改是可能的。例如，可以制造具有不同幾何形狀和/或不同尺寸的器件。應(yīng)該明確注意到的是，本文中所使用的術(shù)語(yǔ)“島”應(yīng)被理解為也包含“半島”。這意味著，例如，第二凹槽可以具有中斷，其結(jié)果是該島(電)連接到半導(dǎo)體主體位于所述島外部的部分。如果島包括子島，一個(gè)或多個(gè)所述子島連接到半導(dǎo)體主體位于所述子島外部的部分也是可能的。此外，另外的凹槽/溝槽可以設(shè)有一個(gè)或多個(gè)中斷。由此可以將島(或半島)細(xì)分為具有蜿蜒結(jié)構(gòu)的區(qū)域。
還應(yīng)該注意的是，在上面給出的例子中包含Si-Ge的第一半導(dǎo)體層可以有利地用于位于島內(nèi)部或外部的半導(dǎo)體元件。如果例如在島外部形成雙極性晶體管(如在介紹部分所提及的專利說明書中所描述的那樣)，則Si-Ge層可以用于提高雙極性晶體管的特性。在島內(nèi)部，可以形成例如MOS晶體管的地方，例如可以使用與Si-Ge層的存在相關(guān)的(機(jī)械)應(yīng)力，來影響例如不是PMOST而是NMOST中的遷移率。
值得注意的是，在本發(fā)明的范圍內(nèi)，或者可以使用除在例子中所提及的那些材料之外的材料。此外，對(duì)于上述材料或其他材料，可以使用其他沉積技術(shù)，例如外延、CVD(化學(xué)氣相沉積)、濺射和蒸鍍。取代濕法化學(xué)蝕刻方法，可以使用“干法”技術(shù)，例如等離子體蝕刻，反之亦然。
最后，值得注意的是，無(wú)論是否采用集成電路的形式，器件可以包括額外的有源或無(wú)源半導(dǎo)體元件或電子元件，例如大量的二極管和/或晶體管和電阻器和/或電容器。制造工藝當(dāng)然有效地與此相適應(yīng)。
權(quán)利要求
1.一種制造半導(dǎo)體器件(10)的方法，該半導(dǎo)體器件包括襯底(1)和半導(dǎo)體主體(2)，在該半導(dǎo)體主體中，形成至少一個(gè)半導(dǎo)體元件，其中，在該半導(dǎo)體主體(2)中如下形成半導(dǎo)體島(3)通過在該半導(dǎo)體主體(1)的表面中形成第一凹槽(4)，該第一凹槽的壁由電介層(6)覆蓋，其后借助于經(jīng)由該第一凹槽底部的鉆蝕來除去該半導(dǎo)體主體(2)的橫向部分，由此在該半導(dǎo)體主體(2)中形成空腔(20)，在該空腔上形成所述半導(dǎo)體島(3)，并且其中，在該半導(dǎo)體主體的表面中形成第二凹槽(5)，所述第二凹槽的壁由另一電介質(zhì)層覆蓋，并且將覆蓋有所述另一電介質(zhì)層的所述第二凹槽的壁之一用于形成所述半導(dǎo)體島(3)的側(cè)壁，其特征在于對(duì)于所述電介質(zhì)層和所述另一電介質(zhì)層使用相同的電介質(zhì)層(6)，選擇所述第二凹槽(5)的橫向尺寸和所述電介質(zhì)層(6)的厚度使得所述第二凹槽(5)基本上完全由所述電介質(zhì)層(6)來填充，并且選擇所述第一凹槽(4)的橫向尺寸使得所述第一凹槽(4)的壁和底部設(shè)置有由所述電介質(zhì)層(6)構(gòu)成的均勻涂層。
2.如權(quán)利要求1所述的方法，其特征在于，在形成所述第一和第二凹槽(4、5)之后，將所述電介質(zhì)層(6)施加到所述半導(dǎo)體主體(2)的整個(gè)表面上，其后借助于各向異性蝕刻來再次除去所述電介質(zhì)層(6)的平坦部分。
3.如權(quán)利要求1或2所述的方法，其特征在于，將所述第二凹槽(5)形成為環(huán)繞所述第一凹槽(4)的環(huán)狀溝槽(5)，在該溝槽內(nèi)，形成所述半導(dǎo)體島(3)，依據(jù)所述溝槽(5)的寬度形成所述第二凹槽(5)的橫向尺寸。
4.如權(quán)利要求1、2或3所述的方法，其特征在于，在設(shè)置所述電介質(zhì)層(6)之前，在所述半導(dǎo)體主體(2)的表面中形成另外的溝槽(7)，其具有與所述溝槽(5)的寬度大約相同的寬度，結(jié)果，將所述半導(dǎo)體島(3)分成半導(dǎo)體子島(3A)。
5.如權(quán)利要求4所述的方法，其特征在于，從投影中看，所述溝槽(5)的形狀為正方形，并且將所述另外的溝槽(7)形成為從所述正方形的側(cè)邊中點(diǎn)延伸到位于中央的所述第一凹槽(4)。
6.如前述權(quán)利要求中任意一項(xiàng)所述的方法，其特征在于，通過半導(dǎo)體襯底(1)來形成所述半導(dǎo)體主體(2)，在該半導(dǎo)體襯底上設(shè)有由不同的半導(dǎo)體材料構(gòu)成的兩個(gè)半導(dǎo)體層(8、9)。
7.如權(quán)利要求6所述的方法，其特征在于，在硅襯底(1)上設(shè)置由硅和鍺的混合晶體構(gòu)成的第一半導(dǎo)體層(8)，并在其上設(shè)置由硅構(gòu)成的第二半導(dǎo)體層(9)。
8.如權(quán)利要求6或7所述的方法，其特征在于，為了在所述半導(dǎo)體主體(2)中形成所述空腔(20)，使用相對(duì)于所述第一半導(dǎo)體層(8)的半導(dǎo)體材料具有選擇性的用于硅的蝕刻劑。
9.如權(quán)利要求8所述的方法，其特征在于，在形成所述空腔(20)之后，借助于相對(duì)于所述第二半導(dǎo)體層(9)的半導(dǎo)體材料具有選擇性的蝕刻劑來除去所述第一半導(dǎo)體層(8)。
10.如權(quán)利要求8或9所述的方法，其特征在于，在所述空腔(20)形成期間，所述空腔(20)一到達(dá)所述第一半導(dǎo)體層(8)就停止對(duì)硅的蝕刻，其后選擇性地除去所述第一半導(dǎo)體層。
11.如前述權(quán)利要求中任意一項(xiàng)所述的方法，其特征在于，將所述空腔(20)的橫向尺寸選擇成大到使所述半導(dǎo)體主體(2)中的所述空腔(20)在該橫向方向上延伸至或超出所述第二凹槽(5)。
12.如前述權(quán)利要求中任意一項(xiàng)所述的方法，其特征在于，在所述半導(dǎo)體主體(2)中，用與其中形成所述空腔(20)的所述半導(dǎo)體主體(2)的疊層部分(12)不同的半導(dǎo)體材料形成另一層(11)。
13.如前述權(quán)利要求中任意一項(xiàng)所述的方法，其特征在于，在形成所述空腔(20)之后，其壁用不同的電介質(zhì)層(30)覆蓋。
14.如前述權(quán)利要求中任意一項(xiàng)所述的方法，其特征在于，在形成所述空腔(20)之后，該空腔優(yōu)選用高歐姆材料(40)來填充。
15.如權(quán)利要求13所述的方法，其特征在于，所述空腔(20)由多晶硅來填充。
16.借助于前述權(quán)利要求中任意一項(xiàng)所述的方法獲得的半導(dǎo)體器件。
全文摘要
本發(fā)明涉及一種制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括襯底(1)和半導(dǎo)體主體(2)，在該半導(dǎo)體主體中，形成至少一個(gè)半導(dǎo)體元件，其中，在該半導(dǎo)體主體(2)中如下形成半導(dǎo)體島(3)通過在半導(dǎo)體主體(2)的表面中形成第一空腔(4)，所述第一空腔的壁由第一電介層(6)覆蓋，其后借助于經(jīng)由第一空腔(4)底部的鉆蝕來除去半導(dǎo)體主體(2)的橫向部分，由此在半導(dǎo)體主體(2)中形成空腔(20)，在該空腔上形成半導(dǎo)體島(3)，并且其中，在半導(dǎo)體主體(2)的表面中形成第二空腔(5)，所述第二空腔的壁由第二電介質(zhì)層覆蓋，并且覆蓋有第二電介質(zhì)層的壁之一形成半導(dǎo)體島(3)的側(cè)壁。根據(jù)本發(fā)明，選擇相同的電介質(zhì)層(6)用于第一和第二電介質(zhì)層，選擇第二空腔(5)的橫向尺寸和電介質(zhì)層(6)的厚度使得第二空腔(5)基本上完全由電介質(zhì)層(6)填充，并且選擇第一空腔(4)的橫向尺寸使得第一空腔(4)的壁和底部設(shè)有由電介質(zhì)層(6)構(gòu)成的均勻涂層。以這種方式，可以利用最少量的(掩模)步驟來形成與其環(huán)境隔離的半導(dǎo)體島(3)。
文檔編號(hào)H01L21/762GK1934697SQ200580009066
公開日2007年3月21日 申請(qǐng)日期2005年3月11日 優(yōu)先權(quán)日2004年3月23日
發(fā)明者韋伯·D·范諾爾特, 埃于普·阿克森 申請(qǐng)人:皇家飛利浦電子股份有限公司