專利名稱：單元、標準單元、標準單元庫、使用標準單元的布局方法和半導體集成電路的制作方法
技術領域：
本發(fā)明涉及為了更高集成度和減小面積的標準單元、標準單元庫和標準單元的布局方法。
背景技術：
在使用帶有網格設計方案的自動布局&布線(布局和布線)工具的LSI布圖設計中，用于輸入/輸出信號通信的單元端子必須位于沿著X和Y方向的布線網格的交點處。為了滿足這個要求，有必要將單元的高度設置成沿著Y方向排列的布線網格之間間隔的整數(shù)倍，并將單元的寬度設置成沿著X方向排列的布線網格之間間隔的整數(shù)倍。另外，當單元被相鄰放置而中間沒有間隙時，端子可能不能位于網格交點處。X方向表示沿著標準單元的電源布線的方向，而Y方向表示垂直于電源布線的方向。
根據日本未審專利公開No.61-44444中敘述的設計標準單元的常規(guī)方法，單元的高度和寬度分別設置成布線網格之間間隔的整數(shù)倍，以便當單元被相鄰放置而中間沒有間隙時，端子可以總是位于網格交點處。并且，自動布局&布線工具決定單元的位置，以便它們的端子位于網格交點處。于是，自動布局&布線工具確定單元被放置的位置，以便端子的位置位于布線網格的交點處。
圖17是根據常規(guī)技術的標準單元的布圖。在圖17中，C41、C42和C43表示標準單元，T表示能在標準單元中傳輸輸入信號或輸出信號的端子，并且G表示柵電極。因為沿著X方向提供電源配線，所以柵電極G沿著Y方向延伸。圖17示出當沿著X方向的單元寬度Lc不是沿著X方向的布線網格的間隔Lx的整數(shù)倍時，端子T不能位于網格交點處。
布置在圖17上部的單元C41、C42和C43的寬度均不是沿著X方向的布線網格間隔Lx的整數(shù)倍。在上述的示例中，為了簡化描述，單元C41、C42和C43是相同的。單元C41和C43的端子T位于網格交點處，而單元C42的端子T沒有位于網格交點處。換言之，單元C42的端子T在自動布局&布線設計中未能被連接。為了避免這種失敗，作為一般對策，提供區(qū)域R1、R2和R3，以按照布置與位于圖17下部的單元C51、C52和C53相同的方式，將單元寬度調整為布線網格間隔的整數(shù)倍。作為調整的結果，單元C51、C52和C53的起點O51、O52和O53位于沿著X和Y方向彼此相鄰的布線網格之間的中點。因此，所有的端子T都可以位于網格交點處。
然而，在常規(guī)技術中提供區(qū)域R1、R2和R3僅僅排他地用于調整，通常它們是不必要的，也不能包括電路需要的諸如晶體管和配線的任何設備。結果，單元面積增加，這是阻礙LSI面積減小的因素之一。
進一步，在常規(guī)技術中，在帶有網格設計方案的自動布局&布線工具中執(zhí)行自動布局時，每個單元都基于布線網格布置。因此，當如圖17上部所示的單元C41、C42和C43中的單元寬度不是布線網格的整數(shù)倍時，單元不能如圖17上部所示的那樣相鄰放置而中間沒有間隔。在自動布局中，單元實際上被布置成如圖17下部所示的那樣。因為單元C41、C42和C43在圖17所示的示例中是相同的，所以在自動布局中使用單元C41、C42和C43的寬度作為布局網格，并且基于布局網格在自動布局中如圖17上部所示那樣布置單元是可能的。然而，當多個待布置的單元包括不相同的單元并且被設計成寬度任意時，就不能應用上述方式的自動布局。
進一步，隨著工藝的微型化，當柵電極之間的間隔和柵電極的柵極寬度在圖案中不規(guī)則時，最終獲得的柵電極最終尺寸的精度由于光學鄰近效應而惡化。當柵電極最終尺寸的精度惡化時，半導體集成電路的相應晶體管的性能愈加易變，這導致半導體集成電路的性能的可變性增加。因此，屈強比下降。
為了解決上述問題，作為現(xiàn)有技術，在每個晶體管中已經廣泛采用OPC(光學鄰近效應修正)，然而，在每個晶體管中處理OPC浪費大量時間。因此，如日本未審專利公開No.H10-32253所述，將每個標準單元中柵電極的間隔和寬度設置成規(guī)則的，以便在常規(guī)技術中按標準單元處理OPC。
圖18示出上述常規(guī)技術對圖17所示的標準單元的應用結果。圖17和圖18中相似的元件提供有相似的標記。將偽柵電極DG提供在布置于圖18上部的標準單元C41’、C42’和C43’的單元邊界上。這些偽柵電極DG在相鄰的標準單元之間共享。柵電極G和偽柵電極DG分別被相等地分割開，并且它們的柵極寬度相等。因此，柵電極圖案、柵極寬度和柵極間隔(特別是柵電極圖案)不僅在單元內部而且在單元之間都是規(guī)則的。在如圖18上部的標準單元C41’、C42’和C43’的情況下，柵電極圖案、柵極寬度和柵極間隔(特別是柵電極圖案)不僅在單元內部而且在單元之間都是規(guī)則的。因此，柵電極最終尺寸的精度可以提高。
在單個標準單元的情況下以及在將標準單元彼此相鄰布置的情況下，柵極寬度和柵極間隔之間沒有差異。因此，可以在每個標準單元中處理OPC。
可以在布置于圖17上部的每個標準單元C41、C42、和C43中處理OPC，圖17中沒有提供偽柵電極DG，因為當從每個標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離是常數(shù)時，從每個標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離和從相鄰的標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離可以不變。
然而，正如所描述的那樣，當提供用于將單元寬度調整為布線網格間隔的整數(shù)倍的區(qū)域R1、R2和R3時，不能共享位于標準單元的單元邊界的柵電極。存在偽電極DG被定位為小于設計規(guī)則所允許的最小間隔的可能性，這導致設計規(guī)則中的錯誤。為了避免上述的設計規(guī)則中的錯誤，有必要擴大柵極寬度，例如按照與位于圖18下部的偽柵極DG2相同的方式。
盡管當執(zhí)行這樣的柵極寬度擴大時，每個標準單元中的柵極間隔可以維持在不變的水平上，但是在偽柵電極DG2處的柵極寬度變得不規(guī)則，這導致柵電極的最終尺寸不精確。進一步，由于每個標準單元中的偽柵電極DG和與之臨近的偽柵電極DG2的不同柵極寬度，不能在每個標準單元中處理OPC。因此，不得相對于整個半導體集成電路處理OPC。
當提供區(qū)域R1、R2和R3時，盡管從每個標準單元的單元邊界到單元中最接近的附近區(qū)的柵電極的距離被設置成常數(shù)，但是在沒有偽柵電極DG和DG2的圖17下部的標準單元C51、C52和C53中仍然存在不利條件。為了描述這種不利條件，當提供區(qū)域R1、R2和R3時，改變單元邊界的位置。在這種情況下，盡管從每個標準單元的單元邊界到單元中最接近的附近區(qū)的柵電極的距離被設置成常數(shù)，但是從單元邊界到最接近的附近區(qū)的柵電極的距離仍是不定的。因此，不能在每個標準單元中處理OPC。

發(fā)明內容
因此，本發(fā)明的主要目的是提供能減小單元面積和芯片面積的半導體集成電路。
本發(fā)明的另一主要目的是提供盡管工藝微型化仍能提高柵電極最終尺寸的精度、并能在每個標準單元中處理OPC的半導體集成電路。
為了實現(xiàn)上述目的，根據本發(fā)明的標準單元是這樣的單元，包括多個能傳輸輸入信號或輸出信號并在設計半導體集成電路中被用作最小單位的端子，其中多個端子位于沿著Y方向排布的布線網格上，并具有沿著X方向延伸的形狀，Y方向是垂直于在自動布局&布線中使用的單元的電源配線的方向，X方向是平行于電源配線的方向。
作為較佳模式，該端子的較短側尺寸與自動布局&布線中的配線寬度對應，該端子的較長側尺寸至少是“沿著X方向的布線網格間隔+配線寬度”，并且最多是從沿著X方向單元的單元寬度中減去最小配線間隔而獲得的長度。
作為另一較佳模式，該端子的較短側尺寸與自動布局&布線中的配線寬度對應，該端子的較長側尺寸等于“沿著X方向的布線網格間隔+配線寬度”。
可以參考稍后將描述的本發(fā)明的較佳實施例1，以描述本發(fā)明的上述結構。
根據較佳模式，當單元起點的Y坐標位于布線網格中點時，端子都可以位于至少一個網格交點處，而不考慮該單元起點的X坐標。換句話說，對于每個單元起點的X坐標來說，沿著X方向位于布線網格中點是不必要的。因此，在單元中提供任何附加的區(qū)域以使所有端子都位于布線網格上或在單元之間產生任何無用區(qū)域都是不必要的。因此，可以減小芯片的面積。
端子的尺寸在其較短側尺寸上可以與自動布局&布線中的配線寬度對應，并且其較長側尺寸可以通過從沿著X方向的標準單元的單元寬度中減去最小配線間隔而獲得。在這種情況下，標準單元布局方法包括布置標準單元的步驟，依照連接信息為布置的標準單元提供臨時布線的步驟和從包括在標準單元中的端子的布圖中移走任何對配線不必要的部分的步驟。可以參考稍后將描述的本發(fā)明的較佳實施例4，以描述這種結構。
根據上述結構，將單元起點的X坐標設置在沿著X方向的布線網格的中點以使所有端子都位于布線網格上是不必要的。因此，在單元中提供任何附加的區(qū)域以使所有端子都位于布線網格上或在單元之間產生任何無用區(qū)域都是不必要的。因此，可以減小芯片的面積。進一步，作為端子面積減小的結果，布線資源增加，并且增加的布線資源可以最大化地被利用于標準單元之間的布線過程中。因此，整個布線長度可以縮減，作為其結果，由于增加的布線資源，可以期望布線容量的縮減、延遲時間的縮減和設計TAT(周轉時間)的縮減。
根據本發(fā)明，用于綜合操作宏布圖設計的標準單元庫，包括具有不同于布線網格間隔整數(shù)倍的單元寬度的標準單元?？梢詤⒖忌院髮⒚枋龅谋景l(fā)明的較佳實施例2，以描述這種結構。
根據上述結構，對于在單元布局中單元起點的X坐標來說，被設置在網格上或相鄰布線網格之間的中點是不必要的，這允許具有最小尺寸的標準單元中間被布置為沒有任何間隔。因此，邏輯部分的面積可以減小。
進一步，根據本發(fā)明的標準單元布局方法是用于利用標準單元綜合操作宏布圖的設計方法，其中至少標準單元的單元起點的Y坐標被設置在相鄰布線網格之間的中點或在自動布局&布線中的布線網格上，并且標準單元的單元起點的X坐標被設置在相鄰布線網格之間的中點或不在布線網格上的位置。
在上述結構中使用的標準單元可以采用先前描述的任何標準單元。可以參考稍后將描述的較佳實施例1-4，以描述標準單元。
根據上述結構，單元起點的X坐標不必位于在布線網格上或處于相鄰布線網格之間的中點，這允許具有最小尺寸的標準單元被布置為中間沒有任何間隔。因此，邏輯部分的面積可以減小。
根據本發(fā)明的標準單元布局方法是用于利用標準單元綜合操作宏布圖的設計方法，其中該標準單元被臨時布置，并且當該臨時布置的標準單元的單元起點的Y坐標位于相鄰布線網格之間的中點處或在自動布局&布線中的布線網格上、并且該單元起點的X坐標位于相鄰布線網格之間的中點處或布線網格上時，該單元起點移至具有該單元起點的標準單元與相鄰標準單元相接觸的位置。在上述結構中使用的標準單元可以采用先前描述的任何標準單元?？梢詤⒖忌院髮⒚枋龅妮^佳實施例3，以描述該標準單元。
根據上述結構，對于每個單元起點的X坐標來說，處于X方向的布線網格之間的中點是不必要的。因此，在單元中提供任何附加區(qū)域以使所有的端子位于布線網格上變得不必要，或者在單元之間的任何無用區(qū)域的產生可以被避免。因此，在半導體集成電路設計中占用的面積可以反映在邏輯部分的面積上，這導致芯片面積的縮減。
根據本發(fā)明的標準單元布局方法是用于利用標準單元綜合操作宏布圖的設計方法，其中該標準單元被臨時布置，并且在該臨時布置的標準單元包括具有與在自動布局&布線中布線網格間隔的整數(shù)倍對應的單元寬度的第一組單元的情況下，第一組單元被每個不必都具有與布線網格間隔的整數(shù)倍對應的單元寬度的第二組單元替換。
第二組單元可以包括被包括在根據本發(fā)明先前描述的單元庫中的標準單元。該替換方法基于自動布局&布線工具不能處理具有不必與布線網格的整數(shù)倍對應的單元寬度的單元的假定，其中所述單元起點在替換后改變。
根據上述結構，標準單元的總面積被減小，同時相同的邏輯電路被實現(xiàn)。因此，可以期望基于增加的布線資源的設計TAT的縮減。
根據本發(fā)明的標準單元布局方法包括布置具有與自動布局&布線中的配線寬度對應的較短側尺寸和通過從沿著X方向的單元寬度中減去最小配線間隔獲得的較長側尺寸的標準單元的步驟，根據該標準單元的連接信息為被布置的標準單元提供臨時布線的步驟，和從包括在該標準單元中的端子的布圖中排除任何對于配線來說不必要的部分的步驟。可以參考稍后將描述的較佳實施例4，以描述這種結構。
根據上述結構，對于單元起點的X坐標來說，位于沿著X方向的布線網格之間的中點以使所有端子都位于布線網格上是不必要的，這從而使得在單元中提供任何附加區(qū)域以使所有的端子位于布線網格上是不必要的，或者可以避免單元之間的任何無用區(qū)域的產生。因此，可以減小芯片面積。進一步，端子面積的減小導致布線資源的增加，并且增加的布線資源可以最大化標準單元之間的布線過程。于是，整個配線長度可以減小，并且基于增加的布線資源，可以期望配線容量的減小、延遲時間的縮短和設計TAT的縮短。
根據本發(fā)明的標準單元是包括多個柵電極的標準單元，其中沿著平行于電源配線的X方向的單元寬度被設置成不同于沿著X方向的布線網格間隔的數(shù)值的整數(shù)倍。
根據本發(fā)明的標準單元是包括多個柵電極的標準單元，其中一些柵電極的柵極間距被設置成不同于沿著平行于標準單元的電源配線的X方向設置的布線網格間隔的值，并且沿著平行于標準單元的電源配線的X方向的單元寬度被設置成柵電極的柵極間距的最小值的整數(shù)倍，該柵極間距被設置成不同于沿著X方向設置的布線網格間距的值。
根據上述結構，單元寬度被設置成最小柵極間距的整數(shù)倍，以便單元可以基于最小柵極間距被布置而中間沒有任何間隔。因此，可以減小芯片面積，并且單元可以被布置為中間沒有任何間隔。因此，包括柵極寬度和柵極間隔的柵電極圖案可以是規(guī)則的。于是，可以提高柵電極最終尺寸的精度，并且可以在每個標準單元中處理OPC。
根據本發(fā)明的標準單元包括多個柵電極和多個偽柵電極，其中沿著平行于標準單元電源配線的X方向的單元寬度是柵電極和偽柵電極的柵極間距的最小柵極間距的整數(shù)倍，其柵極間距不同于沿著X方向的布線網格間隔。
根據上述結構，單元寬度是最小柵極間距的整數(shù)倍，以便單元可以基于最小柵極間距被布置而中間沒有任何間隔。因此，可以減小芯片面積，并且單元可以被布置為中間沒有任何間隔。因此，包括柵極寬度和柵極間隔的柵電極圖案可以是規(guī)則的。于是，可以提高柵電極最終尺寸的精度，并且可以在每個標準單元中處理OPC。作為另一個優(yōu)點，偽柵電極的提供可以進一步提高柵極寬度和柵極間隔的規(guī)則性，其很大程度上對在每個標準單元中的OPC處理的便利性做出了貢獻。
標準單元的柵極間距較佳地都相等。因此，柵電極的圖案可以將完美的規(guī)則性給予柵極間距，并且柵電極最終尺寸的精度可以進一步提高。
標準單元的柵電極的柵極寬度中的至少一個較佳地不同于其它柵極寬度。當在柵電極圖案的部分中因此喪失規(guī)則性時，芯片面積可以減小，柵電極最終尺寸的精度可以提高，并且可以在每個標準單元中處理OPC，同時維持了設計標準單元的自由度。
標準單元較佳地進一步包括多個能傳輸輸入信號或輸出信號的端子，其中端子位于沿著垂直于在自動布局&布線中使用的單元的電源配線的Y方向的布線網格上，并且具有沿著平行于電源配線的X方向延伸的形狀。
進一步，端子的較短側尺寸較佳地與自動布局&布線中的配線寬度對應，端子的較長側尺寸較佳地至少是沿著X方向的布線網格的間隔，并且最多是通過從沿著X方向單元的單元寬度中減去最小配線間隔而獲得的長度。
進一步，端子的較短側尺寸較佳地與自動布局&布線中的配線寬度對應，并且端子的較長側尺寸較佳地至少是“沿著X方向的布線網格間隔+配線寬度”，并且最多是從沿著X方向單元的單元寬度中減去最小配線間隔獲得的長度。
進一步，端子的較短側尺寸較佳地與自動布局&布線中的配線寬度對應，并且端子的較長側尺寸較佳地與“沿著X方向的布線網格間隔+配線寬度”對應。
因此，除了芯片面積可以減小這樣的優(yōu)點以外，柵電極最終尺寸的精度可以提高，并且在每個單元電池中都可以處理OPC，端子可以位于至少一個網格交點上，只要單元起點的Y坐標位于布線網格之間的中點，而不考慮單元起點的X坐標。為使之不同，對于單元起點的X坐標來說，處在X方向的布線網格之間的中點是不必要的。因此，任何附加區(qū)域都不必要提供在單元中以使所有的端子都位于布線網格上，或者任何無用的區(qū)域都不會在單元之間產生。因此，芯片面積可以減小。
在本發(fā)明中，標準單元庫可以包括上述的標準單元。于是，當設計半導體集成電路時，芯片面積可以減小，柵電極最終尺寸的精度可以減小，并且可以在每個標準單元中處理OPC。
在本發(fā)明中，半導體集成電路可以包括上述的標準單元。于是，可以獲得能減小芯片面積、提高柵電極最終尺寸的精度和在每個標準單元中處理OPC的半導體集成電路。
根據本發(fā)明的標準單元布局方法是用于利用標準單元綜合操作宏布圖的設計方法，其中至少標準單元的單元起點的Y坐標被設置在相鄰布線網格之間的中點或自動布局&布線中的布線網格上，并且該標準單元的單元起點的X坐標被設置在柵極間距之間的中點，而不是相鄰網格之間的中點或柵極間距網格上。在這種結構中使用的標準單元可以采用先前描述的任何標準單元。
根據上述結構，在單元布局中可以基于柵極間距確定單元起點的X坐標。這導致芯片面積的減小和中間沒有間隔的單元的布局。因此，包括柵極寬度和柵極間隔的柵電極圖案可以是規(guī)則的。于是，可以提高柵電極最終尺寸的精度，并且可以在每個標準單元中處理OPC。
正如所描述的那樣，根據本發(fā)明，任何附加區(qū)域都不必提供在單元中以使所有的端子都位于布線網格上，或者任何無用的區(qū)域都不會在單元之間產生。因此，芯片尺寸可以降低。
進一步，因為柵電極的圖案可具有規(guī)則性，所以柵電極最終尺寸的精度可以被提高，并且可以在每個標準單元中執(zhí)行OPC。
如目前所描述的那樣，根據本發(fā)明，配線長度可以降低。較短的配線長度對于減小芯片面積、由于電源壓降的降低的緣故而縮短延遲時間以及降低制造過程中的變化來說是有效的。


本發(fā)明的這些和其它目的以及優(yōu)點將通過下面的本發(fā)明較佳實施例的描述變得清楚。當執(zhí)行本發(fā)明時，在本說明書中沒有敘述的多個益處將引起本領域技術人員的注意。
圖1是根據本發(fā)明實施例1的標準單元的布圖。
圖2是根據實施例1的端子位置的圖解。
圖3是與實施例1相關的、用于描述使端子位于網格交點的失敗的布圖。
圖4是根據實施例1的修改實施例的標準單元的布圖。
圖5是根據本發(fā)明實施例2的利用標準單元的自動布局&布線方法的設計流程圖。
圖6是根據本發(fā)明實施例2的標準單元的布圖。
圖7是根據本發(fā)明實施例3的利用標準單元的自動布局&布線方法的處理流程圖。
圖8是根據本發(fā)明實施例3的標準單元的布圖。
圖9是根據本發(fā)明實施例4的利用標準單元的自動布局&布線方法的設計流程圖。
圖10是根據實施例4的標準單元的布圖。
圖11是根據本發(fā)明實施例5的標準單元的布圖。
圖12是根據實施例5的端子位置的圖解。
圖13是與實施例5相關的、用于描述使端子位于網格交點的失敗的布圖。
圖14是實施例5中包括具有不同柵極寬度的柵電極的標準單元的布圖。
圖15是根據本發(fā)明實施例6的利用標準單元的自動布局&布線方法的設計流程圖。
圖16是根據實施例6的標準單元的布圖。
圖17是根據常規(guī)技術的標準單元的布圖。
圖18是根據常規(guī)技術的標準單元的另一布圖。
具體實施例方式
下面，參照附圖描述根據本發(fā)明的標準單元布局方法的較佳實施例。
實施例1圖1是根據本發(fā)明實施例1的標準單元的布圖。沿著標準單元的電源配線S的方向指的是X方向，而垂直于電源配線S的方向指的是Y方向。電源配線S僅是示例，并且不必要如所示的那樣配置。
參見圖1中的附圖標記，x1-x13表示用在自動布局&布線中以及沿著X方向被提供的布線網格，y1-y8表示沿著Y方向被提供的布線網格，C1、C2和C3表示標準單元，O1、O2和O3分別表示C1、C2和C3的起點，T表示能傳輸標準單元Ci(i＝1，2，...)的輸入信號或輸出信號的端子，G表示柵電極。
自動布局&布線工具是用于確定單元和塊的位置以及在它們的端子中排布路徑的自動設計工具。自動設計工具包括在計算機上處理并預先在計算機上安裝和使用的程序。
當使用自動布局&布線工具時，在沿著X和Y方向的布線網格上，配線可以提供有最小配線寬度。用于配線的布線網格在X方向上以相等的間隔Lx被設置，并且在Y方向以相等的間隔Ly被設置?；旧希煌呐渚€層分別用于X方向上的配線和Y方向上的配線，并且不同的配線層通過層間連接的方式結合。
配線結構的端子T具有沿著X方向水平延伸的矩形形狀。端子T的較短側與自動布局&布線中的配線寬度W對應。較長側至少是(Lx+W)，其中Lx是布線網格的間隔，而W是配線寬度。
為了利用自動布局&布線工具為端子T提供配線連接，端子T必須包括網格交點(布線網格彼此相交的點)(參見黑色圓點)。在實施例1中，端子T具有水平延伸(沿著X方向延伸)的矩形形狀，并且沿著Y方向位于布線網格yi(i＝1，2，...)上。
與根據實施例1的結構相反，如圖3所示，當配線結構的端子T具有垂直延伸(沿著Y方向延伸)的矩形形狀，一些端子T沒有位于網格交點上，如被橢圓圍住的端子T所示。這與圖17所示的常規(guī)技術的不利條件相同。
當端子T具有水平延伸的矩形形狀并且其較長側尺寸是(Lx+W)時，端子T與布線網格的交點最大限度地相交在兩個位置處，如圖2所示的端子T11和T17所示例的。進一步，即使當端子T沿著X方向從端子T11和T17所示的位置移開時，端子T至少與端子T12-T16所示例的一個網格交點相交。
根據實施例1，單元的位置沿著Y方向被限制。然而，當單元沿著X方向任意設置時，端子T可以位于至少一個布線網格交點上。因此，根據圖17所示的常規(guī)技術使各個單元的起點沿著X方向位于網格內的中點以使所有的端子T位于布線網格上是不必要的。更明確地說，為了使所有的端子T位于布線網格上而被提供的附加區(qū)域R1、R2和R3，不必要被提供在單元中，或者無用區(qū)域R1、R2和R3不會在單元之間產生。因此，芯片面積可以減小。
配線結構的端子T的較長側尺寸的上限值實質上是從沿著X方向的單元C的單元寬度中減去最小配線間隔所獲得的長度。進一步，正如所描述的一樣，考慮到面積效率，將配線結構的端子T的較長側尺寸較佳地設置成(Lx+W)。然而，(Lx+W)的值可以認為是配線結構的端子T的較長側尺寸的下限值。
在上述的實施例1中，當在設計中綜合了邏輯塊時，本發(fā)明被應用在標準單元中。然而，在實施例1中，本發(fā)明也可以應用在柵極間距被預先設置的門陣列單元(gate array cell)中。在這種情況下，只要柵極陣列的端子具有和標準單元的端子相同的形狀，那么就可以獲得圖中相同的結構。于是，減小單元面積的效果可以按照與標準單元的情況相同的方式獲得?？商娲?，當布線網格延伸等于門陣列單元的柵極間距時，可以避免塊面積的增加。
圖1也示出利用實施例1描述的單元設計的半導體集成電路的一部分。當使用上述的單元時，集成電路的面積可以減小是不必說的。
如圖4所示，根據實施例1，具有不必與Lx的整數(shù)倍相對應的單元寬度的單元的起點不可能總是位于沿著X方向的相鄰布線網格的中點。圖4所示的結構可以取得與實施例1所獲得的效果相同的效果。
實施例2圖5是根據本發(fā)明實施例2的利用標準單元的自動布局&布線方法的設計流程圖。
用于執(zhí)行自動布局&布線方法的自動布局&布線裝置，包括用于從外部獲得邏輯電路的連接信息的連接信息輸入設備，用于從外部獲得邏輯電路的設計約束條件的設計約束條件輸入設備，用于從外部獲得標準單元布圖信息的布圖信息輸入設備，用于基于獲得的連接信息臨時布置各個單元的臨時布局設備，和用于對臨時布置的單元再定位以減小面積的再定位設備。這樣結構的自動布局&布線裝置對包括多個標準單元的邏輯電路進行布局和布線。
首先，用于將多個標準單元彼此連接的邏輯電路的電路連接信息、自動布局&布線所需的設計約束條件和各個標準單元的布圖數(shù)據被預先存儲在未示出的存儲設備中。存儲在存儲設備中的布圖信息指的是具有與實施例1中所述結構相同的單元C21、C22和C23的布圖。
基于上述配置，在數(shù)據讀取步驟S1中，自動布局&布線裝置從存儲設備中讀取電路連接信息、設計約束條件和各個標準單元的布圖數(shù)據。
接下來，如圖6所示，在臨時布局步驟S2中，自動布局&布線基于電路連接信息臨時布置單元C21、C22和C23，以便第一標準單元C21、C22和C23的起點O21、O22和O23位于沿著X方向的相鄰布線網格之間的中點和沿著Y方向布線網格之間的中點。第一標準單元C21、C22和C23具有實施例1所述的結構，并且每一個在自動布局&布線中都具有不必與布線網格的間隔的整數(shù)倍對應的單元寬度。
接下來，在再定位步驟S3中，自動布局&布線裝置從臨時布置的標準單元中提取單元，其中單元起點的Y坐標在自動布局&布線中位于相鄰布線網格之間的中點或布線網格上，并且單元起點的X坐標位于相鄰布線網格之間的中點或布線網格上。在圖6所示的示例中，單元C21、C22和C23被提取。
接下來，在再定位步驟S3中，自動布局&布線裝置通過沿著X方向移動單元C21、C22和C23再定位被提取的單元C21、C22和C23，以便消除與之鄰接的額外區(qū)域R21、R22和R23，從而它們各自的單元邊界變?yōu)楸舜私佑|，于是邏輯部分的面積可以減小。
因此，在實際的布線處理步驟S4中，自動布局&布線裝置對再定位的單元C21、C22和C23相對于彼此進行布線。
當執(zhí)行再定位步驟S3時，在臨時布局步驟S2中可以消除額外區(qū)域R21和R22(陰影區(qū))。因此，邏輯面積可以減小，并且芯片面積可以減小。
實施例3圖7是根據本發(fā)明實施例3的利用標準單元的自動布局&布線方法的設計流程圖。
用于執(zhí)行自動布局&布線方法的自動布局&布線裝置包括用于從外部獲得邏輯電路的連接信息的連接信息輸入設備，用于從外部獲得邏輯電路的設計約束條件的設計約束條件輸入設備，用于從外部獲得標準單元布圖信息的布圖信息輸入設備，用于基于獲得的連接信息布置單元的布局設備，用于為連接各個單元的端子提供臨時布線的臨時布線處理設備，用于形成端子的端子成形處理設備，和實際布線處理設備。
首先，用于將多個標準單元彼此連接的邏輯電路的電路連接信息、自動布局&布線所需的設計約束條件和各個標準單元的布圖數(shù)據被預先存儲在未示出的存儲設備中。存儲在存儲設備中的布圖信息基本上具有近似于有關單元C11、C12和C13具有的實施例1所述結構的布圖信息的結構。布圖信息的細節(jié)將在下面給出。
基于上述配置，在數(shù)據讀取步驟S11中，自動布局&布線裝置從存儲設備中讀取用于將多個單元彼此連接的邏輯電路的電路連接信息、用于自動布局&布線的設計約束條件和每個標準單元的布圖數(shù)據。如先前所提到的，讀取的布圖數(shù)據基本上具有與實施例1中所述的結構相似的結構，端子T的較長側尺寸被設置成通過從沿著X方向的單元寬度中減去最小配線間隔獲得的長度。端子T的較長側尺寸在后續(xù)的步驟中將被減小。進一步，在自動布局&布線中單元寬度不必是布線網格的間隔的整數(shù)倍。
接下來，在標準單元布局步驟S12中，自動布局&布線裝置基于電路連接信息布置單元C31、C32和C33，以便單元起點O31、O32和O33位于沿著Y方向的相鄰布線網格之間的中點。
接下來，在臨時布線處理步驟S13中，自動布局&布線裝置通過基于電路連接信息的配線連接多個端子T。因為端子T的形狀沿著X方向延伸，所以在臨時布線中的自由度增加，這降低了整個布線長度。
此后，自動布局&布線裝置自動確認需要實現(xiàn)有效連接的端子的形狀和尺寸，并從端子T中排除任何不必要的部分，以在端子形狀處理步驟S14中減小端子的尺寸。
最后，在實際的布線處理步驟S15中，自動布局&布線裝置對標準單元相對于彼此布線。因為在端子形狀處理步驟S14中，布線資源由于端子尺寸的減少而增加，所以標準單元按照增加的布線資源最大化利用的方式相對于彼此布線。
通過執(zhí)行步驟S11-S15，可以減小整個布線長度，并且可以實現(xiàn)由于增加的布線資源帶來的配線容量和延遲時間的降低以及設計TAT的降低。
進一步，不必根據圖17所示的常規(guī)技術的單元C51、C52和C53中的那樣，使各個單元起點位于沿著X方向的網格內的中點，以使所有的端子T位于布線網格上。換句話說，沒有必要在單元中提供區(qū)域R1、R2和R3以使所有的端子T位于布線網格上，或者區(qū)域R1、R2和R3不會在單元之間產生。因此，芯片面積可以減小。
實施例4圖9是根據本發(fā)明實施例4的利用標準單元的自動布局&布線方法的設計流程圖。
用于執(zhí)行自動布局&布線方法的自動布局&布線裝置，包括用于從外部獲得邏輯電路的連接信息的連接信息輸入設備，用于從外部獲得邏輯電路的設計約束條件的設計約束條件輸入設備，用于從外部獲得包括具有與布線網格的間隔的整數(shù)倍對應的單元寬度的單元的標準單元庫的布圖信息和包括具有不必與布線網格的間隔的整數(shù)倍對應的單元寬度的單元的標準單元庫的布圖信息的布圖信息輸入設備，用于基于所獲得的連接信息布置標準單元庫的具有與布線網格的間隔的整數(shù)倍對應的單元寬度的單元的布局設備，用于將被布置的單元用標準單元庫中相同邏輯的并具有不必與布線網格的間隔的整數(shù)倍對應的單元寬度的單元替換的單元替換設備，用于再定位單元以減小單元占用面積的再定位設備，和用于基于連接信息通過配線連接再定位的單元的實際布線處理設備。
具有與布線網格的間隔的整數(shù)倍對應的單元寬度的一組標準單元指的是第一組單元，并且具有不必與布線網格的間隔的整數(shù)倍對應的單元寬度的一組標準單元指的是第二組單元。
首先，用于將多個標準單元彼此連接的邏輯電路的電路連接信息、自動布局&布線所需的設計約束條件和各個標準單元的布圖數(shù)據被預先存儲在未示出的存儲設備中。存儲在存儲設備中的布圖信息基本上具有近似于有關單元C11、C12和C13具有的實施例1所述結構的布圖信息的結構。然而，布圖信息包括第一組單元的布圖信息和第二組單元的布圖信息。
基于上述配置，在數(shù)據讀取步驟S21中，自動布局&布線裝置從存儲設備中讀取用于將多個單元彼此連接的邏輯電路的電路連接信息、用于自動布局&布線的設計約束條件以及第一組單元的布圖數(shù)據和第二組單元的布圖數(shù)據。
接下來，在臨時布局步驟S22中，如圖10所示，自動布局&布線裝置基于電路連接信息對布圖信息已經被讀取的第一單元Cb11、Cb12和Cb13進行布置，以便其起點Ob11、Ob12和Ob13位于沿著X方向的相鄰布線網格之間的中點和沿著Y反向的相鄰布線網格之間的中點。
接下來，在單元替換步驟S23中，自動布局&布線裝置基于相同的邏輯用第二單元Cb21、Cb22和Cb23替換第一單元Cb11、Cb12和Cb13。在替換中，第二單元Cb21、Cb22和Cb23的起點Ob21、Ob22和Ob23被設置成具有與單元Cb11、Cb12和Cb13的起點Ob11、Ob12和Ob13相同的坐標。
接下來，在再定位步驟S24中，自動布局&布線裝置通過沿著X方向移動第二單元Cb21、Cb22和Cb23來再定位它們，以便單元所占的面積減小。單元最大限度地移至相鄰單元的單元邊界彼此接觸的點。
因此，在實際的布線處理步驟S25中，自動布局&布線裝置基于連接信息對再定位的第二單元Cb21、Cb22和Cb23相對于彼此布線。
根據上述設計流程，當使用不能直接處理具有不必與布線網格的間隔的整數(shù)倍對應的單元寬度的第二單元的自動布局&布線工具時，可以消除圖10所示的區(qū)域Rb21和Rb22(陰影區(qū))。因此，包括標準單元的邏輯區(qū)可以減小，并且芯片面積可以因此減小。
實施例5圖11是根據本發(fā)明實施例5的標準單元的布圖。沿著標準單元的電源配線S的方向指的是X方向，而垂直于電源配線S的方向指的是Y方向。電源配線S僅是示例，并且不必要如所示的那樣配置。
參見圖11中的附圖標記，x1-x13表示用于自動布局&布線的平行于Y方向設置的并沿著X方向彼此相連的布線網格，y1-y8表示平行于X方向設置的并沿著Y方向彼此相連的布線網格，gx1-gx10表示用于自動布局&布線的柵極間距的平行于Y方向設置并沿著X方向彼此相連的網格，C61、C62和C63是標準單元，O61、O62和O63分別是標準單元C61、C62和C63的起點，T表示能傳輸標準單元Ci(i＝1，2，...)的輸入信號或輸出信號的端子，G表示柵電極，并且DG表示偽柵電極。
在標準單元C61、C62和C63中，柵電極G和偽柵電極DG的柵極寬度和柵極間隔是常數(shù)，并且標準單元C61、C62和C63沿著X方向的單元寬度是柵極間距Gx(柵極間距的值＝柵極寬度+柵極間隔)的最小值的整數(shù)倍(在圖11中，標準單元C61、C62和C63的單元寬度是Gx的三倍寬)。
自動布局&布線工具是用于確定單元和塊的位置以及在它們的端子中排布路徑的自動設計工具。自動布局&布線工具按照與前述的各個實施例相同的方式構造。
在使用自動布局&布線工具的布局中，因為每個單元沿著X方向的單元寬度是柵極間距Gx的整數(shù)倍，所以各個單元可以位于柵極間距沿著X方向的網格位置上。
自動布局&布線工具的使用允許在沿著X和Y方向的布線網格上以最小配線寬度提供配線。布線網格在X方向上以不同于柵極間隔Gx的相同間隔Lx定位，并且在Y方向上以相同間隔Ly定位。基本上，不同的配線層用于X方向上的配線和Y方向上的配線，并且不同的配線層通過層間連接的方式相結合。
配線結構的端子T具有沿著X方向水平延伸的矩形形狀。端子T的較短側尺寸與自動布局&布線中的配線寬度W對應。較長側尺寸至少是(Lx+W )。
為了利用自動布局&布線工具為端子T提供配線連接，端子T必須包括網格交點(布線網格彼此相交的點)(參見黑色圓點)。在實施例5中，端子T具有水平延伸(沿著X方向延伸)的矩形形狀，并且沿著Y方向位于布線網格yi(i＝1，2，...)上。
與根據實施例5的結構相反，如圖13所示，當配線結構的端子T具有在Y方向上垂直延伸(沿著Y方向延伸)的矩形形狀，一些端子T沒有位于網格交點上，如被橢圓圍住的端子T所示。這與圖17所示的常規(guī)技術的不利條件相同。
當如實施例5中一樣端子T具有水平延伸的矩形形狀并且其較長側尺寸是(Lx+W)時，端子T與布線網格的交點最大限度地相交在兩個位置處，如圖12所示的端子T11和T17所示例的。進一步，即使當端子T沿著X方向從端子T11和T17所示的位置移開時，端子T至少與端子T12-T16所示例的一個網格交點相交。
根據實施例5，盡管單元的位置在Y方向上受限制，但是即使當單元以不同于X方向上的布線網格Lx的柵極間距Gx的整數(shù)倍被設置時，端子T仍然可以位于至少一個布線網格交點上。因此，如根據圖17的常規(guī)技術的單元C51、C52和C53所示，使單元的起點沿著X方向位于網格內的中點以使所有的端子T位于布線網格上是不必要的。換句話說，不必在單元中提供為了使所有的端子T位于布線網格上的額外區(qū)域R1、R2和R3，或者無用區(qū)域R1、R2和R3不會在單元之間產生。因此，芯片面積可以減小。
不僅在各個標準單元C61、C62和C63的內部，而且在標準單元C61、C62和C63之間，柵電極和偽柵電極的圖案中的柵極寬度和柵極間隔相等。因此，柵電極最終尺寸的精度可以提高。進一步，當標準單元相鄰設置時，柵電極和偽柵電極的圖案中的柵極寬度和柵極間隔與它們單獨設置時相同。
配線結構的端子T的較長側尺寸的上限值實質上是從沿著X方向的單元C的單元寬度中減去最小配線間隔所獲得的長度。進一步，正如所描述的那樣，考慮到面積效率，配線結構的端子T的較長側尺寸較佳地被設置成(Lx+W)。然而，(Lx+W)的值可以認為是配線結構的端子T的較長側尺寸的下限值。
在上述的實施例5中，當在設計中綜合了邏輯塊時，本發(fā)明被應用在標準單元中。然而，根據實施例5，本發(fā)明也可以應用在柵極間距預先設置的門陣列單元中。在這種情況下，門陣列單元的端子應該具有和標準單元的端子相同的形狀。于是，可以按照與標準單元的情況相同的方式獲得減小單元面積的效果?？商娲兀敳季€網格延伸到等于門陣列單元的柵極間距時，可以避免塊面積的增加。
在實施例5中，在柵電極和偽柵電極中的柵極寬度都是相等的，然而，不必要相等。圖14示出在標準單元的示例，其中柵電極和偽柵電極的部分中柵極寬度不相等。
在圖14中，附圖標記C81表示標準單元。標準單元C81包括柵電極G、偽柵電極DG以及具有不同于柵電極G和偽柵電極DG的柵極寬度的兩個柵電極G2，其中設置柵電極G2的寬度，以便標準單元C81沿著X方向的單元寬度是柵極間隔Gx的整數(shù)倍。在圖14中，標準單元C81的單元寬度是柵極間距Gx的9倍寬。因為當X方向上每個單元的單元寬度是柵極間距Gx的整數(shù)倍時，希望處理速度比在利用常規(guī)的自動布局&布線工具的布局中每個單元的單元寬度取任意值時更快，所以柵電極G2的寬度這樣設置。然而，柵電極G2的寬度不必按照前述的方式設置。沒有在圖14中示出端子以簡化描述。
正如所描述的那樣，在包括含有具有不同柵極寬度的柵電極的標準單元的情況下，當端子具有水平延伸的矩形形狀，其中較長側尺寸是(Lx+W)以便端子與至少一個網格交點相交時，X方向上的單元位置可以隨意設置，這避免單元之間的任何附加區(qū)域的產生。
進一步，當考慮到自動布局&布線的處理速度，X方向上每個單元的單元寬度被設置成柵極間距Gx的整數(shù)倍時，如上述情況一樣，不會在單元之間產生任何附加區(qū)域。作為另一個優(yōu)點，因為柵電極和偽柵電極的圖案中可以包括柵極寬度和柵極間隔不相等的部分，所以設計標準單元中的自由度提高。進一步，在每個標準單元中處理OPC的效果與其它實施例中相同。
以上描述的是其中提供了具有不同柵極寬度的柵電極的結構。然而，實施例5可以按照相同的方式應用在其中提供了具有不同柵極寬度的偽柵電極的單元結構以及其中提供了具有不同柵極間隔的柵電極和偽柵電極的單元結構中。
實施例5的描述以提供偽柵極DG為前提，然而，當實施例5應用在沒有提供偽柵電極DG并且從每個標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離是常數(shù)的結構中時，可以按照相同的方式獲得相同的效果。在這種結構中，從每個標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離以及從相鄰的另一標準單元的單元邊界到最接近的附近區(qū)的柵電極的距離都是常數(shù)。因此，在實施例5中所獲得的效果，也就是可以在每個標準單元中處理OPC，可以按照相同的方式在上述結構中被實現(xiàn)。
例如，即使在圖11所示的沒有提供偽柵電極DG的結構中，沿著X方向從標準單元C61、C62和C63的每個單元邊界到柵電極的距離是“Gx-柵極寬度/2”并且是恒定的。設置在每個標準單元端部的晶體管和相鄰標準單元的柵電極G之間的距離是“2Gx-柵極寬度”并且是恒定的。例如，即使在參見圖11所述的結構中沒有提供偽柵電極DG的情況下，沿著X方向從各自標準單元C61、C62和C63的每個單元邊界到位于每個標準單元的端部的柵電極G的距離是常數(shù)(Gx-柵極寬度/2)。進一步，沿著X方向從位于每個標準單元的端部的柵電極G到位于每個相鄰標準單元的端部的柵電極G的距離是常數(shù)(2Gx-柵極寬度)。
實施例6圖15是根據本發(fā)明實施例6利用標準單元的自動布局&布線方法的設計流程圖。
用于執(zhí)行自動布局&布線方法的自動布局&布線裝置，包括用于從外部獲得邏輯電路的連接信息的連接信息輸入設備，設計約束條件輸入設備，用于獲得標準單元布圖信息的布圖信息輸入設備，和用于基于所獲得的連接信息布置單元的布局設備。這樣結構的自動布局&布線裝置包括多個標準單元的邏輯電路進行布局和布線。
首先，用于將多個標準單元彼此連接的邏輯電路的電路連接信息、自動布局&布線所需的設計約束條件和各個標準單元的布圖數(shù)據被預先存儲在未示出的存儲設備中。存儲在存儲設備中的布圖信息指的是具有與實施例5所述的結構相同的單元C91、C92和C93的布圖。
基于上述配置，在數(shù)據讀取步驟S31中，自動布局&布線裝置從存儲設備中讀取邏輯電路的電路連接信息、設計約束條件和各個標準單元的布圖數(shù)據。
接下來，在布局步驟S32中，自動布局&布線裝置基于電路連接信息布置單元C91、C92和C93。如圖16所示，單元C91、C92和C93沿著X方向位于與調整單元寬度的柵極間距Gx的整數(shù)倍對應的網格位置處，并在Y方向上位于相鄰的布線網格之間的中點。
此后，在實際的布線處理步驟S33中，自動布局&布線裝置對布局的單元C91、C92和C93相對于彼此布線。
實施例6中，在單元布局步驟S32中，單元沿著X方向位于與調整單元寬度的柵極間距Gx的整數(shù)倍對應的網格位置處，以便單元面積可以減小，并且芯片尺寸因此減小。
進一步，在實施例6中，使用了實施例1和實施例5中所述的標準單元。因此，在布置的標準單元C91、C92和C93的柵電極圖案中柵極寬度和柵極間隔相等，這導致柵電極最終尺寸中精度的提高。柵電極最終尺寸中精度的提高不僅可以在每個標準單元C91、C92和C93內部而且可以在標準單元之間實現(xiàn)。
進一步，當標準單元相鄰設置時，在柵電極和偽柵電極的圖案中的柵極寬度和柵極間隔與它們單獨設置時相同。因此，可以在每個標準單元中處理OPC。
用于實施例6所示的標準單元的自動布局&布線方法可以利用CPU等通過執(zhí)行操作過程，實現(xiàn)數(shù)據讀取步驟S31、布局步驟S32、實際的布線處理步驟S33等。于是，設計者可以利用鍵盤等，將設計約束條件等輸入存儲設備，以便設計約束條件可以存儲在其中，并且進一步，在設計過程中經由監(jiān)視屏幕確認設計過程中的數(shù)據和布線過程完成后的數(shù)據。這樣，本實施例可以在硬件上實現(xiàn)。
雖然已經描述了本發(fā)明較佳實施例當前所考慮的問題，但是應該理解，可以在其中進行各種修改，并且意圖在所附權利要求中覆蓋所有落入本發(fā)明真實精神和范圍內的修改。
權利要求
1.一種單元，包括多個能傳輸輸入信號或輸出信號并且在設計半導體集成電路中用作最小單位的端子，其中所述多個端子被布置在沿著Y方向排布的布線網格上，并具有沿著X方向延伸的形狀，該Y方向是垂直于被用在自動布局和布線中的單元的電源配線的方向，該X方向是平行于該電源配線的方向。
2.如權利要求1所述的單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸至少是沿著X方向的布線網格的間隔，至多是通過從該單元沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
3.如權利要求1所述的單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸至少是“沿著X方向的布線網格的間隔+配線寬度”，至多是通過從該單元沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
4.如權利要求1所述的單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸等于“沿著X方向的布線網格的間隔+配線寬度”。
5.如權利要求1所述的單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸等于通過從該單元沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
6.如權利要求1所述的單元，其中所述單元是標準單元。
7.如權利要求1所述的單元，其中所述單元是門陣列單元。
8.一種半導體集成電路，包括權利要求1所述的單元和所述單元被安裝于其上的電路基板。
9.一種用于綜合操作宏布圖的標準單元庫，其中包括一標準單元，具有不同于與布線網格間隔的整數(shù)倍對應的尺寸的單元寬度。
10.如權利要求9所述的標準單元庫，其中所述標準單元包括多個柵電極，一些所述柵電極的柵極間距被設置成不同于沿著X方向設置的布線網格的間隔的值，該X方向平行于所述標準單元的電源配線，并且沿著平行于所述標準單元的電源配線的X方向的單元寬度，被設置成所述柵電極的柵極間距的最小值的整數(shù)倍，所述柵電極的柵極間距被設置成不同于沿著該X方向設置的布線網格的間隔的值。
11.一種標準單元布局方法，作為用于利用標準單元綜合操作宏布圖的設計方法，其中至少一個標準單元的單元起點的Y坐標位于自動布局和布線中相鄰布線網格之間的中點，或在布線網格上，并且該標準單元的單元起點的X坐標位于相鄰布線網格之間的中點或處于不在布線網格上的位置。
12.如權利要求11所述的標準單元布局方法，其中權利要求1所述的單元被用作所述標準單元。
13.一種標準單元布局方法，作為用于利用標準單元綜合操作宏布圖的設計方法，其中所述標準單元被臨時布置，并且當被臨時布置的標準單元的單元起點的Y坐標位于自動布局和布線中相鄰布線網格之間的中點或布線網格上，而且該標準單元的單元起點的X坐標位于相鄰布線網格之間的中點或布線網格上時，所述單元起點被移動到具有該單元起點的標準單元與相鄰的標準單元相接觸的位置。
14.如權利要求13所述的標準單元布局方法，其中權利要求1所述的單元被用作所述標準單元。
15.一種標準單元布局方法，作為用于利用標準單元綜合操作宏布圖的設計方法，其中所述標準單元被臨時布置，并且當被臨時布置的標準單元包括第一組單元，該第一組單元中的每個單元具有與自動布局和布線中布線網格的間隔的整數(shù)倍對應的單元寬度時，所述第一組單元被第二組單元替換，該第二組單元中的每個單元具有不必與該布線網格的間隔的整數(shù)倍對應的單元寬度。
16.如權利要求15所述的標準單元布局方法，其中被包括在權利要求4所述單元庫中的單元被用作所述第二組單元。
17.一種標準單元布局方法，包括布置權利要求5所述的標準單元的步驟；根據所述標準單元的連接信息為被布置的標準單元提供臨時布線的步驟；和從被包括在所述標準單元中的端子的布圖中排除任何對于配線來說不必要的部分的步驟。
18.一種包括多個柵電極的標準單元，其中所述標準單元的沿著平行于標準單元的電源配線的X方向的單元寬度是不同于沿著該X方向的布線網格的間隔的數(shù)值的整數(shù)倍。
19.一種包括多個柵電極的標準單元，其中一些所述柵電極的柵極間距被設置成不同于沿著X方向設置的布線網格的間隔的值，該X方向平行于所述標準單元的電源配線，并且沿著平行于所述標準單元的電源配線的X方向的單元寬度被設置成所述柵電極的柵極間距的最小值的整數(shù)倍，所述柵電極的柵極間距被設置成不同于沿著X方向設置的布線網格的間隔的值。
20.如權利要求19所述的標準單元，其中所述柵電極包括偽柵電極。
21.如權利要求19所述的標準單元，其中所述柵極間距都是相等的。
22.如權利要求19所述的標準單元，其中所述柵電極中至少一個的柵極寬度不同于其它柵電極的柵極寬度。
23.如權利要求19所述的標準單元，進一步包括多個能傳輸輸入信號或輸出信號的端子，其中所述端子位于沿著垂直于被用在自動布局和布線中的單元的電源配線的Y方向的布線網格上，并且每個端子都具有沿著平行于所述電源配線的X方向延伸的形狀。
24.如權利要求23所述的標準單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸至少是沿著X方向的布線網格的間隔，至多是通過從該標準單元的沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
25.如權利要求23所述的標準單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸至少是“沿著X方向的布線網格的間隔+配線寬度”，至多是通過從該標準單元的沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
26.如權利要求23所述的標準單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸等于“沿著X方向的布線網格的間隔+配線寬度”。
27.如權利要求23所述的標準單元，其中所述端子的較短側尺寸與自動布局和布線中的配線寬度對應，并且所述端子的較長側尺寸等于通過從該標準單元的沿著X方向的單元寬度中減去最小配線間隔所獲得的長度。
28.一種標準單元庫，包括權利要求19所述的標準單元。
29.一種半導體集成電路，包括權利要求19所述的標準單元和所述標準單元被安裝于其上的電路基板。
30.一種標準單元布局方法，作為用于利用標準單元綜合操作宏布圖的設計方法，其中至少一個標準單元的單元起點的Y坐標位于自動布局和布線中相鄰布線網格之間的中點，或在布線網格上，并且該標準單元的單元起點的X坐標位于不同于相鄰布線網格的柵極間距網格之間的中點或在柵極間距網格上。
31.如權利要求30所述的標準單元布局方法，其中權利要求19所述的標準單元被用作所述標準單元。
32.一種標準單元布局方法，包括將邏輯電路的連接信息、標準單元的布圖信息和該標準單元的設計約束條件信息存儲在存儲設備中的步驟；從該存儲設備中讀取關于待設計的標準單元的信息的步驟；基于被讀取的信息布置所述標準單元的步驟；和為被布置的標準單元提供實際布線的步驟，其中各個步驟在操作電路中被執(zhí)行。
33.如權利要求32所述的標準單元布局方法，其中權利要求19所述的標準單元被用作所述標準單元。
全文摘要
根據本發(fā)明的單元包括多個能傳輸輸入信號或輸出信號并且在設計半導體集成電路中用作最小單位的端子，其中該多個端子被布置在沿著Y方向排布的布線網格上，該Y方向為垂直于在自動布局和布線中使用的該單元的電源配線的方向，并具有沿著平行于該電源配線的方向的X方向延伸的形狀，更明確地，這樣的形狀例如是所述端子的較長側尺寸等于“沿著X方向的布線網格間隔+配線寬度”。根據這種結構，可以減小單元面積，這有利地引起芯片面積的縮減。
文檔編號H01L21/70GK1794459SQ200510132639
公開日2006年6月28日 申請日期2005年12月20日 優(yōu)先權日2004年12月20日
發(fā)明者一柳美和, 森脅俊幸, 當房哲朗 申請人:松下電器產業(yè)株式會社