專利名稱：高壓金屬氧化物半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高壓元件，尤其涉及一種高壓金屬氧化物半導(dǎo)體(metal-oxide-semiconductor，MOS)晶體管元件以及其制作方法。
背景技術(shù)：
如本領(lǐng)域技術(shù)人員所知，在半導(dǎo)體元件制造中常有將高壓金屬氧化物半導(dǎo)體(MOS)元件與低壓金屬氧化物半導(dǎo)體元件同時(shí)整合的應(yīng)用。例如，使用低壓金屬氧化物半導(dǎo)體元件來制造控制電路，而使用高壓金屬氧化物半導(dǎo)體元件來制作電可編程只讀存儲(chǔ)器(electrically programmableread-only-memory，EPROM)或者是液晶顯示器的驅(qū)動(dòng)電路等。
為了避免高壓金屬氧化物半導(dǎo)體晶體管的短溝道效應(yīng)，通常是在柵極與漏極/源極之間形成元件隔離結(jié)構(gòu)來使柵極與漏極/源極的距離增加，達(dá)到降低溝道內(nèi)橫向電場的目的，而利用形成在元件周圍的溝道阻斷(channelstop)摻雜區(qū)來作為兩相鄰元件間的電性隔離，如此，高壓金屬氧化物半導(dǎo)體晶體管即使在高操作電壓(如30-40伏特)的操作下，仍能正常運(yùn)作。
請參閱圖1至圖9，其繪示的是現(xiàn)有制作一高壓金屬氧化物半導(dǎo)體元件的示意圖，其中圖8以及圖9為高壓金屬氧化物半導(dǎo)體元件的平面示意圖，而圖1為圖8中沿著切線I-I所視的剖面圖，圖3為圖9中沿著切線II-II所視的剖面圖。
首先，如圖1以及圖8所示，提供一半導(dǎo)體襯底10，其上形成有一P型井12，而在P型井12內(nèi)已預(yù)先形成有兩個(gè)N型井14。接著，在半導(dǎo)體襯底10表面上形成一墊氧化層16，然后，于墊氧化層16上形成掩模圖案20a及20b，其中掩模圖案20a定義出該高壓金屬氧化物半導(dǎo)體元件的溝道有源區(qū)域，而掩模圖案20b定義出該高壓金屬氧化物半導(dǎo)體元件的漏極/源極區(qū)域。掩模圖案20a及20b可以是氮化硅等介電材料所構(gòu)成。
如圖2所示，接著在半導(dǎo)體襯底10表面上形成一光致抗蝕劑層22，其包括一開口23，暴露出掩模圖案20a與掩模圖案20b之間的區(qū)域。然后，利用一離子注入工藝，將N型摻雜劑，如磷或砷等，注入半導(dǎo)體襯底10中，形成N型漂移擴(kuò)散區(qū)(N drift region)24。隨后，再將光致抗蝕劑層22去除。
如圖3以及圖9所示，接著在半導(dǎo)體襯底10表面上形成另一光致抗蝕劑層32，其包括一開口33，暴露出即將在半導(dǎo)體襯底10中形成的P型元件隔離摻雜區(qū)域。而如圖9所示，開口33并向內(nèi)連接至定義出該高壓金屬氧化物半導(dǎo)體元件的溝道有源區(qū)域的掩模圖案20a兩側(cè)。然后，以光致抗蝕劑層32作為離子注入掩模，將P型摻雜劑，例如硼等，經(jīng)由開口33注入半導(dǎo)體襯底10中，形成P型元件隔離摻雜區(qū)36。隨后，再將光致抗蝕劑層32去除。接著，再進(jìn)行一熱驅(qū)入(drive-in)工藝，以熱處理方法將先前注入半導(dǎo)體襯底10中的摻雜劑活化。
如圖4所示，接著進(jìn)行場氧化(field oxide)工藝，以氧化方式，在半導(dǎo)體襯底10表面上未被掩模圖案20a及20b覆蓋的區(qū)域形成場氧化層42與場氧化層44，其中場氧化層42形成在掩模圖案20a及20b之間，并且與N型漂移擴(kuò)散區(qū)24相鄰，而場氧化層44則形成在掩模圖案20b外側(cè)，且在P型元件隔離摻雜區(qū)36之上，并與P型元件隔離摻雜區(qū)36相鄰。在形成場氧化層42與場氧化層44的熱處理過程中，先前注入半導(dǎo)體襯底10的P型元件隔離摻雜區(qū)36會(huì)受到影響，而有向外橫向擴(kuò)散(lateral diffusion)的現(xiàn)象。
接著，如圖5所示，去除掩模圖案20a及20b，并且將半導(dǎo)體襯底10表面上的墊氧化層16去除。然后，如圖6所示，進(jìn)行熱氧化工藝，重新在裸露出來的半導(dǎo)體襯底10表面上成長一柵極氧化層56。接著，在N型漂移擴(kuò)散區(qū)24之間的溝道區(qū)域上形成一摻雜多晶硅柵極58，其是形成在柵極氧化層56上。形成摻雜多晶硅柵極58的步驟包括以化學(xué)氣相沉積(chemicalvapor deposition，CVD)工藝在半導(dǎo)體襯底10上形成一摻雜多晶硅層，然后再利用光刻以及蝕刻工藝定義出柵極結(jié)構(gòu)。
最后，如圖7所示，在半導(dǎo)體襯底10表面上形成一光致抗蝕劑層72，其包括一開口73，暴露出部分的漏極/源極區(qū)域。然后，利用一離子注入工藝，將N型摻雜劑，如磷或砷等，注入半導(dǎo)體襯底10的N型井14中，形成N型重?fù)诫s漏極/源極區(qū)域74。隨后，再將光致抗蝕劑層72去除。
上述制作現(xiàn)有高壓金屬氧化物半導(dǎo)體元件的方法具有以下的缺點(diǎn)，猶待進(jìn)一步的改進(jìn)(1)為了形成P型元件隔離摻雜區(qū)36，需要額外準(zhǔn)備一道離子注入光掩模，專門用在元件隔離上，因此成本較高。
(2)由于P型元件隔離摻雜區(qū)36的元件隔離是在場氧化層42及44的熱處理以及柵極氧化層56的熱氧化工藝之前即已植入半導(dǎo)體襯底10，因此，在植入之后尚要承受后面的高溫?zé)峁に?，?dǎo)致P型元件隔離摻雜區(qū)36有橫向擴(kuò)散問題，使得元件隔離的摻雜濃度不足以采用多晶硅場元件(poly fielddevice)，甚至不允許使用第一層金屬場元件(M1 field device)，這使得電路設(shè)計(jì)受限許多。此外，P型元件隔離摻雜區(qū)36的橫向擴(kuò)散問題也使得高壓元件的面積不容易進(jìn)一步縮小。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在提供一種改良的高壓金屬氧化物半導(dǎo)體元件的結(jié)構(gòu)與其制作方法，以解決上述現(xiàn)有技藝的問題。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，本發(fā)明提供一種制作高壓金屬氧化物半導(dǎo)體元件的方法，包括以下的步驟(1)提供一半導(dǎo)體襯底，其上形成有一具有一第一導(dǎo)電性的第一離子井；(2)于該半導(dǎo)體襯底上形成一墊氧化層；(3)于該墊氧化層上形成一氮化硅層；(4)蝕刻掉部分該氮化硅層，使剩下的該氮化硅層構(gòu)成一有源區(qū)域掩模，其覆蓋住該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域、一漏極區(qū)域、一源極區(qū)域以及一元件隔離區(qū)域；(5)進(jìn)行一氧化工藝，在未被該有源區(qū)域掩模覆蓋住的該半導(dǎo)體襯底上長出一第一場氧化層、一第二場氧化層以及第三場氧化層；(6)去除該有源區(qū)域掩模及該墊氧化層；(7)于該溝道區(qū)域長出一柵極氧化層；(8)于該柵極氧化層上形成一柵極；(9)進(jìn)行一第一離子注入工藝，同時(shí)于該漏極區(qū)域以及該源極區(qū)域內(nèi)形成一具有一第二導(dǎo)電性的漏極/源極摻雜區(qū)；以及(10)進(jìn)行一第二離子注入工藝，于該元件隔離區(qū)域內(nèi)形成一具有該第一導(dǎo)電性的元件隔離摻雜區(qū)。
根據(jù)本發(fā)明的另一優(yōu)選實(shí)施例，本發(fā)明提供一種高壓金屬氧化物半導(dǎo)體元件的結(jié)構(gòu)，包括一半導(dǎo)體襯底；一第一離子井，設(shè)于該半導(dǎo)體襯底中，且該第一離子井具有一第一導(dǎo)電性；一第一場氧化層(field oxide layer)，設(shè)于該第一離子井上，且該第一場氧化層包圍該高壓金屬氧化物半導(dǎo)體元件的一漏極(drain)區(qū)域；一漏極摻雜區(qū)，設(shè)于該漏極區(qū)域內(nèi)的該半導(dǎo)體襯底中，且該漏極摻雜區(qū)具有一第二導(dǎo)電性；一第二場氧化層，設(shè)于該第一離子井上，且該第二場氧化層包圍該高壓金屬氧化物半導(dǎo)體元件的一源極(source)區(qū)域，其中該第一場氧化層與該第二場氧化層之間為該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域；一源極摻雜區(qū)，設(shè)于該源極區(qū)域內(nèi)的該半導(dǎo)體襯底中，且該源極摻雜區(qū)具有該第二導(dǎo)電性；一柵極氧化層，設(shè)于該溝道區(qū)域上；一柵極，設(shè)于該柵極氧化層上；一第三場氧化層，設(shè)于該半導(dǎo)體襯底上，包圍該第一場氧化層以及該第二場氧化層，且該第三場氧化層與該第一場氧化層、該第二場氧化層之間是一元件隔離區(qū)域；以及一元件隔離摻雜區(qū)，設(shè)于該元件隔離區(qū)域內(nèi)的該半導(dǎo)體襯底中。
為了使本領(lǐng)域技術(shù)人員能更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而附圖僅供參考與說明用，并非用來對本發(fā)明加以限制。


圖1至圖7繪示的是現(xiàn)有制作一高壓金屬氧化物半導(dǎo)體元件的剖面示意圖；圖8以及圖9為高壓金屬氧化物半導(dǎo)體元件的平面示意圖，其中圖1為圖8中沿著切線I-I所視的剖面圖，圖3為圖9中沿著切線II-II所視的剖面圖；圖10至圖16繪示的是本發(fā)明制作一高壓N型金屬氧化物半導(dǎo)體元件的剖面示意圖；圖17為本發(fā)明高壓金屬氧化物半導(dǎo)體元件在以氮化硅掩模圖案定義有源區(qū)域之后的平面示意圖，其中圖10是圖17沿著切線III-III所視的剖面圖；圖18為本發(fā)明高壓金屬氧化物半導(dǎo)體元件的側(cè)視立體圖。
主要元件符號說明10 半導(dǎo)體襯底12 P型井14 N型井 16 墊氧化層
20a 掩模圖案 20b 掩模圖案20c 掩模圖案22 光致抗蝕劑層 23 開口24 N型漂移擴(kuò)散區(qū)32 光致抗蝕劑層33 開口 36 P型元件隔離摻雜區(qū)42 場氧化層 44 場氧化層46 場氧化層56 柵極氧化層 58 摻雜多晶硅柵極72 光致抗蝕劑層 73 開口74 N型重?fù)诫s漏極/源極區(qū)域82 光致抗蝕劑層 83 開口136 P型元件隔離摻雜區(qū)100 半導(dǎo)體襯底 112 P型離子井214 N型漂移擴(kuò)散區(qū)224a N型漸層摻雜井224b N型漸層摻雜井236 重?fù)诫s元件隔離摻雜區(qū) 256 柵極氧化層258 柵極 274a 漏極摻雜區(qū)274b 源極摻雜區(qū) 310 第一場氧化層320 第二場氧化層 330 第三場氧化層336 元件隔離區(qū)域 374a 漏極區(qū)域374b 源極區(qū)域具體實(shí)施方式
請參閱圖10至圖16，其繪示的是本發(fā)明制作一高壓N型金屬氧化物半導(dǎo)體元件的剖面示意圖，圖17為本發(fā)明高壓金屬氧化物半導(dǎo)體元件在以氮化硅掩模圖案定義有源區(qū)域之后的平面示意圖，而圖10是圖17中沿著切線III-III所視的剖面圖。本發(fā)明可應(yīng)用于高壓P型金屬氧化物半導(dǎo)體元件的制作，其中僅需將電性做適當(dāng)?shù)淖儞Q即可。
首先，如圖10所示，提供一半導(dǎo)體襯底10，其上形成有一P型井12，而在P型井12內(nèi)已預(yù)先形成有兩個(gè)N型井14，分別作為高壓元件漏極/源極的N型漸層擴(kuò)散區(qū)(N grade well)。接著，在半導(dǎo)體襯底10表面上形成一墊氧化層16。
然后，于墊氧化層16上形成掩模圖案20a、20b及20c，其中掩模圖案20a與掩模圖案20c相連接，其中掩模圖案20a定義出該高壓金屬氧化物半導(dǎo)體元件的溝道有源區(qū)域，掩模圖案20b定義出該高壓金屬氧化物半導(dǎo)體元件的漏極/源極區(qū)域，而掩模圖案20c定義出即將在半導(dǎo)體襯底10中形成的P型溝道阻斷區(qū)域或元件隔離摻雜區(qū)域。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，掩模圖案20a、20b及20c可以是氮化硅等介電材料所構(gòu)成。
本發(fā)明的特征在于以氮化硅定義有源區(qū)域時(shí)，即同時(shí)利用掩模圖案20c將P型溝道阻斷區(qū)域或元件隔離摻雜區(qū)域遮蓋住，因此，當(dāng)后續(xù)進(jìn)行場氧化工藝時(shí)，在P型溝道阻斷區(qū)域或元件隔離摻雜區(qū)域上方并不會(huì)有場氧化層的形成。
如圖11所示，接著在半導(dǎo)體襯底10表面上形成一光致抗蝕劑層22，其包括一開口23，暴露出掩模圖案20a與掩模圖案20b之間的區(qū)域。然后，利用一離子注入工藝，將N型摻雜劑，如磷或砷等，注入半導(dǎo)體襯底10中，形成N型漂移擴(kuò)散區(qū)(N drift region)24。隨后，再將光致抗蝕劑層22去除。接著，再進(jìn)行一熱驅(qū)入工藝，以熱處理方法將先前注入半導(dǎo)體襯底10中的摻雜劑活化。
如圖12所示，接著進(jìn)行場氧化工藝，以氧化方式，在半導(dǎo)體襯底10表面上未被掩模圖案20a、20b及20c覆蓋的區(qū)域形成場氧化層42、場氧化層44與場氧化層46，其中場氧化層42形成在掩模圖案20a及20b之間，并且與N型漂移擴(kuò)散區(qū)24相鄰，場氧化層44形成在掩模圖案20b及20c之間，而場氧化層46則形成在掩模圖案20c另一側(cè)或外側(cè)，而后續(xù)要形成的P型元件隔離摻雜區(qū)則是介于場氧化層44與場氧化層46之間。
場氧化層42、44與46的厚度為數(shù)千埃，例如3000至6000埃左右，但不限于此。同樣地，在掩模圖案20a、20b及20c的邊緣則會(huì)自然形成鳥嘴(bird’s beak)結(jié)構(gòu)。
相比于先前技藝，本發(fā)明在形成場氧化層42、44與46之前，并不進(jìn)行元件隔離摻雜區(qū)的離子注入工藝。
接著，如圖13所示，去除掩模圖案20a、20b及20c，并且將半導(dǎo)體襯底10表面上的墊氧化層16去除。去除掩模圖案20a、20b及20c的作法通常是利用濕蝕刻方式進(jìn)行，例如以熱磷酸溶液。墊氧化層16的去除則可以利用稀釋氫氟酸(DHF)溶液進(jìn)行。
如圖14所示，進(jìn)行熱氧化工藝，重新在裸露出來的半導(dǎo)體襯底10表面上成長一柵極氧化層56，其厚度約為300至900埃之間。接著，在N型漂移擴(kuò)散區(qū)24之間的溝道區(qū)域上形成一摻雜多晶硅柵極58，其是形成在柵極氧化層56上。
形成摻雜多晶硅柵極58的步驟包括以化學(xué)氣相沉積(chemical vapordeposition，CVD)工藝在半導(dǎo)體襯底10上形成一摻雜多晶硅層，然后再利用光刻以及蝕刻工藝定義出柵極結(jié)構(gòu)。
然后，如圖15所示，在半導(dǎo)體襯底10表面上形成一光致抗蝕劑層72，其包括一開口73，暴露出高壓NMOS元件的漏極/源極區(qū)域。然后，利用一離子注入工藝，將N型摻雜劑，如磷或砷等，注入半導(dǎo)體襯底10的N型井14中，形成N型重?fù)诫s漏極/源極區(qū)域74。隨后，再將光致抗蝕劑層72去除。
然后，如圖16所示，在半導(dǎo)體襯底10表面上形成一光致抗蝕劑層82，其包括一開口83，暴露出先前掩模圖案20c所覆蓋的區(qū)域，且光致抗蝕劑層82同時(shí)定義高壓PMOS元件(未示出)的漏極/源極區(qū)域。然后，利用一離子注入工藝，將P型摻雜劑，如硼等，經(jīng)由開口83注入半導(dǎo)體襯底10中，形成P型元件隔離摻雜區(qū)136。
本發(fā)明的另一主要特征在于用來進(jìn)行P型元件隔離摻雜區(qū)136的離子注入工藝的光致抗蝕劑層82，同時(shí)也適用來作為高壓PMOS元件(未示出)的漏極/源極區(qū)域的離子注入，因此，本發(fā)明P型元件隔離摻雜區(qū)136的摻雜濃度與高壓PMOS元件(未示出)的漏極/源極區(qū)域的摻雜濃度相同，約為1E15-2E15 atoms/cm3左右，其摻雜濃度可比先前技藝(約為1E14 atoms/cm3)要高。
請參閱圖18，其繪示的是本發(fā)明高壓金屬氧化物半導(dǎo)體元件的側(cè)視立體圖。如圖18所示，本發(fā)明提供的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，包括一半導(dǎo)體襯底100，其上形成有一P型離子井112；一第一場氧化層(fieldoxide layer)310，設(shè)于該P(yáng)型離子井112上，且第一場氧化層310包圍該高壓金屬氧化物半導(dǎo)體元件的一漏極(drain)區(qū)域374a；一N型重?fù)诫s漏極摻雜區(qū)274a，設(shè)于漏極區(qū)域374a內(nèi)的半導(dǎo)體襯底100中；一N型漸層摻雜井224a，包圍漏極摻雜區(qū)274a；一第二場氧化層320，設(shè)于第一離子井112上，且第二場氧化層320包圍該高壓金屬氧化物半導(dǎo)體元件的一源極(source)區(qū)域374b，其中第一場氧化層310與第二場氧化層320之間為該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域；一N型重?fù)诫s源極摻雜區(qū)274b，設(shè)于源極區(qū)域374b內(nèi)；一N型漸層摻雜井224b，包圍源極摻雜區(qū)274b；一柵極氧化層256，設(shè)于該溝道區(qū)域上；一柵極258，設(shè)于柵極氧化層256上；一第三場氧化層330，設(shè)于半導(dǎo)體襯底100上，包圍第一場氧化層310以及第二場氧化層320，且第三場氧化層330與第一場氧化層310、第二場氧化層320之間是一元件隔離區(qū)域336；以及一P型重?fù)诫s元件隔離摻雜區(qū)236，設(shè)于元件隔離區(qū)域336內(nèi)。此外，在該溝道區(qū)域與N型漸層摻雜井之間還設(shè)有一N型漂移擴(kuò)散區(qū)214。
綜上所述，本發(fā)明最大特點(diǎn)在于定義高壓元件的有源區(qū)域(包括溝道區(qū)域以及漏極/源極區(qū)域)時(shí)，同時(shí)先將后續(xù)步驟中待形成的元件隔離摻雜區(qū)覆蓋住，而在形成場氧化層時(shí)，這些被覆蓋住的高壓元件有源區(qū)域以及元件隔離摻雜區(qū)并不會(huì)生成場氧化層。此外，形成元件隔離摻雜區(qū)的離子注入是在場氧化工藝之后才進(jìn)行，因此可以避免植入半導(dǎo)體襯底中的摻雜區(qū)橫向擴(kuò)散。
再者，本發(fā)明利用定義高壓PMOS元件的漏極/源極區(qū)域的光掩模及光致抗蝕劑層，同時(shí)定義高壓NMOS元件的元件隔離摻雜區(qū)，不但可以節(jié)省光掩模以及成本，而且使得元件隔離摻雜區(qū)的濃度提高，而可以容許電路設(shè)計(jì)上使用多晶硅場元件(poly field device)以及第一層金屬場元件(M1 fielddevice)，更具有彈性。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制作高壓金屬氧化物半導(dǎo)體元件的方法，包括提供一半導(dǎo)體襯底，其上形成有一第一離子井，且該第一離子井具有一第一導(dǎo)電性；于該半導(dǎo)體襯底上形成一墊氧化層；于該墊氧化層上形成一氮化硅層；蝕刻掉部分該氮化硅層，使剩下的該氮化硅層構(gòu)成一有源區(qū)域掩模，其覆蓋住該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域、一漏極區(qū)域、一源極區(qū)域以及一元件隔離區(qū)域；進(jìn)行一場氧化工藝，在未被該有源區(qū)域掩模覆蓋住的該半導(dǎo)體襯底上長出一第一場氧化層、一第二場氧化層以及第三場氧化層，其中該第一場氧化層包圍該漏極區(qū)域，該第二場氧化層包圍該源極區(qū)域；去除該有源區(qū)域掩模；去除該墊氧化層；于該溝道區(qū)域長出一柵極氧化層；于該柵極氧化層上形成一柵極；進(jìn)行一第一離子注入工藝，同時(shí)于該漏極區(qū)域以及該源極區(qū)域內(nèi)形成一具有一第二導(dǎo)電性的漏極/源極摻雜區(qū)；以及進(jìn)行一第二離子注入工藝，于該元件隔離區(qū)域內(nèi)形成一具有該第一導(dǎo)電性的元件隔離摻雜區(qū)。
2.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該溝道區(qū)域與該元件隔離區(qū)域相連接。
3.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該第一場氧化層與該第二場氧化層之間是該溝道區(qū)域。
4.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該第三場氧化層與該第一場氧化層、該第二場氧化層之間是該元件隔離區(qū)域。
5.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該第一導(dǎo)電性為P型，該第二導(dǎo)電性為N型。
6.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該第一導(dǎo)電性為N型，該第二導(dǎo)電性為P型。
7.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該柵極為多晶硅柵極。
8.如權(quán)利要求1所述的制作高壓金屬氧化物半導(dǎo)體元件的方法，其中該柵極氧化層的厚度約為300埃至900埃左右。
9.一種高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，包括一半導(dǎo)體襯底；一第一離子井，設(shè)于該半導(dǎo)體襯底中，且該第一離子井具有一第一導(dǎo)電性；一第一場氧化層，設(shè)于該第一離子井上，且該第一場氧化層包圍該高壓金屬氧化物半導(dǎo)體元件的一漏極區(qū)域；一漏極摻雜區(qū)，設(shè)于該漏極區(qū)域內(nèi)的該半導(dǎo)體襯底中，且該漏極摻雜區(qū)具有一第二導(dǎo)電性；一第二場氧化層，設(shè)于該第一離子井上，且該第二場氧化層包圍該高壓金屬氧化物半導(dǎo)體元件的一源極區(qū)域，其中該第一場氧化層與該第二場氧化層之間為該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域；一源極摻雜區(qū)，設(shè)于該源極區(qū)域內(nèi)的該半導(dǎo)體襯底中，且該源極摻雜區(qū)具有該第二導(dǎo)電性；一柵極氧化層，設(shè)于該溝道區(qū)域上；一柵極，設(shè)于該柵極氧化層上；一第三場氧化層，設(shè)于該半導(dǎo)體襯底上，包圍該第一場氧化層以及該第二場氧化層，且該第三場氧化層與該第一場氧化層、該第二場氧化層之間是一元件隔離區(qū)域；以及一元件隔離摻雜區(qū)，設(shè)于該元件隔離區(qū)域內(nèi)的該半導(dǎo)體襯底中。
10.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)還包括一漏極漸層摻雜井，設(shè)于該半導(dǎo)體襯底中，且包圍該漏極摻雜區(qū)。
11.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)還包括一源極漸層摻雜井，設(shè)于該半導(dǎo)體襯底中，且包圍該源極摻雜區(qū)。
12.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該源極摻雜區(qū)以及該漏極摻雜區(qū)的摻雜濃度皆約為1E15-2E15atoms/cm3左右。
13.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該第一導(dǎo)電性為P型，該第二導(dǎo)電性為N型。
14.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該第一導(dǎo)電性為N型，該第二導(dǎo)電性為P型。
15.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該柵極為多晶硅柵極。
16.如權(quán)利要求9所述的高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，其中該柵極氧化層的厚度約為300埃至900埃左右。
全文摘要
本發(fā)明提供一種高壓金屬氧化物半導(dǎo)體元件結(jié)構(gòu)，包括一襯底；一第一離子井，設(shè)于該襯底中；一第一場氧化層，包圍一漏極區(qū)域；一第二場氧化層，包圍一源極區(qū)域，該第一場氧化層與該第二場氧化層之間為該高壓金屬氧化物半導(dǎo)體元件的一溝道區(qū)域；一柵極氧化層，設(shè)于該溝道區(qū)域上；一柵極，設(shè)于該柵極氧化層上；一第三場氧化層，設(shè)于該半導(dǎo)體襯底上，包圍該第一場氧化層以及該第二場氧化層，且該第三場氧化層與該第一場氧化層、該第二場氧化層之間是一元件隔離區(qū)域；以及一元件隔離摻雜區(qū)，設(shè)于該元件隔離區(qū)域內(nèi)。
文檔編號H01L29/66GK1971879SQ20051012673
公開日2007年5月30日 申請日期2005年11月21日 優(yōu)先權(quán)日2005年11月21日
發(fā)明者陳錦隆 申請人:聯(lián)華電子股份有限公司