專利名稱：制作高張力薄膜及應(yīng)變硅金屬氧化物半導(dǎo)體晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高張力薄膜的制作方法，尤其涉及一種于應(yīng)變硅金屬氧化物半導(dǎo)體晶體管上形成高張力薄膜的方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)越來(lái)越精密，集成電路也發(fā)生重大的變革，使得計(jì)算機(jī)的運(yùn)算性能和存儲(chǔ)容量突飛猛進(jìn)，并帶動(dòng)周邊產(chǎn)業(yè)迅速發(fā)展。而半導(dǎo)體產(chǎn)業(yè)也如同摩爾定律所預(yù)測(cè)的，以每18個(gè)月增加一倍晶體管數(shù)目在集成電路上的速度發(fā)展著，同時(shí)半導(dǎo)體工藝也已經(jīng)從1999年的0.18微米、2001年的0.13微米、2003年的90納米(0.09微米)，進(jìn)入到2005年65納米(0.065微米工藝)。
而隨著半導(dǎo)體工藝進(jìn)入深亞微米時(shí)代，以下的工藝對(duì)于金屬氧化物半導(dǎo)體(MOS)晶體管的驅(qū)動(dòng)電路的電性提升亦日趨重要。針對(duì)此趨勢(shì)，在半導(dǎo)體工藝中如何利用一高張力薄膜來(lái)提升金屬氧化物半導(dǎo)體晶體管的驅(qū)動(dòng)電流已逐漸成為一熱門課題。
目前利用高張力薄膜來(lái)提升金屬氧化物半導(dǎo)體晶體管的驅(qū)動(dòng)電流可概分為兩方面其一是應(yīng)用在鎳化硅形成前的多晶硅應(yīng)力層(poly stressor)；另一方面則是應(yīng)用在鎳化硅形成后的接觸孔蝕刻停止層(contact etch stop layer，CESL)。一般而言，多晶硅應(yīng)力層的工藝可容忍較高的熱效應(yīng)(thermalbudget)，例如大于1000℃。然而，在接觸孔蝕刻停止層的工藝上由于需考量形成鎳化硅時(shí)不能忍受較高熱效應(yīng)的緣故，因此必須限制溫度小于430℃。目前在制作高張力薄膜時(shí)，一般會(huì)先沉積一由氮化硅(SiN)所組成的薄膜后，再配合一紫外線硬化(UV curing)工藝來(lái)增加該薄膜的應(yīng)力以提升金屬氧化物半導(dǎo)體晶體管的驅(qū)動(dòng)電流。
請(qǐng)參考圖1至圖3，圖1至圖3為現(xiàn)有制作一高張力薄膜于NMOS晶體管表面的方法示意圖。如圖1所示，首先提供一半導(dǎo)體襯底10，例如一硅襯底，且半導(dǎo)體襯底10上包含有一柵極結(jié)構(gòu)12。其中，柵極結(jié)構(gòu)12另包含有一柵極氧化層(gate oxide)14、一位于柵極氧化層14上的柵極16、一位于柵極16頂表面的覆蓋層(cap layer)18以及一氧化物-氮化物-氧化物偏移間隙壁(ONO offset spacer)20。一般而言，柵極氧化層14是由二氧化硅(silicondioxide，SiO2)所構(gòu)成，柵極16是由摻雜多晶硅(doped polysilicon)所構(gòu)成，而覆蓋層18則是由一氮化硅層所組成，用以保護(hù)柵極16。此外，柵極結(jié)構(gòu)12所在的有源區(qū)域(active area)外圍的半導(dǎo)體襯底10內(nèi)另環(huán)繞有一淺溝隔離(STI)22。
如圖2所示，隨后進(jìn)行一離子注入(ion implantation)工藝，以于間隙壁20周圍的半導(dǎo)體襯底10內(nèi)形成一源極/漏極區(qū)域26。然后進(jìn)行一快速升溫退火(rapid thermal annealing，RTA)工藝，用以活化(active)源極/漏極區(qū)域26內(nèi)的摻雜劑，并同時(shí)修補(bǔ)在離子注入工藝中受損的半導(dǎo)體襯底10表面的晶格結(jié)構(gòu)。
如圖3所示，接著形成一高張力薄膜(high tensile stress film)28，例如由氮化硅或氧化硅所組成的薄膜并覆蓋于柵極結(jié)構(gòu)12與源極/漏極區(qū)域26表面。然后進(jìn)行一硬化工藝，利用一紫外線光源照射來(lái)硬化覆蓋于柵極結(jié)構(gòu)12與源極/漏極區(qū)域26表面的高張力薄膜28，藉以增加高張力薄膜28的應(yīng)力，來(lái)拉大柵極16下方，亦即溝道區(qū)(channel region)的半導(dǎo)體襯底10的晶格排列，進(jìn)而提升溝道區(qū)的電子遷移率以及應(yīng)變硅(strained silicon)NMOS晶體管的驅(qū)動(dòng)電流(drive current)。
然而，由于紫外線硬化工藝是利用光子打斷氮化硅中Si-H及SiN-H鍵來(lái)增加薄膜的張力，因此其效率勢(shì)必受限于薄膜的厚度，亦即高張力薄膜的厚度越厚，增加的張力即越低?，F(xiàn)有制作高張力薄膜的方法僅進(jìn)行單一薄膜沉積工藝與對(duì)該薄膜進(jìn)行單一紫外線硬化工藝，因此于該高張力薄膜的厚度過(guò)厚時(shí)經(jīng)常會(huì)降低紫外線工藝的效率，進(jìn)而影響薄膜所產(chǎn)生的應(yīng)力以及金屬氧化物半導(dǎo)體晶體管的驅(qū)動(dòng)電流。因此如何有效提升高張力薄膜的應(yīng)力(stress)即為目前業(yè)界一重要技術(shù)能力指標(biāo)。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種對(duì)金屬氧化物半導(dǎo)體晶體管進(jìn)行熱處理的方法，以改善上述現(xiàn)有的問(wèn)題。
根據(jù)本發(fā)明，揭露了一種制作高張力薄膜及應(yīng)變硅金屬氧化物半導(dǎo)體晶體管的方法。首先提供一半導(dǎo)體襯底，并于該半導(dǎo)體襯底上形成一柵極、至少一間隙壁以及一源極/漏極區(qū)域，接著進(jìn)行n次沉積工藝，以形成n層高張力薄膜(high tensile stress film)覆蓋于該柵極與該源極/漏極區(qū)域表面，而且每一該高張力薄膜皆進(jìn)行一次熱處理工藝，其中n大于或等于2。
由于本發(fā)明是將現(xiàn)有制作高張力薄膜方法中僅進(jìn)行單一薄膜沉積工藝與對(duì)該薄膜僅進(jìn)行單一紫外線硬化工藝分散為進(jìn)行多次薄膜沉積工藝與多次熱處理工藝，因此可于相同厚度的高張力薄膜的條件下對(duì)該高張力薄膜進(jìn)行多次處理，進(jìn)而大幅提升薄膜的應(yīng)力以及NMOS晶體管的驅(qū)動(dòng)電流。


圖1至圖3為現(xiàn)有制作一高張力薄膜于NMOS晶體管表面的方法示意圖；圖4至圖7為本發(fā)明制作一高張力薄膜于NMOS晶體管表面的方法示意圖。
主要元件符號(hào)說(shuō)明10 半導(dǎo)體襯底 12 柵極結(jié)構(gòu)14 柵極氧化層 16 柵極18 覆蓋層 20 間隙壁22 淺溝隔離26 源極/漏極區(qū)域28 高張力薄膜 60 半導(dǎo)體襯底62 淺溝隔離63 柵極結(jié)構(gòu)64 柵極氧化層 66 柵極68 覆蓋層 70 間隙壁74 源極/漏極區(qū)域 76 高張力薄膜78 高張力薄膜具體實(shí)施方式
請(qǐng)參照?qǐng)D4至圖7，圖4至圖7為本發(fā)明制作一高張力薄膜于NMOS晶體管表面的方法示意圖。如圖4所示，首先提供一半導(dǎo)體襯底60，例如一硅晶片(wafer)或一硅覆絕緣(SOI)襯底，且半導(dǎo)體襯底60上包括一柵極結(jié)構(gòu)63。其中，柵極結(jié)構(gòu)63包括一柵極介電層64、一位于柵極介電層64上的柵極66、一位于柵極66頂表面的覆蓋層68以及一氧化物-氮化物-氧化物偏移間隙壁(ONO offset spacer)70。一般而言，柵極介電層64可為一利用熱氧化或沉積等工藝所形成的氧化硅或氮硅化合物所構(gòu)成，而覆蓋層68則可由一用以保護(hù)柵極66的氮化硅層或多晶金屬硅化物(polycide)所組成。此外，柵極結(jié)構(gòu)63所在的有源區(qū)域(AA)外圍的半導(dǎo)體襯底60內(nèi)另環(huán)繞一淺溝隔離(STI)62，用來(lái)使此NMOS晶體管與其他元件相隔離。
如圖5所示，接著進(jìn)行一離子注入(ion implantation)工藝，以于柵極結(jié)構(gòu)63周圍的半導(dǎo)體襯底60中形成一源極/漏極區(qū)域74。緊接著進(jìn)行一快速升溫退火(rapid thermal annealing)工藝，利用900至1050℃的高溫來(lái)活化源極/漏極區(qū)域74內(nèi)的摻雜劑，并同時(shí)修補(bǔ)在各離子注入工藝中受損的半導(dǎo)體襯底60表面的晶格結(jié)構(gòu)。此外，亦可視產(chǎn)品需求及功能性考量，另于源極/漏極區(qū)域74與柵極結(jié)構(gòu)63之間分別形成一輕摻雜漏極(LDD)或源極/漏極延伸(source/drain extension)，此為本領(lǐng)域技術(shù)人員所熟知，在此不多加贅述。
如圖6所示，接著進(jìn)行一沉積工藝，以形成一厚度介于100埃至1000埃的高張力薄膜(high tensile stress film)76，并覆蓋于柵極結(jié)構(gòu)63與源極/漏極區(qū)域74表面。其中，高張力薄膜76可由氮硅化合物或氧化硅所組成，而在現(xiàn)行機(jī)臺(tái)設(shè)備與相關(guān)的工藝條件下，此氮硅化合物的初鍍膜(as-deposition)的伸張應(yīng)力狀態(tài)(tensile-stress status)約介于0.2GPa至1.5Gpa之間。然后對(duì)高張力薄膜76進(jìn)行一原位(in-situ)或非原位(non in-situ)熱處理，例如進(jìn)行一紫外線硬化(UV curing)工藝、一退火(anneal)工藝，如一高溫峰值退火(thermal spike anneal)工藝或一電子束(e-beam)處理，藉由此熱處理來(lái)增加高張力薄膜76的應(yīng)力，并同時(shí)拉大柵極結(jié)構(gòu)63下方的半導(dǎo)體襯底60，亦即溝道區(qū)(channel region)的晶格排列，進(jìn)而提升溝道區(qū)(channelregion)的電子遷移率以及應(yīng)變硅NMOS晶體管的驅(qū)動(dòng)電流(drive current)。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，該紫外線硬化工藝是利用一整合機(jī)臺(tái)(未示出)來(lái)達(dá)成，且該紫外線硬化工藝的溫度是介于150℃至700℃、該紫外線硬化工藝的時(shí)間是介于30秒至60分鐘以及該紫外線硬化工藝的紫外線波長(zhǎng)是介于100nm至400nm。此外，若是利用高溫峰值退火工藝來(lái)對(duì)高張力薄膜76進(jìn)行熱處理，根據(jù)本發(fā)明的優(yōu)選實(shí)施例，該高溫峰值退火工藝的溫度則是介于200℃至1000℃，且該高溫峰值退火工藝的時(shí)間是介于0至120秒。
如圖7所示，接著重復(fù)先前所述的步驟，進(jìn)行另一沉積工藝，以于柵極結(jié)構(gòu)63與源極/漏極區(qū)域74表面的高張力薄膜76上，再形成另一厚度介于100埃至1000埃的高張力薄膜78。然后對(duì)高張力薄膜78進(jìn)行相同的熱處理，例如再進(jìn)行一紫外線硬化工藝、高溫峰值退火工藝或電子束處理來(lái)增加高張力薄膜78的應(yīng)力。
值得注意的是，本發(fā)明的沉積工藝與對(duì)該高張力薄膜所進(jìn)行的該熱處理需各重復(fù)進(jìn)行至少二次以上，亦即每進(jìn)行一薄膜沉積工藝之后，隨即便對(duì)已沉積的高張力薄膜進(jìn)行一熱處理，然后再重復(fù)進(jìn)行同樣的沉積工藝與熱處理，直至所需的高張力薄膜的厚度為止。例如，若欲形成一最終厚度為1000埃的高張力薄膜，傳統(tǒng)工藝是直接單次沉積1000埃的氮化硅(SiN)的高張力薄膜，然后再進(jìn)行一次紫外線硬化工藝，此SiN薄膜的伸張應(yīng)力狀態(tài)(tensile-stress status)約為1.4GPa，NMOS晶體管的離子增益(Ion gain)約為73微安培/微米(μA/μm)；而實(shí)施本發(fā)明的方法進(jìn)行二次SiN薄膜沉積工藝，并且對(duì)每次沉積的高張力薄膜均各進(jìn)行一熱處理，則此SiN薄膜的總伸張應(yīng)力狀態(tài)(tensile-stress status)約提升至1.62GPa以上，且NMOS晶體管的驅(qū)動(dòng)電流(drive current)的離子增益(Ion gain)更可高達(dá)105μA/μm。實(shí)驗(yàn)結(jié)果顯示，利用本發(fā)明的方法來(lái)制作相同厚度的高張力薄膜以應(yīng)用于NMOS晶體管中，其離子增益百分比(Ion gain percentage)約可增加至26％左右。
由于本發(fā)明是將現(xiàn)有僅進(jìn)行單一高張力薄膜沉積工藝與僅對(duì)該高張力薄膜進(jìn)行單一紫外線硬化工藝分散為多次沉積工藝與多次熱處理，因此便可于相同厚度的高張力薄膜的條件下，對(duì)該高張力薄膜進(jìn)行多次處理，進(jìn)而大幅提升高張力薄膜的應(yīng)力，約可使最后的總伸張應(yīng)力狀態(tài)(tensile-stressstatus)增加至0.5GPa至2.5Gpa之間，以有效提高NMOS晶體管的驅(qū)動(dòng)電流。
同時(shí)，不局限于上述的制作方法，本發(fā)明又可對(duì)高張力薄膜進(jìn)行多次熱處理時(shí)交叉使用紫外線硬化工藝以及高溫峰值退火工藝。換句話說(shuō)，使用者可先形成一厚度介于100埃至1000埃的高張力薄膜76于柵極結(jié)構(gòu)63與源極/漏極區(qū)域74表面，然后對(duì)高張力薄膜76進(jìn)行一紫外線硬化工藝。接著再形成另一高張力薄膜78于高張力薄膜76上，然后再進(jìn)行一高溫峰值退火工藝來(lái)提升薄膜的應(yīng)力。經(jīng)由交叉利用不同的熱處理工藝，使用者可根據(jù)不同的制作流程、功能設(shè)計(jì)與機(jī)臺(tái)配置來(lái)自由控制高張力薄膜的應(yīng)力。
除此之外，根據(jù)不同工藝與產(chǎn)品的需求，本發(fā)明的高張力薄膜76與78又可于形成接觸孔(contact hole)時(shí)作為阻擋蝕刻工藝的接觸孔蝕刻停止層(contact etch stop layer，CESL)。舉例來(lái)說(shuō)，使用者可于高張力薄膜76與78形成后，先覆蓋一層間介電(inter-layer dielectric，ILD)層(未示出)于高張力薄膜78表面。接著利用一圖案化光致抗蝕劑層(未示出)作為蝕刻掩模，然后進(jìn)行一各向異性蝕刻，以于該層間介電層中形成多個(gè)接觸孔(未示出)，作為電子元件連接的橋梁。
綜上所述，相比于現(xiàn)有制作高張力薄膜的方法，本發(fā)明是將現(xiàn)有制作高張力薄膜方法中僅進(jìn)行單一薄膜沉積工藝與對(duì)該薄膜僅進(jìn)行單一紫外線硬化工藝分散為進(jìn)行多次薄膜沉積工藝與多次熱處理工藝，因此可于相同厚度的高張力薄膜的條件下對(duì)該高張力薄膜進(jìn)行多次處理，進(jìn)而大幅提升薄膜的應(yīng)力以及NMOS晶體管的驅(qū)動(dòng)電流。此外，本發(fā)明的方法也可視工藝需要同時(shí)或分別使用在多晶硅應(yīng)力層(poly stressor)、接觸孔蝕刻停止層(CESL)以及其他需要高張力薄膜的應(yīng)用上。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種形成高張力薄膜的方法，包括下列步驟進(jìn)行n次沉積工藝，以形成n層高張力薄膜于一襯底表面，而且每一該高張力薄膜皆分別進(jìn)行一次熱處理工藝，其中n不小于2。
2.如權(quán)利要求1所述的方法，其中該些高張力薄膜包括氮化硅或氧化硅。
3.如權(quán)利要求2所述的方法，其中各該氮化硅薄膜的初鍍膜的伸張應(yīng)力狀態(tài)是介于0.2GPa至1.5GPa。
4.如權(quán)利要求3所述的方法，其中各該高張力薄膜在分別進(jìn)行該些熱處理工藝之后，該些高張力薄膜的總伸張應(yīng)力狀態(tài)是介于0.5GPa至2.5GPa。
5.如權(quán)利要求1所述的方法，其中各該高張力薄膜的厚度是介于100埃至1000埃。
6.如權(quán)利要求1所述的方法，其中該些熱處理工藝包括一紫外線硬化工藝、一退火工藝或一電子束處理。
7.如權(quán)利要求6所述的方法，其中該退火工藝包括一高溫峰值退火工藝。
8.如權(quán)利要求6所述的方法，其中該紫外線硬化工藝的溫度是介于150℃至700℃。
9.如權(quán)利要求6所述的方法，其中該紫外線硬化工藝的時(shí)間是介于30秒至60分鐘。
10.如權(quán)利要求6所述的方法，其中該紫外線硬化工藝的紫外線波長(zhǎng)是介于100nm至400nm。
11.如權(quán)利要求6所述的方法，其中該高溫峰值退火工藝的溫度是介于200℃至1000℃。
12.如權(quán)利要求6所述的方法，其中該高溫峰值退火工藝的時(shí)間是介于0至120秒。
13.如權(quán)利要求1所述的方法，其中該熱處理工藝包括一原位工藝或一非原位工藝。
14.一種制作應(yīng)變硅金屬氧化物半導(dǎo)體晶體管的方法，該方法包括下列步驟提供一半導(dǎo)體襯底，并于該半導(dǎo)體襯底上形成一柵極、至少一間隙壁以及一源極/漏極區(qū)域；以及進(jìn)行n次沉積工藝，以形成n層高張力薄膜覆蓋于該柵極與該源極/漏極區(qū)域表面，而且每一該高張力薄膜皆分別進(jìn)行一次熱處理工藝，其中n不小于2。
15.如權(quán)利要求14所述的方法，其中該半導(dǎo)體襯底包括一晶片或一硅覆絕緣襯底。
16.如權(quán)利要求14所述的方法，其中該應(yīng)變硅金屬氧化物半導(dǎo)體晶體管還包括一柵極介電層，設(shè)于該柵極與該半導(dǎo)體襯底之間。
17.如權(quán)利要求14所述的方法，其中該高張力薄膜包括氮化硅或氧化硅。
18.如權(quán)利要求14所述的方法，其中各該氮化硅薄膜的初鍍膜的伸張應(yīng)力狀態(tài)是介于0.2GPa至1.5GPa。
19.如權(quán)利要求18所述的方法，其中各該高張力薄膜在分別進(jìn)行該些熱處理工藝之后，該些高張力薄膜的總伸張應(yīng)力狀態(tài)是介于0.5GPa至2.5GPa。
20.如權(quán)利要求14所述的方法，其中各該高張力薄膜的厚度是介于100埃至1000埃。
21.如權(quán)利要求14所述的方法，其中該些熱處理工藝包括一紫外線硬化工藝、一退火工藝或一電子束處理。
22.如權(quán)利要求21所述的方法，其中該退火工藝包括一高溫峰值退火工藝。
23.如權(quán)利要求21所述的方法，其中該紫外線硬化工藝的溫度是介于150℃至700℃。
24.如權(quán)利要求21所述的方法，其中該紫外線硬化工藝的時(shí)間是介于30秒至60分鐘。
25.如權(quán)利要求21所述的方法，其中該紫外線硬化工藝的紫外線波長(zhǎng)是介于100nm至400nm。
26.如權(quán)利要求21所述的方法，其中該高溫峰值退火工藝的溫度是介于200℃至1000℃。
27.如權(quán)利要求21所述的方法，其中該高溫峰值退火工藝的時(shí)間是介于0至120秒。
28.如權(quán)利要求14所述的方法，其中該熱處理工藝包括一原位工藝或一非原位工藝。
29.如權(quán)利要求14所述的方法，其中該應(yīng)變硅金屬氧化物半導(dǎo)體晶體管包括一應(yīng)變硅N型金屬氧化物半導(dǎo)體晶體管。
全文摘要
一種制作高張力薄膜及應(yīng)變硅金屬氧化物半導(dǎo)體晶體管的方法。首先提供一半導(dǎo)體襯底，并于該半導(dǎo)體襯底上形成一柵極、至少一間隙壁以及一源極/漏極區(qū)域，接著進(jìn)行n次沉積工藝，以形成n層高張力薄膜(hightensile stress film)覆蓋于該柵極與該源極/漏極區(qū)域表面，而且每一該高張力薄膜皆進(jìn)行一次熱處理工藝，其中n大于或等于2。
文檔編號(hào)H01L21/336GK1967784SQ20051012048
公開日2007年5月23日 申請(qǐng)日期2005年11月18日 優(yōu)先權(quán)日2005年11月18日
發(fā)明者陳能國(guó), 蔡騰群, 廖秀蓮, 黃建中 申請(qǐng)人:聯(lián)華電子股份有限公司