專利名稱：內(nèi)連線結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體裝置的制造方法，特別是有關(guān)于一種形成于金屬間介電層(inter-metal dielectric；IMD)中的雙鑲嵌內(nèi)連線結(jié)構(gòu)，以及形成上述結(jié)構(gòu)的方法，該結(jié)構(gòu)具有一覆蓋有介電襯里層的介層窗，此介電襯里層亦可用來(lái)當(dāng)作后續(xù)形成溝槽時(shí)的蝕刻停止層，此方法具有可避免蝕刻溝槽時(shí)所導(dǎo)致的缺陷，并進(jìn)一步改善裝置的性能以及可靠度。
背景技術(shù)：
目前在集成電路中形成內(nèi)連線結(jié)構(gòu)的趨勢(shì)是使用低介電常數(shù)絕緣介電材料以及金屬鑲嵌結(jié)構(gòu)，用以增加電性傳輸速度以及獲得鑲嵌或雙鑲嵌結(jié)構(gòu)所固有的優(yōu)點(diǎn)。
隨著集成電路的尺寸持續(xù)縮小，目前常使用低介電常數(shù)材料來(lái)減少信號(hào)的延遲以及電力損失效應(yīng)(power loss effect)。其中一種方法是將孔洞或者摻雜物導(dǎo)入絕緣介電層中來(lái)實(shí)現(xiàn)前述的功效，這種絕緣介電層亦稱作金屬間介電層(inter-metaldielectric；IMD)。
基于上述對(duì)于較小介電常數(shù)值的材料的需要而促使數(shù)種有機(jī)與無(wú)機(jī)低介電常數(shù)材料的發(fā)展。這些在半導(dǎo)體裝置中作為絕緣材料的有機(jī)與無(wú)機(jī)低介電常數(shù)材料一般皆具有小于3.5的介電常數(shù)值。
但低介電常數(shù)材料具有一個(gè)問(wèn)題，即在形成內(nèi)連線的制程中，在等離子蝕刻之下的低介電常數(shù)材料會(huì)較為脆弱(susceptibility)而易受到損害，例如過(guò)度蝕刻而改變開(kāi)口的蝕刻輪廓(etchprofile)，并降低介電材料的品質(zhì)。由于在雙鑲嵌結(jié)構(gòu)的制造過(guò)程中會(huì)使用多次的蝕刻步驟，因此，上述在內(nèi)連線的形成制程中所遭遇到的數(shù)種問(wèn)題，在雙鑲嵌結(jié)構(gòu)的形成過(guò)程中以及在高深寬比(aspect ratio)的開(kāi)口中將會(huì)更為嚴(yán)重。
為克服前述制程中所遭遇到的問(wèn)題，先前技術(shù)提出一種改善方法，該方法通過(guò)在介層窗蝕刻步驟之后將有機(jī)樹(shù)脂部分地填充入介層窗開(kāi)口中形成一介層窗插塞(plug)，其中該介層窗開(kāi)口是形成于上方與下方的絕緣介電層中，且上方與下方的絕緣介電層之間還包括一蝕刻停止層。在此形成的介層窗插塞是用來(lái)保護(hù)該介層窗開(kāi)口在后續(xù)的溝槽蝕刻過(guò)程中不受到損害。但上述步驟包含有制程較為復(fù)雜以及成本較高等缺點(diǎn)。除此之外，前述步驟尚有其他缺點(diǎn)，例如在溝槽與介層窗介面處的蝕刻殘留柵欄(etchingresidue fences)的形成，在溝槽底部的微溝槽缺陷(micro-trenching defects)，以及形成該介層窗插塞的高度難以控制等缺點(diǎn)。

發(fā)明內(nèi)容
基于上述現(xiàn)今制程中所遭遇到的問(wèn)題，因此，本發(fā)明提供一種可靠度更高且制造成本較低的雙鑲嵌內(nèi)連線結(jié)構(gòu)及其制造方法，用以克服先前技術(shù)中所遭遇到的問(wèn)題與缺點(diǎn)。
本發(fā)明提供一種具有較佳的輪廓(profile)以及較少缺陷的雙鑲嵌結(jié)構(gòu)及其制造方法。
在本發(fā)明提供一種內(nèi)連線結(jié)構(gòu)的形成方法，包括在一導(dǎo)電區(qū)域上形成一第一介電材料，在該第一介電材料上形成一第一絕緣介電材料，在該第一絕緣介電材料中形成一第一開(kāi)口，使用一第二介電材料覆蓋該第一開(kāi)口，在該第一絕緣介電材料之上形成一第二絕緣介電材料，在該第二絕緣介電材料中形成一第二開(kāi)口，該第二開(kāi)口是形成于該第一開(kāi)口之上，并且與該第一開(kāi)口互相連接，以及使用一導(dǎo)電金屬填充該第一與該第二開(kāi)口，用以使該等開(kāi)口中的該導(dǎo)電金屬與該導(dǎo)電區(qū)域電性相連。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)的形成方法，該第二介電材料是形成于該第一絕緣介電材料上，而該第二絕緣介電材料是形成于該第一開(kāi)口之上但并未填滿該第一開(kāi)口。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)的形成方法，形成一第二開(kāi)口的步驟中包括一第一蝕刻步驟，該第一蝕刻步驟停止于該第二介電層上，形成一第二開(kāi)口的步驟中并包括一第二蝕刻步驟，用以移除該第一開(kāi)口底部的該第一介電材料，并暴露該導(dǎo)電區(qū)域。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)的形成方法，在形成該第二開(kāi)口之后，一部分的該第二介電材料保留于該第一開(kāi)口的側(cè)壁上。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)的形成方法，該第二絕緣介電材料包括一低介電常數(shù)材料，且該低介電常數(shù)材料是由摻雜碳的氧化硅或摻氟硅玻璃所構(gòu)成。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)的形成方法，該第一介電材料是擇自由氮化硅、碳化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群，而該第二介電材料是擇自由氮化硅、氮氧化硅、氧化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群。
本發(fā)明還提供一種內(nèi)連線結(jié)構(gòu)的形成方法，所述內(nèi)連線結(jié)構(gòu)的形成方法包括提供一介層窗開(kāi)口，該介層窗開(kāi)口是延伸于一第一絕緣介電材料，直到一導(dǎo)電區(qū)域上的一蝕刻停止層為止；在該第一絕緣介電材料之上形成一介電襯里層，以順應(yīng)性地將該介電襯里層形成于該介層窗開(kāi)口的側(cè)壁及底部上；在該第一絕緣介電材料上形成一第二絕緣介電材料；在該第二絕緣介電材料上形成一光致抗蝕劑層；利用等離子蝕刻該第二絕緣介電材料而形成一溝槽開(kāi)口，該溝槽開(kāi)口是形成于該介層窗開(kāi)口之上，用以形成一雙鑲嵌開(kāi)口；利用臨場(chǎng)灰化步驟移除位于該溝槽開(kāi)口之上的該光致抗蝕劑層；施以一臨場(chǎng)等離子蝕刻步驟以移除該介電襯里層的底部區(qū)域以及該蝕刻停止層，用以暴露出該導(dǎo)電區(qū)域；以及使用一導(dǎo)電材料填充該雙鑲嵌開(kāi)口。
本發(fā)明另提供一種內(nèi)連線結(jié)構(gòu)，所述內(nèi)連線結(jié)構(gòu)包括一第一介電材料，形成于一導(dǎo)電區(qū)域上；一第一絕緣介電材料，形成于該第一介電材料上；一第一開(kāi)口，形成于該第一絕緣介電材料中；一介電襯里層，覆蓋于該第一開(kāi)口的側(cè)壁上；一第二絕緣介電材料，形成于該第一絕緣介電材料上；一第二開(kāi)口，形成于該第一開(kāi)口上的該第二絕緣介電材料中，且該第二開(kāi)口與該第一開(kāi)口連接；以及一導(dǎo)電材料，填充于該第一與該第二開(kāi)口中，用以使該導(dǎo)電材料與該導(dǎo)電區(qū)域電性連接。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)，該介電襯里層是配置于該第一絕緣介電材料與該第二絕緣介電材料之間。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)，該第二絕緣介電材料包括一低介電常數(shù)材料，且該低介電常數(shù)材料是由摻雜碳的氧化硅或摻氟硅玻璃所構(gòu)成。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)，該第一介電材料是擇自由氮化硅、碳化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群，而該介電襯里層是擇自由氮化硅、氮氧化硅、氧化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群。
本發(fā)明所述的內(nèi)連線結(jié)構(gòu)及其形成方法，可避免在溝槽蝕刻制程中產(chǎn)生蝕刻輪廓缺陷，除此之外，可避免一些導(dǎo)致溝槽與介層窗介面處蝕刻輪廓品質(zhì)下降的面的發(fā)生。另外，可降低導(dǎo)電材料的介層窗導(dǎo)致金屬內(nèi)連線腐蝕。本發(fā)明可改善半導(dǎo)體裝置中集成電路的性能與可靠度，并可降低制造成本。


圖1A至圖1G是繪示出根據(jù)本發(fā)明的實(shí)施例所制造的雙鑲嵌結(jié)構(gòu)的實(shí)施步驟的剖面圖；圖2是繪示出根據(jù)本發(fā)明的數(shù)種實(shí)施例的流程圖。
具體實(shí)施例方式
為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖示，作詳細(xì)說(shuō)明如下本發(fā)明是有關(guān)于一種雙鑲嵌結(jié)構(gòu)及其制造方法，該雙鑲嵌結(jié)構(gòu)具有介層窗(via)以及溝槽(trench)，其中該介層窗是形成于第一低介電常數(shù)(low-K)金屬間介電(inter-metal dielectric；IMD)層中，而溝槽是形成于第二低介電常數(shù)金屬間介電層中。本發(fā)明可用以克服在低介電常數(shù)材料中形成雙鑲嵌結(jié)構(gòu)時(shí)所產(chǎn)生的問(wèn)題。本發(fā)明具有改善蝕刻的制程容許度(process window)、對(duì)于蝕刻輪廓(etching profiles)具有較好的控制能力以及避免在等離子蝕刻的過(guò)程中傷害低介電常數(shù)材料等優(yōu)點(diǎn)。與先前形成介層窗插塞(plug)的現(xiàn)有技術(shù)相較，本發(fā)明的雙鑲嵌結(jié)構(gòu)及其制造方法可提供一種性能更為良好、可靠度更高，且制造成本更低廉的雙鑲嵌結(jié)構(gòu)。
值得一提的是，雖然本發(fā)明的雙鑲嵌結(jié)構(gòu)及其制造方法特別適用于銅填充的雙鑲嵌結(jié)構(gòu)，然本發(fā)明不限于此，其他諸如鎢、鋁及其合金等其他材料依然可適用于本發(fā)明。
例如，請(qǐng)參照?qǐng)D1A至圖1F，如圖依序顯示在集成電路制程中，根據(jù)本發(fā)明的一實(shí)施例所制造的多層半導(dǎo)體裝置的部分的剖面圖。
請(qǐng)參照?qǐng)D1A，首先提供一基底5，在此基底5上形成導(dǎo)電區(qū)域10以作為頂部材料層之用，導(dǎo)電區(qū)域10可以是形成于半導(dǎo)體晶圓上的金屬或半導(dǎo)體，并經(jīng)由微電子集成電路制程中的技術(shù)加以制造。在導(dǎo)電區(qū)域10上形成第一蝕刻停止層(第一介電層)12A，此第一蝕刻停止層12A最好是由氮化硅(例如SiN，Si3N4)、碳化硅(例如SiC)、摻雜碳的氧化硅或上述各材料的組合所構(gòu)成。在一實(shí)施例中，第一介電層最好是含氮的介電材質(zhì)。
蝕刻停止層的厚度大約介于300埃至700埃之間，且此蝕刻停止層基本上是經(jīng)由化學(xué)氣相沉積法(chemical vapor deposition；CVD)、低壓化學(xué)氣相沉積法(low-pressure chemical vapordeposition；LPCVD)、等離子加強(qiáng)型化學(xué)氣相沉積法(plasma-enhanced chemical vapor deposition；PECVD)或高密度等離子化學(xué)氣相沉積法(high density plasma chemical vapordeposition；HDP-CVD)等方法加以形成。
請(qǐng)繼續(xù)參照?qǐng)D1A，在第一蝕刻停止層12A上形成第一絕緣介電層14A，該第一絕緣介電層14A亦稱為金屬間介電層(inter-metal dielectric；IMD)，其可以由有機(jī)或無(wú)機(jī)的氧化硅為主的材料所構(gòu)成，最好是以無(wú)機(jī)的材料為主。例如，最好是由例如摻氟硅玻璃(fluorinated silicate glass；FSG)或摻雜碳的氧化硅等材料構(gòu)成。在一實(shí)施例中，第一絕緣介電層14A最好是以介電常數(shù)小于約3.2的介電材料所構(gòu)成，例如以低介電常數(shù)無(wú)機(jī)氧化硅為主的材料。在另一實(shí)施例中，第一絕緣介電層14A可以是利用例如化學(xué)氣相沉積法(CVD)、低壓化學(xué)氣相沉積法(LPCVD)、等離子加強(qiáng)型化學(xué)氣相沉積法(PECVD)或高密度等離子化學(xué)氣相沉積法(high density plasma chemical vapor deposition；HDP-CVD)等化學(xué)氣相沉積法加以形成。例如，第一絕緣介電層14A可以是由應(yīng)用材料公司制造的黑鉆石(BLACK DIAMONDTM)或者由其他無(wú)機(jī)低介電常數(shù)材料所構(gòu)成。除此之外，其他可使用的合適低介電常數(shù)無(wú)機(jī)材料還包括含甲基硅酸鹽(methyl silsesquioxane；MSQ)、含氫硅酸鹽(hydrogen silsesquioxane；HSQ)、以及氟化四乙基正硅酸鹽(fluorine tetra-ethyl-orthosilicate；FTEOS)。在一實(shí)施例中，第一絕緣介電層14A最好是摻氟硅玻璃(FSG)，用以增強(qiáng)機(jī)械強(qiáng)度。此外，可視情況在第一絕緣介電層14A之上形成一種有機(jī)或無(wú)機(jī)第一抗反射層(anti-reflectancecoating；ARC)13A。
請(qǐng)參照?qǐng)D1B，在金屬間介電層14A之上形成第一光致抗蝕劑層16A。此光致抗蝕劑層16A是經(jīng)由微影圖案化制程以形成介層窗的蝕刻掩膜。之后，在第一金屬間介電層14A上使用例如反應(yīng)性離子蝕刻(reactive ion etch；RIE)的等離子蝕刻制程，并停止于第一蝕刻停止層12A，用以形成介層窗開(kāi)口18A，在此蝕刻過(guò)程中可能會(huì)有一小部分的第一蝕刻停止層12A被移除。其中，此介層窗開(kāi)口可以是例如圓洞的圓柱結(jié)構(gòu)，亦可以是例如狹縫的長(zhǎng)方形結(jié)構(gòu)。在蝕刻介層窗之后，該第一光致抗蝕劑層16A是以化學(xué)剝除法(chemical stripping)或等離子灰化法(plasma ashing)去除。
請(qǐng)參照?qǐng)D1C，本發(fā)明的特征之一在于，移除光致抗蝕劑層16A以及可視情況移除第一抗反射層13A之后，在金屬間介電層14A上形成第二蝕刻停止層(第二介電層)12B，用以覆蓋介層窗開(kāi)口18A的側(cè)壁與底部。該第二蝕刻停止層12B可以是由氮化硅(例如SiN，Si3N4)、氮氧化硅(例如SiON)、摻雜碳的氧化硅、氧化硅或上述各材料的組合所構(gòu)成。在一實(shí)施例中，該第二蝕刻停止層12B最好是由含氮的介電材料所構(gòu)成，其厚度大約介于20埃至200埃之間，并最好是經(jīng)由原子層化學(xué)氣相沉積法(atomic layer chemicalvapor deposition；ALCVD)加以形成。
請(qǐng)參照?qǐng)D1D，在第二蝕刻停止層12B上形成第二絕緣介電層14B(也是一種金屬間介電層)。在介層窗開(kāi)口18A之上形成此第二絕緣介電層14B但最好不填充此介層窗開(kāi)口18A。例如，可以使用化學(xué)氣相沉積法(CVD)、等離子加強(qiáng)型化學(xué)氣相沉積法(PECVD)或高密度等離子化學(xué)氣相沉積法(HDP-CVD)來(lái)形成金屬間介電層14B，而一小部分的介層窗開(kāi)口18A的頂部區(qū)域被金屬間介電層14B所填充。第二絕緣介電層14B可以使用與第一絕緣介電層14A相同或不同的材料。在一實(shí)施例中，該第二絕緣介電層可以是由低介電常數(shù)的有機(jī)或無(wú)機(jī)材料所構(gòu)成，最好是以無(wú)機(jī)的材料為主，并且具有約小于3.2的介電常數(shù)值。例如，摻雜碳的氧化物可具有大約介于2.4至3.2的低介電常數(shù)值。在此所謂的“低介電常數(shù)”指的是介電常數(shù)值小于或等于3.2。在一實(shí)施例中，只有第二絕緣介電層14B是由低介電常數(shù)材料所構(gòu)成。
請(qǐng)參照?qǐng)D1E，在第二金屬間介電層14B上形成第二抗反射層13B。第二抗反射層13B是由有機(jī)或無(wú)機(jī)材料所構(gòu)成，最好是以無(wú)機(jī)的材料為主，例如，第二抗反射層13B是擇自至少一種由SiN、SiON、SiC與SiOC所構(gòu)成的族群。之后，于此半導(dǎo)體裝置上形成第二光致抗蝕劑層16B，并經(jīng)由微影圖案化制程以形成溝槽的蝕刻掩膜。之后，隨即使用等離子蝕刻方法(例如反應(yīng)性離子蝕刻法)蝕刻該金屬間介電層14B，終止于第二蝕刻停止層12B而形成一溝槽開(kāi)口18B。值得注意的是，此溝槽開(kāi)口18B可以形成并覆蓋于多個(gè)介層窗開(kāi)口之上。
請(qǐng)參照?qǐng)D1F，使用例如臨場(chǎng)(in-situ)灰化(ashing)的剝除(strip)步驟移除第二光致抗蝕劑層16B，之后，覆蓋于介層窗開(kāi)口18A之上的第二蝕刻停止層12B被施以例如反應(yīng)性離子蝕刻(RIE)的等離子蝕刻步驟，以移除介層窗開(kāi)口18A底部的第一蝕刻停止層12A與第二蝕刻停止層12B并暴露出底下的導(dǎo)電區(qū)域10。在光致抗蝕劑灰化以及蝕刻的過(guò)程中，該第一絕緣介電層14A以及其中的介層窗輪廓是被覆蓋于其上的第二蝕刻停止層12B所保護(hù)。除此之外，在移除介層窗開(kāi)口18A底部的蝕刻停止層的過(guò)程中，位于溝槽開(kāi)口18B底部區(qū)域的第二蝕刻停止層12B可部分或全部地被蝕刻，因此可將雙鑲嵌結(jié)構(gòu)開(kāi)口的輪廓保存下來(lái)。值得注意的是，一部分覆蓋于介層窗開(kāi)口18A之上的第二蝕刻停止層12B可依然覆蓋于介層窗開(kāi)口18A的側(cè)壁部分。
請(qǐng)參照?qǐng)D1G，接著施行后續(xù)的數(shù)個(gè)步驟以完成本發(fā)明的雙鑲嵌結(jié)構(gòu)。例如，可視情況在雙鑲嵌結(jié)構(gòu)開(kāi)口中順應(yīng)性地形成阻障層20，隨后使用如化學(xué)氣相沉積法(CVD)、物理氣相沉積法(physical vapor deposition；PVD)或電化學(xué)沉積法(electro-chemical deposition；ECD)，將金屬層22沉積填滿于該雙鑲嵌開(kāi)口之中，該金屬層22可由鋁、銅、鎢或上述金屬的合金所構(gòu)成。之后，施以化學(xué)機(jī)械研磨(chemical mechanical polish)步驟，移除位于該雙鑲嵌結(jié)構(gòu)開(kāi)口之上的金屬層22，以及移除位于金屬間介電層14B之上的第二抗反射層13B，而完成本發(fā)明的雙鑲嵌結(jié)構(gòu)。
根據(jù)本發(fā)明，可避免在溝槽蝕刻制程中產(chǎn)生蝕刻輪廓缺陷(etching profile defects)，這些蝕刻輪廓缺陷例如是在溝槽與介層窗介面處所形成的蝕刻殘留柵欄(etching residue fences)，以及在溝槽底部所形成的微溝槽缺陷(micro-trenching defects)。除此之外，由于在移除介層窗底部的蝕刻停止層時(shí)，有一部分的蝕刻停止層被過(guò)度蝕刻，因此可避免一些導(dǎo)致溝槽與介層窗介面處蝕刻輪廓品質(zhì)下降的面(facets)的發(fā)生。另外，介層窗開(kāi)口18A側(cè)壁上所殘留的第二蝕刻停止層12B亦具有無(wú)法預(yù)期的功效，因其可降低導(dǎo)電材料(例如銅)的介層窗導(dǎo)致金屬內(nèi)連線腐蝕(viainduced metal interconnect corrosion；VIMIC)。與先前形成介層窗中的插塞(plug)的現(xiàn)有技術(shù)相較之下，本發(fā)明可改善半導(dǎo)體裝置中集成電路的性能與可靠度(reliability)，并可降低制造成本。
請(qǐng)參照?qǐng)D2，圖中顯示的是包含有數(shù)種實(shí)施例的本發(fā)明的流程圖。在步驟201中提供具有第一導(dǎo)電區(qū)域的半導(dǎo)體基底。在步驟203中，在導(dǎo)電區(qū)域上形成第一介電材料。在步驟205中，在第一介電材料上形成第一絕緣介電材料。在步驟207中，在第一絕緣介電材料中形成第一開(kāi)口。在步驟209中，在第一絕緣介電材料上形成介電襯里層，用以覆蓋第一開(kāi)口。在步驟211中，在第一絕緣介電材料上形成第二絕緣介電材料。在步驟213中，在第一開(kāi)口上的第二絕緣介電材料中形成第二開(kāi)口。在步驟215中，移除位于第一開(kāi)口底部的介電襯里層，以暴露出導(dǎo)電區(qū)域。在步驟217中，將導(dǎo)電材料填充于第一開(kāi)口以及第二開(kāi)口中，用以使該等開(kāi)口中的該導(dǎo)電金屬與該導(dǎo)電區(qū)域電性相連。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下5基底10導(dǎo)電區(qū)域12A第一蝕刻停止層12B第二蝕刻停止層13A第一抗反射層13B第二抗反射層14A第一絕緣介電層14B第二絕緣介電層16A第一光致抗蝕劑層16B第二光致抗蝕劑層18A介層窗開(kāi)口20阻障層18B溝槽開(kāi)口 22金屬層
權(quán)利要求
1.一種內(nèi)連線結(jié)構(gòu)的形成方法，所述內(nèi)連線結(jié)構(gòu)的形成方法包括在一導(dǎo)電區(qū)域上形成一第一介電材料；在該第一介電材料上形成一第一絕緣介電材料；在該第一絕緣介電材料中形成一第一開(kāi)口；使用一第二介電材料覆蓋該第一開(kāi)口；在該第一絕緣介電材料之上形成一第二絕緣介電材料；在該第二絕緣介電材料中形成一第二開(kāi)口，該第二開(kāi)口是形成于該第一開(kāi)口之上，并且與該第一開(kāi)口互相連接；以及使用一導(dǎo)電金屬填充該第一與該第二開(kāi)口，用以使該開(kāi)口中的該導(dǎo)電金屬與該導(dǎo)電區(qū)域電性相連。
2.根據(jù)權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)的形成方法，其特征在于該第二介電材料是形成于該第一絕緣介電材料上，而該第二絕緣介電材料是形成于該第一開(kāi)口之上但并未填滿該第一開(kāi)口。
3.根據(jù)權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)的形成方法，其特征在于形成一第二開(kāi)口的步驟中包括一第一蝕刻步驟，該第一蝕刻步驟停止于該第二介電層上，形成一第二開(kāi)口的步驟中并包括一第二蝕刻步驟，用以移除該第一開(kāi)口底部的該第一介電材料，并暴露該導(dǎo)電區(qū)域。
4.根據(jù)權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)的形成方法，其特征在于在形成該第二開(kāi)口之后，一部分的該第二介電材料保留于該第一開(kāi)口的側(cè)壁上。
5.根據(jù)權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)的形成方法，其特征在于該第二絕緣介電材料包括一低介電常數(shù)材料，且該低介電常數(shù)材料是由摻雜碳的氧化硅或摻氟硅玻璃所構(gòu)成。
6.根據(jù)權(quán)利要求1所述的內(nèi)連線結(jié)構(gòu)的形成方法，其特征在于該第一介電材料是擇自由氮化硅、碳化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群，而該第二介電材料是擇自由氮化硅、氮氧化硅、氧化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群。
7.一種內(nèi)連線結(jié)構(gòu)的形成方法，所述內(nèi)連線結(jié)構(gòu)的形成方法包括提供一介層窗開(kāi)口，該介層窗開(kāi)口是延伸于一第一絕緣介電材料，直到一導(dǎo)電區(qū)域上的一蝕刻停止層為止；在該第一絕緣介電材料之上形成一介電襯里層，以順應(yīng)性地將該介電襯里層形成于該介層窗開(kāi)口的側(cè)壁及底部上；在該第一絕緣介電材料上形成一第二絕緣介電材料；在該第二絕緣介電材料上形成一光致抗蝕劑層；利用等離子蝕刻該第二絕緣介電材料而形成一溝槽開(kāi)口，該溝槽開(kāi)口是形成于該介層窗開(kāi)口之上，用以形成一雙鑲嵌開(kāi)口；利用臨場(chǎng)灰化步驟移除位于該溝槽開(kāi)口之上的該光致抗蝕劑層；施以一臨場(chǎng)等離子蝕刻步驟以移除該介電襯里層的底部區(qū)域以及該蝕刻停止層，用以暴露出該導(dǎo)電區(qū)域；以及使用一導(dǎo)電材料填充該雙鑲嵌開(kāi)口。
8.一種內(nèi)連線結(jié)構(gòu)，所述內(nèi)連線結(jié)構(gòu)包括一第一介電材料，形成于一導(dǎo)電區(qū)域上；一第一絕緣介電材料，形成于該第一介電材料上；一第一開(kāi)口，形成于該第一絕緣介電材料中；一介電襯里層，覆蓋于該第一開(kāi)口的側(cè)壁上；一第二絕緣介電材料，形成于該第一絕緣介電材料上；一第二開(kāi)口，形成于該第一開(kāi)口上的該第二絕緣介電材料中，且該第二開(kāi)口與該第一開(kāi)口連接；以及一導(dǎo)電材料，填充于該第一與該第二開(kāi)口中，用以使該導(dǎo)電材料與該導(dǎo)電區(qū)域電性連接。
9.根據(jù)權(quán)利要求8所述的內(nèi)連線結(jié)構(gòu)，其特征在于該介電襯里層是配置于該第一絕緣介電材料與該第二絕緣介電材料之間。
10.根據(jù)權(quán)利要求8所述的內(nèi)連線結(jié)構(gòu)，其特征在于該第二絕緣介電材料包括一低介電常數(shù)材料，且該低介電常數(shù)材料是由摻雜碳的氧化硅或摻氟硅玻璃所構(gòu)成。
11.根據(jù)權(quán)利要求8所述的內(nèi)連線結(jié)構(gòu)，其特征在于該第一介電材料是擇自由氮化硅、碳化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群，而該介電襯里層是擇自由氮化硅、氮氧化硅、氧化硅、摻雜碳的氧化硅與上述材料的組合所構(gòu)成的族群。
全文摘要
本發(fā)明提供一種內(nèi)連線結(jié)構(gòu)及其形成方法，此形成方法包括在一導(dǎo)電區(qū)域上形成一第一介電材料，在該第一介電材料上形成一第一絕緣介電材料，在該第一絕緣介電材料中形成一第一開(kāi)口，使用一第二介電材料覆蓋該第一開(kāi)口，在該第一絕緣介電材料之上形成一第二絕緣介電材料，在該第二絕緣介電材料中形成一第二開(kāi)口，該第二開(kāi)口是形成于該第一開(kāi)口之上，并且與該第一開(kāi)口互相連接，以及使用一導(dǎo)電金屬填充該第一與該第二開(kāi)口，用以使該等開(kāi)口中的該導(dǎo)電金屬與該導(dǎo)電區(qū)域電性相連。本發(fā)明可改善半導(dǎo)體裝置中集成電路的性能與可靠度，并可降低制造成本。
文檔編號(hào)H01L23/52GK1815711SQ20051010277
公開(kāi)日2006年8月9日 申請(qǐng)日期2005年9月15日 優(yōu)先權(quán)日2005年1月31日
發(fā)明者曾銪寪, 黃松輝, 劉坤賜 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司