專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種包括MIS晶體管的半導(dǎo)體器件及其制造方法，其中該MIS晶體管具有由高介電常數(shù)絕緣膜形成的柵極絕緣膜。
背景技術(shù)：
隨著因半導(dǎo)體器件的集成度的提高M(jìn)IS晶體管日趨微型化，柵極絕緣膜逐漸變薄。通常，氧化硅膜類絕緣膜，例如二氧化硅膜、氧氮化硅膜等被用作柵極絕緣膜。但是，在將氧化硅膜類絕緣膜用作柵極絕緣膜時(shí)，因隧道效應(yīng)引起的柵極漏電流會(huì)隨著柵極絕緣膜逐漸變薄而增加。氧化硅膜類絕緣膜在薄化處理中受到限制。
近來(lái)，作為替代氧化硅膜類絕緣膜的能夠抑制柵極漏電流且能夠確保充分的介電強(qiáng)度電壓的絕緣膜，高介電常數(shù)材料例如氧化鋁(Al2O3)、氧化鋯(ZrO2)、氧化鉿(HfO2)、氧化鉭(Ta2O5)等的絕緣膜受到關(guān)注。其中，介電常數(shù)較高且相對(duì)熱穩(wěn)定的HfO2膜被期望作為柵極絕緣膜。使用介電常數(shù)高于氧化硅膜類絕緣膜的絕緣膜作為柵極絕緣膜允許柵極絕緣膜對(duì)于相同的MIS電容具有較大的物理膜厚。因此，這種高介電常數(shù)絕緣膜被用作柵極絕緣膜，由此在實(shí)現(xiàn)相同的晶體管特性的同時(shí)，能夠提高介電強(qiáng)度電壓。
上述高介電常數(shù)絕緣膜是由常規(guī)的LSI工藝不采用的材料形成。因此，在將柵極圖案化之后必須去除多余的高介電常數(shù)絕緣膜。
作為去除高介電常數(shù)絕緣膜的方法，可以考慮使用溶液的濕處理和使用氣體的干處理。作為通過(guò)干處理去除高介電常數(shù)絕緣膜的處理，公開(kāi)了這樣一種工藝，其中采用鹵素等離子體將柵極等圖案化，同時(shí)去除高介電常數(shù)絕緣膜的多余部分(參見(jiàn)日本特開(kāi)平No.2004-158487及日本特開(kāi)平No.2002-75972)。
但是，在通過(guò)濕處理去除高介電常數(shù)絕緣膜時(shí)，常常難以徹底去除高介電常數(shù)絕緣膜。當(dāng)增加處理時(shí)間周期時(shí)，則存在甚至柵極下面的高介電常數(shù)絕緣膜也被腐蝕的風(fēng)險(xiǎn)。
另一方面，在通過(guò)傳統(tǒng)干處理去除高介電常數(shù)絕緣膜時(shí)，常常會(huì)損壞源極/漏極區(qū)中的硅襯底以及高介電常數(shù)絕緣膜下面較低的層，例如器件隔離膜等。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種在不使晶體管特性退化的條件下，允許采用高介電常數(shù)絕緣膜作為柵極絕緣膜的半導(dǎo)體器件及其制造方法。
根據(jù)本發(fā)明的一個(gè)方案，提供一種半導(dǎo)體器件的制造方法，該方法包括如下步驟在含硅的半導(dǎo)體襯底上形成高介電常數(shù)絕緣膜；在該高介電常數(shù)絕緣膜上形成導(dǎo)電膜；將該導(dǎo)電膜圖案化以形成柵極；通過(guò)使用第一氣體和第二氣體的混合氣體的等離子體進(jìn)行干蝕刻，去除該柵極兩側(cè)的半導(dǎo)體襯底上的高介電常數(shù)絕緣膜，其中該第一氣體與硅結(jié)合以形成用以保護(hù)該半導(dǎo)體襯底的保護(hù)層，而該第二氣體用以蝕刻高介電常數(shù)絕緣膜。
根據(jù)本發(fā)明的另一個(gè)方案，提供一種半導(dǎo)體器件，包括柵極絕緣膜，其形成在半導(dǎo)體襯底上且由高介電常數(shù)絕緣膜形成；柵極，其形成在該柵極絕緣膜上；側(cè)壁絕緣膜，其形成在該柵極的側(cè)壁上；以及源極/漏極區(qū)，其形成在該柵極兩側(cè)的半導(dǎo)體襯底中，該半導(dǎo)體襯底緊接在該柵極絕緣膜下面的表面與該半導(dǎo)體襯底緊接在該側(cè)壁絕緣膜下面的表面之間的高度差(step)小于3nm或等于3nm。
根據(jù)本發(fā)明，通過(guò)使用含有第一氣體和第二氣體的混合氣體的等離子體進(jìn)行干蝕刻來(lái)去除高介電常數(shù)絕緣膜，其中該第一氣體與含硅的半導(dǎo)體襯底中的硅結(jié)合以形成用以保護(hù)半導(dǎo)體襯底的保護(hù)層，而該第二氣體用以蝕刻高介電常數(shù)絕緣膜，由此能夠以相對(duì)于基礎(chǔ)半導(dǎo)體襯底的高選擇比去除高介電常數(shù)絕緣膜。因此，能夠在不使晶體管特性退化的條件下，采用高介電常數(shù)絕緣膜作為柵極絕緣膜。


圖1為根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件的剖視圖，其示出了該半導(dǎo)體器件的結(jié)構(gòu)。
圖2A-2C為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件在說(shuō)明其制造方法(部分1)的方法步驟中的剖視圖。
圖3A-3C為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件在說(shuō)明其制造方法(部分2)的方法步驟中的剖視圖。
圖4為在根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的制造方法中在去除高介電常數(shù)絕緣膜的處理中采用的等離子體蝕刻裝置的剖視圖，其示出了該等離子體蝕刻裝置的結(jié)構(gòu)。
圖5為在蝕刻高介電常數(shù)絕緣膜中采用的混合氣體的Cl2和BCl3之間的流速比與蝕刻速率之間的關(guān)系圖(部分1)。
圖6為在蝕刻高介電常數(shù)絕緣膜中采用的混合氣體的Cl2和BCl3之間的流速比與蝕刻速率之間的關(guān)系圖(部分2)。
圖7A-7C為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件在說(shuō)明其制造方法(部分3)的方法步驟中的剖視圖。
具體實(shí)施例方式參照?qǐng)D1至圖7A-7C說(shuō)明根據(jù)本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體器件及其制造方法。圖1為根據(jù)本實(shí)施例的半導(dǎo)體器件的剖視圖，其示出了該半導(dǎo)體器件的結(jié)構(gòu)。圖2A-2C、3A-3C及7A-7C為根據(jù)本實(shí)施例的半導(dǎo)體器件在說(shuō)明其制造方法的方法步驟中的剖視圖。圖4為在根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法中在去除高介電常數(shù)絕緣膜的處理中采用的等離子體蝕刻裝置的剖視圖，其示出了該等離子體蝕刻裝置的結(jié)構(gòu)。圖5和圖6為在蝕刻高介電常數(shù)絕緣膜中采用的混合氣體的Cl2和BCl3之間的流速比與蝕刻速率之間的關(guān)系圖。
首先，參照?qǐng)D1說(shuō)明根據(jù)本實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)。
在硅襯底10的主表面中形成二氧化硅膜的器件隔離膜12。器件隔離膜12在硅襯底10的主表面中限定器件區(qū)。
在限定有器件區(qū)的硅襯底10上，形成高介電常數(shù)絕緣膜的柵極絕緣膜14。柵極絕緣膜14例如由二氧化鉿(HfO2)形成。在柵極絕緣膜14上形成多晶硅膜的柵極16。在柵極16的側(cè)壁上形成側(cè)壁絕緣膜18。
在柵極16兩側(cè)的硅襯底10中，形成延伸源極/漏極結(jié)構(gòu)的源極/漏極區(qū)20。
硅襯底10緊接在側(cè)壁絕緣膜18下面的表面(形成源極/漏極區(qū)20的延伸區(qū)的位置)的高度基本上等于或略小于硅襯底10緊接在柵極絕緣膜14下面的表面(這里將成為溝道區(qū))的高度。硅襯底10緊接在柵極絕緣膜14下面的表面(這里將成為溝道區(qū))與硅襯底10緊接在側(cè)壁絕緣膜18下面的表面(形成源極/漏極區(qū)20的延伸區(qū)的位置)之間的高度差例如為3nm或3nm以下。
由此，構(gòu)成一個(gè)MIS晶體管，其包括在硅襯底10上形成的柵極16和源極/漏極區(qū)域20，并采用高介電常數(shù)絕緣膜作為柵極絕緣膜14。
根據(jù)本實(shí)施例的半導(dǎo)體器件的特點(diǎn)在于，在采用高介電常數(shù)絕緣膜作為柵極絕緣膜14的MIS晶體管中，硅襯底10緊接在柵極絕緣膜14下面的表面與硅襯底10緊接在側(cè)壁絕緣膜18下面的表面之間的高度差例如為3nm或3nm以下。
如下文所述，在根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法中，在將柵極16圖案化之后，通過(guò)使用預(yù)定混合氣體的等離子體的干蝕刻，以相對(duì)于硅襯底10和由二氧化硅膜形成的器件隔離膜12的高選擇比去除作為柵極絕緣膜14的高介電常數(shù)絕緣膜的多余部分。
因此，在根據(jù)本實(shí)施例的半導(dǎo)體器件中，器件區(qū)中硅襯底10的表面在硅襯底10緊接在柵極絕緣膜14下面的表面與硅襯底10緊接在側(cè)壁絕緣膜18下面的表面之間具有非常小的高度差，例如為3nm或3nm以下。因此，在不使晶體管特性退化的條件下，形成采用高介電常數(shù)絕緣膜作為柵極絕緣膜的MIS晶體管。
接下來(lái)，參照?qǐng)D2A-2C至7A-7C說(shuō)明根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法。
首先，通過(guò)例如STI(淺溝道隔離)法在硅襯底10上形成二氧化硅膜的器件隔離膜12(參見(jiàn)圖2A)。
接下來(lái)，通過(guò)使用例如RCA清洗等化學(xué)液體清洗，清洗上面形成有器件隔離膜12的硅襯底10。
然后，在上面形成有器件隔離膜12的硅襯底10的整個(gè)表面上，通過(guò)例如MOCVD(金屬有機(jī)物化學(xué)氣相沉積)法沉積將成為柵極絕緣膜的高介電常數(shù)絕緣膜14(參見(jiàn)圖2B)。高介電常數(shù)絕緣膜14例如為約3.0nm厚的HfO2膜?？梢酝ㄟ^(guò)ALD(原子層沉積)法沉積高介電常數(shù)絕緣膜14。
接下來(lái)，例如在600-1100℃下，在氮?dú)夥罩谢蛘叩脱醯幕旌蠚夥罩校M(jìn)行0-30秒的熱處理。
接著，在高介電常數(shù)絕緣膜14上，通過(guò)例如CVD(化學(xué)氣相沉積)法沉積例如90nm厚的多晶硅膜16(參見(jiàn)圖2C)。
然后，通過(guò)光刻和干蝕刻來(lái)圖案化多晶硅膜16，以形成多晶硅膜的柵極16(參見(jiàn)圖3A)。
接下來(lái)，利用柵極16作為掩模，通過(guò)使用預(yù)定混合氣體的等離子體的干蝕刻，去除柵極16兩側(cè)的硅襯底10上和器件隔離膜12上的高介電常數(shù)絕緣膜14。
在根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法中，通過(guò)使用基底(base)保護(hù)氣體與蝕刻氣體的混合氣體的等離子體進(jìn)行干蝕刻來(lái)去除高介電常數(shù)絕緣膜14，其中基底保護(hù)氣體與硅襯底10中的Si原子和二氧化硅膜的器件隔離膜12中的Si原子結(jié)合以形成保護(hù)層，而蝕刻氣體用以蝕刻高介電常數(shù)絕緣膜14。下面詳細(xì)說(shuō)明通過(guò)使用混合氣體的等離子體進(jìn)行干蝕刻來(lái)去除高介電常數(shù)絕緣膜14。
形成在干蝕刻HfO2膜的高介電常數(shù)絕緣膜14的處理中采用的混合氣體的氣體具體如下。
與硅襯底10中的Si原子和二氧化硅膜的器件隔離膜12中的Si原子結(jié)合以形成保護(hù)層的基底保護(hù)氣體例如為三氯化硼(BCl3)。BCl3的B原子與硅襯底10中的Si原子和二氧化硅膜的器件隔離膜12中的Si原子結(jié)合以在硅襯底10的表面和器件隔離膜12的表面形成保護(hù)層。保護(hù)膜保護(hù)硅襯底10和器件隔離膜12免受蝕刻，其中硅襯底10和器件隔離膜12作為將被蝕刻的高介電常數(shù)絕緣膜14的基底?；妆Ｗo(hù)氣體決不會(huì)與高介電常數(shù)絕緣膜14反應(yīng)，由此形成用以保護(hù)高介電常數(shù)絕緣膜14免受蝕刻的保護(hù)層。
用以蝕刻HfO2膜的高介電常數(shù)絕緣膜14的蝕刻氣體例如為氯氣(Cl2)。
作為形成混合氣體的一種氣體，除了上述基底保護(hù)氣體和蝕刻氣體之外，還采用了稀釋氣體。稀釋氣體例如為氬(Ar)。稀釋氣體調(diào)節(jié)高介電常數(shù)絕緣膜14的蝕刻速率及穩(wěn)定地產(chǎn)生等離子體?？墒褂脙H由上述基底保護(hù)氣體和蝕刻氣體形成而不包含稀釋氣體的混合氣體。
圖4為在去除高介電常數(shù)絕緣膜14的處理中采用的等離子體蝕刻裝置的一個(gè)實(shí)例的剖視圖。
如圖所示，用于硅襯底10的基座28設(shè)置在腔室26中，該硅襯底10具有將被去除的、高介電常數(shù)絕緣膜14的多余部分。
上電極30設(shè)置在腔室26中的硅襯底10上方且與硅襯底10相對(duì)。上電極30連接到射頻電源32，以將射頻電源施加到上電極30。
混合氣體供應(yīng)器34連接到腔室26，該混合氣體供應(yīng)器34用以將上述混合氣體供應(yīng)到腔室26中。用以排放腔室26中的氣體的排氣泵36連接到腔室26。
當(dāng)干蝕刻高介電常數(shù)絕緣膜14時(shí)，將混合氣體從混合氣體供應(yīng)器24輸送到腔室26中，同時(shí)通過(guò)排氣泵36對(duì)腔室26的內(nèi)部進(jìn)行排氣，由此使腔室26的內(nèi)部保持在某一特定壓強(qiáng)下。在這種狀態(tài)下，由射頻電源32將射頻電功率施加到上電極30，由此在硅襯底10與上電極30之間產(chǎn)生混合氣體的等離子體。施加到上電極30的射頻電功率例如為200-400W。施加到上電極30的射頻電功率不限于此范圍，并且可以是例如50-1000W。
此時(shí)，硅襯底10沒(méi)有通電。因此，在上面形成有高介電常數(shù)絕緣膜14的硅襯底10的表面上沒(méi)有形成離子層(ion sheath)。因此，高介電常數(shù)絕緣膜14被遠(yuǎn)端的等離子體蝕刻。等離子體是在高介電常數(shù)絕緣膜14的表面上沒(méi)有產(chǎn)生離子層的條件下產(chǎn)生的，由此能夠保護(hù)高介電常數(shù)絕緣膜14下面的硅襯底10和高介電常數(shù)絕緣膜14下面的器件隔離膜12免受損壞。
在去除高介電常數(shù)絕緣膜14的處理中采用的等離子體蝕刻裝置不限于圖4所示的結(jié)構(gòu)。例如，可以采用雙頻等離子體蝕刻裝置，其除了上電極之外，還包括用以對(duì)硅襯底10施加射頻電功率的下電極，在這種情況下，不對(duì)下電極施加射頻電功率，而只對(duì)上電極施加射頻電功率，以產(chǎn)生等離子體。
在根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法中，將在高介電常數(shù)絕緣膜14的干蝕刻中采用的混合氣體的流速比設(shè)置為大于等于0.01且小于等于0.5，所述流速比是蝕刻氣體的流速與基底保護(hù)氣體的流速和蝕刻氣體的流速的總流速之比。
圖5和圖6為混合氣體的Cl2流速與混合氣體的Cl2流速和BCl3流速的總流速之比(Cl2/(Cl2+BCl3))和多晶硅膜、二氧化硅膜及HfO2膜的蝕刻速率之間的關(guān)系的實(shí)驗(yàn)結(jié)果圖。混合氣體的Cl2流速與Cl2流速和BCl3流速的總流速之比(Cl2/(Cl2+BCl3))在橫軸上表示，而各層膜的蝕刻速率在縱軸上表示。
測(cè)量硅晶片上形成的各層膜的蝕刻速率?；诙嗑Ч枘さ奈g刻速率近似為硅襯底的蝕刻速率這樣的假設(shè)，測(cè)量多晶硅膜的蝕刻速率。用于蝕刻的混合氣體為Cl2、BCl3及Ar的混合氣體。等離子體蝕刻裝置為雙頻等離子體蝕刻裝置。在圖5所示的情況下，施加到上電極的射頻電功率為400W，同時(shí)不對(duì)下電極施加射頻電功率。在圖6所示的情況下，施加到上電極的射頻電功率為200W，而不對(duì)下電極施加射頻電功率。
在圖5和圖6中可明顯看出，在Cl2流速與Cl2流速和BCl3流速的總流速之比(Cl2/(Cl2+BCl3))小于等于0.5的范圍內(nèi)時(shí)，HfO2膜的蝕刻速率高于多晶硅膜的蝕刻速率和二氧化硅膜的蝕刻速率。也就是說(shuō)，基于圖5和圖6的圖形，可以看出Cl2流速與Cl2流速和BCl3流速的總流速之比(Cl2/(Cl2+BCl3))被設(shè)置為小于或等于0.5，由此能夠以相對(duì)于多晶硅膜和二氧化硅膜的高選擇比蝕刻HfO2膜。
必須獲得一定的HfO2膜蝕刻速率。鑒于此，優(yōu)選將Cl2流速與Cl2流速和BCl3流速的總流速之比(Cl2/(Cl2+BCl3))設(shè)置為大于等于0.01。
如上所述，在根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法中，將在高介電常數(shù)絕緣膜14的干蝕刻中采用的混合氣體的流速比設(shè)置為大于等于0.01且小于等于0.5，其中所述流速比是蝕刻氣體的流速與基底保護(hù)氣體的流速和蝕刻氣體的流速的總流速之比，由此，能夠以相對(duì)于硅襯底10和二氧化硅膜的器件隔離膜12的高選擇比蝕刻掉高介電常數(shù)絕緣膜14的多余部分。
結(jié)果，當(dāng)用作柵極絕緣膜14的高介電常數(shù)絕緣膜的多余部分被去除時(shí)，抑制了對(duì)硅襯底10在高介電常數(shù)絕緣膜14下面的部分(將形成源極/漏極區(qū)20的位置)的蝕刻，并抑制了該部分的高度的降低。此外，抑制了對(duì)二氧化硅膜的器件隔離膜12在高介電常數(shù)絕緣膜14下面的部分的蝕刻，且抑制了該部分的高度的降低。
因此，在器件區(qū)中的硅襯底10的表面在硅襯底10緊接在柵極16下面、即緊接在柵極絕緣膜14下面的表面與硅襯底10緊接在側(cè)壁絕緣膜18下面的表面之間具有非常小的高度差，例如小于3nm。
因此，能夠在不使晶體管特性退化的條件下，使用高介電常數(shù)絕緣膜14作為柵極絕緣膜。
在如上所述已去除高介電常數(shù)絕緣膜14的多余部分之后，以柵極16作為掩模，通過(guò)例如離子注入在柵極16兩側(cè)的硅襯底10中注入摻雜雜質(zhì)。因此，形成淺雜質(zhì)擴(kuò)散區(qū)22，其構(gòu)成延伸源極/漏極結(jié)構(gòu)的延伸區(qū)(參見(jiàn)圖3C)。
接下來(lái)，通過(guò)例如CVD法在整個(gè)表面上形成例如70nm厚的二氧化硅膜，并且通過(guò)例如RIE(反應(yīng)離子蝕刻)法各向異性蝕刻該二氧化硅膜。因此，在柵極16的側(cè)壁上形成二氧化硅膜的側(cè)壁絕緣膜18(參見(jiàn)圖7A)。側(cè)壁絕緣膜18由二氧化硅膜形成，但是側(cè)壁絕緣膜18不限于二氧化硅膜。任何其他絕緣膜可被適當(dāng)采用。
接下來(lái)，以柵極16和側(cè)壁絕緣膜18作為掩模，將摻雜雜質(zhì)注入到柵極16和側(cè)壁絕緣膜18兩側(cè)的硅襯底10中。因此，形成雜質(zhì)擴(kuò)散區(qū)24，其構(gòu)成源極/漏極擴(kuò)散層的深區(qū)(參見(jiàn)圖7B)。
然后，進(jìn)行預(yù)定的熱處理，以激活注入到雜質(zhì)擴(kuò)散區(qū)22、24中的摻雜雜質(zhì)。因此，在柵極16兩側(cè)的硅襯底10中形成源極/漏極區(qū)20，該源極/漏極區(qū)20具有延伸區(qū)即淺雜質(zhì)擴(kuò)散區(qū)22和深雜質(zhì)擴(kuò)散區(qū)24(參見(jiàn)圖7C)。
因此，制成使用高介電常數(shù)絕緣膜作為柵極絕緣膜14的MIS晶體管。
如上所述，根據(jù)本實(shí)施例，利用基底保護(hù)氣體和蝕刻氣體的混合氣體的等離子體去除高介電常數(shù)絕緣膜14的多余部分，其中基底保護(hù)氣體與硅襯底10中的Si原子和二氧化硅膜的器件隔離膜12中的Si原子結(jié)合以形成保護(hù)層，而蝕刻氣體用以蝕刻高介電常數(shù)絕緣膜14，并且基底保護(hù)氣體和蝕刻氣體以預(yù)定流速比混合，由此，能夠以相對(duì)于基礎(chǔ)硅襯底10和器件隔離膜12的高選擇比蝕刻掉高介電常數(shù)絕緣膜14。因此，能夠在不使晶體管特性退化的條件下，使用高介電常數(shù)絕緣膜14作為柵極絕緣膜。
本發(fā)明不限于上述實(shí)施例，并且能夠涵蓋其他各種修改。
例如，在上述實(shí)施例中，用作柵極絕緣膜14的高介電常數(shù)絕緣膜為HfO2膜，但不限于HfO2膜。用作柵極絕緣膜14的高介電常數(shù)絕緣膜可以是金屬氧化物的高介電膜，例如氧化鋁(Al2O3)膜、氧化鋯(ZrO2)膜、氧化鉿(HfO2)膜、氧化鉭(Ta2O5)膜等。用作柵極絕緣膜14的高介電常數(shù)絕緣膜可以是添加了硅或氮的Hf基化合物的膜，例如HfSiO、HfSiON、HfON等。
在上述實(shí)施例中，使用BCl3作為用于保護(hù)硅襯底10和器件隔離膜12的基底保護(hù)氣體，但基底保護(hù)氣體不限于BCl3?？墒褂盟穆然?CCl4)等作為基底保護(hù)氣體。
在上述實(shí)施例中，使用Cl2作為用于蝕刻高介電常數(shù)絕緣膜14的蝕刻氣體，但蝕刻氣體不限于Cl2。蝕刻氣體可以是四氟化碳(CF4)、六氟化硫(SF6)、氟氣(F2)、三氟化氮(NF3)、三氟化氯(ClF3)等。
在上述實(shí)施例中，在用于蝕刻高介電常數(shù)絕緣膜14的混合氣體中含有的稀釋氣體為Ar，但稀釋氣體不限于Ar。稀釋氣體僅需要為惰性氣體，并且可以是稀有氣體，例如氦(He)、氖(Ne)、氪(Kr)、氙(Xe)及其類似氣體，氮?dú)?N2)及其類似氣體。
在上述實(shí)施例中，器件隔離膜12是通過(guò)STI形成，但形成器件隔離膜12的方法不限于STI。器件隔離膜12可以通過(guò)LOCOS(硅的局部氧化)等形成。
在上述實(shí)施例中，高介電常數(shù)絕緣膜14形成在硅襯底10和二氧化硅膜的器件隔離膜12上。但是，本發(fā)明可廣泛用于在含有硅的半導(dǎo)體襯底和含有硅的器件隔離膜上形成高介電常數(shù)絕緣膜的情況。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括如下步驟在含硅的半導(dǎo)體襯底上形成高介電常數(shù)絕緣膜；在該高介電常數(shù)絕緣膜上形成導(dǎo)電膜；將該導(dǎo)電膜圖案化以形成柵極；通過(guò)使用混合氣體的等離子體進(jìn)行干蝕刻，去除該柵極兩側(cè)的半導(dǎo)體襯底上的高介電常數(shù)絕緣膜，其中該混合氣體由第一氣體和第二氣體混合而成，該第一氣體與硅結(jié)合以形成用以保護(hù)該半導(dǎo)體襯底的保護(hù)層，而該第二氣體用以蝕刻該高介電常數(shù)絕緣膜。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其中在所述形成高介電常數(shù)絕緣膜的步驟中，在該半導(dǎo)體襯底上以及形成在該半導(dǎo)體襯底上且含硅的器件隔離膜上形成該高介電常數(shù)絕緣膜。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其中該第二氣體的流速與該第一氣體的流速和該第二氣體的流速的總流速之比大于等于0.01且小于等于0.5。
4.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其中該第一氣體為三氯化硼或四氯化碳。
5.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其中該第二氣體為氯氣、四氟化碳、六氟化硫、氟氣、三氟化氮或三氟化氯。
6.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其中該混合氣體還包含用于稀釋的第三氣體。
7.如權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中該第三氣體為氦、氖、氬、氪或氙。
8.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其中在所述去除高介電常數(shù)絕緣膜的步驟中，在該高介電常數(shù)絕緣膜的表面上沒(méi)有形成離子層的條件下，產(chǎn)生該混合氣體的等離子體。
9.如權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其中在所述去除高介電常數(shù)絕緣膜的步驟中，通過(guò)不對(duì)該半導(dǎo)體襯底施加射頻電功率而對(duì)與該半導(dǎo)體襯底相對(duì)的上電極施加射頻電功率來(lái)產(chǎn)生該混合氣體的等離子體。
10.一種半導(dǎo)體器件，包括柵極絕緣膜，其形成在半導(dǎo)體襯底上且由高介電常數(shù)絕緣膜形成；柵極，其形成在該柵極絕緣膜上；側(cè)壁絕緣膜，其形成在該柵極的側(cè)壁上；以及源極/漏極區(qū)，其形成在該柵極兩側(cè)的半導(dǎo)體襯底中，該半導(dǎo)體襯底緊接在該柵極絕緣膜下面的表面與該半導(dǎo)體襯底緊接在該側(cè)壁絕緣膜下面的表面之間的高度差小于3nm或等于3nm。
11.如權(quán)利要求10所述的半導(dǎo)體器件，其中該高介電常數(shù)絕緣膜為氧化鉿膜、氧化鋁膜、氧化鋯膜或氧化鉭膜。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件及其制造方法。在半導(dǎo)體器件的制造方法中，將多晶硅膜圖案化以形成柵極(16)，并通過(guò)使用基底保護(hù)氣體和蝕刻氣體的混合氣體的等離子體進(jìn)行干蝕刻來(lái)去除柵極(16)兩側(cè)的硅襯底(10)和器件隔離膜(12)上的高介電常數(shù)絕緣膜(14)，其中該基底保護(hù)氣體與硅結(jié)合以形成用以保護(hù)硅襯底(10)和器件隔離膜(12)的保護(hù)層，而該蝕刻氣體用以蝕刻高介電常數(shù)絕緣膜(14)。
文檔編號(hào)H01L21/311GK1841681SQ20051009949
公開(kāi)日2006年10月4日 申請(qǐng)日期2005年9月6日 優(yōu)先權(quán)日2005年3月28日
發(fā)明者南方浩志 申請(qǐng)人:富士通株式會(huì)社