專(zhuān)利名稱(chēng)：防止擊穿的半導(dǎo)體元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件及其制造方法，特別是涉及一種防止擊穿的半導(dǎo)體元件及其制造方法。
背景技術(shù)：
隨著集成電路產(chǎn)業(yè)的快速發(fā)展，在要求電路集成化越來(lái)越高的情況下，整個(gè)電路元件大小的設(shè)計(jì)也被迫往尺寸不?？s小的方向前進(jìn)。當(dāng)半導(dǎo)體元件的尺寸逐漸縮小時(shí)，元件之間的距離也會(huì)相對(duì)的縮小，當(dāng)其距離縮短到某一定的程度之后，各種因工藝集成度提高所衍生的問(wèn)題便會(huì)發(fā)生。因此，如何制造出尺寸縮小、高集成度，又能兼顧其品質(zhì)的半導(dǎo)體元件是產(chǎn)業(yè)的一致目標(biāo)。
圖1為現(xiàn)有一種溝槽式元件的剖面示意圖。請(qǐng)參照?qǐng)D1A，基底100具有多個(gè)溝槽102，而溝槽式元件配置于溝槽102中。溝槽式元件為溝槽式存儲(chǔ)器，此溝槽式存儲(chǔ)器由浮置柵極104、介電層106以及控制柵極108所構(gòu)成。此外，溝槽式元件還具有位于浮置柵極104、介電層106與控制柵極108下方基底中的源極/漏極區(qū)110。
然而，隨著集成度的增加，在形成以摻雜多晶硅為材料的柵極時(shí)，其中的摻雜物會(huì)擴(kuò)散至源極/漏極區(qū)110中，使其區(qū)域擴(kuò)大，容易使與相鄰的源極/漏極區(qū)110造成不正常的電性擊穿(punch through)。電性擊穿的問(wèn)題會(huì)造成相鄰的溝槽式元件之間產(chǎn)生不正常的電性導(dǎo)通，而使得元件操作速度與元件效能不佳，甚至是造成元件短路(short)或斷路(open)，進(jìn)而大大地影響整個(gè)工藝的成品率與可靠性。

發(fā)明內(nèi)容
本發(fā)明的目的就是在提供一種防止擊穿的半導(dǎo)體元件的制造方法，能夠在相鄰的源極/漏極區(qū)之間形成隔離區(qū)域，避免因元件之間的電性擊穿的問(wèn)題而影響元件效能。
本發(fā)明的另一目的是提供一種防止擊穿的半導(dǎo)體元件，其中位于源極/漏極區(qū)之間的隔離區(qū)域，可避免元件之間產(chǎn)生電性擊穿。
本發(fā)明提出一種防止擊穿的半導(dǎo)體元件的制造方法，首先，提供一基底。接著，于基底上形成一層絕緣層。然后，將絕緣層圖案化，以形成多個(gè)隔離區(qū)域。接下來(lái)，于基底上形成一層硅層，并覆蓋隔離區(qū)域。然后，于每一個(gè)相鄰的隔離區(qū)域之間的硅層中形成溝槽。之后，于每一個(gè)溝槽中形成溝槽式元件。此外，溝槽式元件還包括一源極/漏極區(qū)，此源極/漏極區(qū)形成于溝槽下方的硅層中且位于相鄰二個(gè)隔離區(qū)域之間。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，上述的絕緣層的材料例如是氧化硅。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，上述的絕緣層的厚度例如是介于100～1000之間。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，上述的隔離區(qū)域的形狀包括塊狀或互相平行的長(zhǎng)條狀。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，上述的源極/漏極區(qū)的形成方法例如是離子注入法。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，上述的溝槽式元件例如是溝槽式存儲(chǔ)器。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件的制作方法，還可以于形成溝槽式存儲(chǔ)器之后，于硅層上形成一層介電層并覆蓋溝槽式存儲(chǔ)器，以及于介電層上形成一層導(dǎo)體層。
本發(fā)明還提出一種防止擊穿的半導(dǎo)體元件，此防止擊穿的半導(dǎo)體元件包括一基底、多個(gè)溝槽式元件以及至少一絕緣區(qū)域。溝槽式元件位于基底中，其中溝槽式元件包括一源極/漏極區(qū)，此源極/漏極區(qū)配置于溝槽式元件的底部。絕緣區(qū)域配置于基底中，且位于每一個(gè)溝槽式元件的源極/漏極區(qū)之間。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件，上述的隔離區(qū)域的厚度例如介于100～1000之間。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件，上述的隔離區(qū)域的材料例如是氧化硅。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件，上述的隔離區(qū)域的形狀例如是塊狀或互相平行的長(zhǎng)條狀。
依照本發(fā)明實(shí)施例所述的防止擊穿的半導(dǎo)體元件，上述的溝槽式元件例如是溝槽式存儲(chǔ)器。
本發(fā)明因在相鄰的兩個(gè)溝槽式元件之間，形成隔離區(qū)域，因此可防止相鄰的源極/漏極區(qū)在進(jìn)行離子注入工藝以產(chǎn)生摻雜多晶硅柵極的同時(shí)，因摻雜物擴(kuò)散至源極/漏極區(qū)而使其區(qū)域擴(kuò)大，產(chǎn)生出電性擊穿的問(wèn)題，以及進(jìn)一步避免因電性擊穿而使得元件效能不佳，進(jìn)而影響到工藝的成品率與可靠性。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖1為現(xiàn)有一種溝槽式元件的剖面示意圖。
圖2A至圖2G為依照本發(fā)明實(shí)施例所繪示的防止擊穿的半導(dǎo)體元件的制造流程剖面圖。
簡(jiǎn)單符號(hào)說(shuō)明100、200基底102、210溝槽104、218浮置柵極106、222、226介電層108、224控制柵極110、220源極/漏極區(qū)202絕緣層204隔離區(qū)域206硅層208圖案化掩模層212穿遂氧化層214、228導(dǎo)體層216間隙壁225溝槽式元件具體實(shí)施方式
圖2A至圖2G為依照本發(fā)明實(shí)施例所繪示的防止擊穿的半導(dǎo)體元件的制造流程剖面圖。以下將溝槽式存儲(chǔ)器為例進(jìn)行說(shuō)明。
首先，請(qǐng)參照?qǐng)D2A，提供基底200，基底200例如是硅基底。接著，于基底200上形成一層絕緣層202。其中，絕緣層202的材料例如是氧化硅，厚度例如是介于100～1000之間，形成的方法例如是化學(xué)氣相沉積法。
接著，請(qǐng)參照?qǐng)D2B，利用光刻工藝與蝕刻工藝，將絕緣層202圖案化，以于基底200上形成隔離區(qū)域204。值得注意的是，本發(fā)明中的隔離區(qū)域與用來(lái)形成有源區(qū)的淺溝槽隔離結(jié)構(gòu)(shallow trench isolation structure)不同，本發(fā)明的隔離區(qū)域形成在基底中的深度較淺溝槽隔離結(jié)構(gòu)為深。此外，隔離區(qū)域204的形狀可以是塊狀或互相平行的長(zhǎng)條狀。
然后，請(qǐng)繼續(xù)參照?qǐng)D2B，于基底200上形成一層硅層206，并覆蓋隔離區(qū)域204。其中，硅層206的形成方法例如是化學(xué)氣相沉積法。接下來(lái)，將硅層206進(jìn)行平坦化處理，平坦化的方法例如是使用化學(xué)機(jī)械研磨法。然后，于硅層206上形成圖案化掩模層208。其中，圖案化掩模層208的材料例如是氮化硅。之后，以圖案化掩模層208為掩模，蝕刻硅層206，以于相鄰二個(gè)隔離區(qū)域204之間的硅層206中形成溝槽210。
然后，請(qǐng)參照?qǐng)D2C，于溝槽210的表面形成穿隧氧化層212。其中，穿隧氧化層212的材料例如是氧化硅，其形成方法例如是熱氧化法。接著，于硅層206上形成一層導(dǎo)體層214，并填滿(mǎn)溝槽210。其中，導(dǎo)體層214的材料例如是摻雜多晶硅，其形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，再進(jìn)行離子注入步驟。
接下來(lái)，請(qǐng)參照?qǐng)D2D，移除圖案化掩模層208上的導(dǎo)體層214。其中，移除的方式例如是化學(xué)機(jī)械研磨法。然后，進(jìn)行回蝕刻步驟，蝕刻部分的導(dǎo)體層214，較佳使導(dǎo)體層214的頂部高于硅層206的表面，而且低于圖案化掩模層208的表面。接著，形成間隙壁216，以覆蓋部分導(dǎo)體層214的表面。其中，間隙壁216的形成方法例如是先形成一層絕緣材料層(未繪示)，然后利用各向異性蝕刻移除部分絕緣材料層。
然后，請(qǐng)參照?qǐng)D2E，以圖案化掩模層208與間隙壁216為掩模，進(jìn)行蝕刻工藝，以于溝槽210的側(cè)壁上形成浮置柵極218。接著，于溝槽210底部的基底200中形成源極/漏極區(qū)220，使得源極/漏極區(qū)220位于相鄰二個(gè)隔離區(qū)域204之間。其中，源極/漏極區(qū)220的形成方法例如是離子注入工藝。接下來(lái)，于基底200上形成介電層222。其中，介電層222可以是一復(fù)合層，由下而上依序?yàn)檠趸鑼?、氮化硅層與氧化硅層。當(dāng)然，介電層222也可能是只包括氧化硅層/氮化硅層，或者僅僅是一層氧化硅層。介電層222的形成方法例如是化學(xué)氣相沉積法。
之后，請(qǐng)參照?qǐng)D2F，移除溝槽210底部部分的穿隧氧化層212與介電層222，以暴露出基底200。其中，移除的方法例如是各向異性蝕刻工藝。然后，于基底200上形成一層摻雜多晶硅層(未繪示)，再以化學(xué)機(jī)械研磨法移除部分的摻雜多晶硅層，以形成控制柵極224。值得一提的是，在本實(shí)施例中，穿隧氧化層212、浮置柵極218、介電層222、控制柵極224以及源極/漏極區(qū)220統(tǒng)稱(chēng)為溝槽式元件225。
然后，請(qǐng)參照?qǐng)D2G，移除圖案化掩模層208。接著，于溝槽式元件225與硅層206上形成介電層226。其中，介電層226的材料例如是氧化硅。之后，于介電層226上形成導(dǎo)體層228。其中，導(dǎo)體層228的材料例如是摻雜多晶硅。在本實(shí)施例中，導(dǎo)體層228是用來(lái)作為字線(word line)之用。
此外，以本發(fā)明所提出的溝槽式存儲(chǔ)器(如圖2G所示)，因?yàn)樵谙噜彾€(gè)溝槽式元件中的源極/漏極區(qū)之間，配置有一個(gè)隔離區(qū)域，通過(guò)此隔離區(qū)域可因此避免二個(gè)源極/漏極區(qū)之間產(chǎn)生不正常電性擊穿，影響元件效能。
綜上所述，本發(fā)明于相鄰二個(gè)溝槽式存儲(chǔ)器下方的源極/漏極之間，形成隔離區(qū)域，可以避免隨著集成度的增加，在形成以摻雜多晶硅為材料的柵極的步驟中，所注入的摻雜物會(huì)擴(kuò)散至源極/漏極區(qū)中，而使源極/漏極區(qū)擴(kuò)大，造成相鄰的元件之間產(chǎn)生不正常的電性擊穿。同時(shí)，也進(jìn)而避免了因電性擊穿所造成元件的短路或斷路，而影響整個(gè)工藝的成品率與可靠性。
雖然本發(fā)明以?xún)?yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種防止擊穿的半導(dǎo)體元件的制造方法，包括提供一基底；于該基底上形成一絕緣層；圖案化該絕緣層，以形成多個(gè)隔離區(qū)域；于基底上形成一硅層，并覆蓋該些隔離區(qū)域；于相鄰二隔離區(qū)域之間的該硅層中形成多個(gè)溝槽；以及于每一該些溝槽中形成一溝槽式元件，其中該溝槽式元件包括一源極/漏極區(qū)，形成于該溝槽下方的該硅層中且位于相鄰二隔離區(qū)域之間。
2.如權(quán)利要求1所述的防止擊穿的半導(dǎo)體元件的制造方法，其中該絕緣層的材料包括氧化硅。
3.如權(quán)利要求1所述的防止擊穿的半導(dǎo)體元件的制造方法，其中該絕緣層的厚度介于100～1000之間。
4.如權(quán)利要求1所述的防止擊穿的半導(dǎo)體元件的制造方法，其中該些隔離區(qū)域的形狀包括塊狀或互相平行的長(zhǎng)條狀。
5.如權(quán)利要求1所述的防止擊穿的半導(dǎo)體元件的制造方法，其中該些源極/漏極區(qū)的形成方法包括離子注入法。
6.如權(quán)利要求1所述的防止擊穿的半導(dǎo)體元件的制造方法，其中該些溝槽式元件包括溝槽式存儲(chǔ)器。
7.如權(quán)利要求6所述的防止擊穿的半導(dǎo)體元件的制造方法，還包括于形成該些溝槽式存儲(chǔ)器之后，于該硅層上形成一介電層，并覆蓋該些溝槽式存儲(chǔ)器；以及于該介電層上形成一導(dǎo)體層。
8.一種防止擊穿的半導(dǎo)體元件，包括一基底；多個(gè)溝槽式元件，位于該基底中，其中該溝槽式元件包括一源極/漏極區(qū)，該源極/漏極區(qū)配置于該溝槽式元件的底部；以及至少一隔離區(qū)域，配置于該基底中，且位于該些溝槽式元件的該源極/漏極區(qū)之間。
9.如權(quán)利要求8所述的防止擊穿的半導(dǎo)體元件，其中該隔離區(qū)域的厚度介于100～1000之間。
10.如權(quán)利要求8所述的防止擊穿的半導(dǎo)體元件，其中該隔離區(qū)域的材料包括氧化硅。
11.如權(quán)利要求8所述的防止擊穿的半導(dǎo)體元件，其中該隔離區(qū)域的形狀包括塊狀或長(zhǎng)條狀。
12.如權(quán)利要求8所述的防止擊穿的半導(dǎo)體元件，其中該溝槽式元件包括溝槽式存儲(chǔ)器。
全文摘要
一種防止擊穿的半導(dǎo)體元件，此防止擊穿的半導(dǎo)體元件包括一基底、多個(gè)溝槽式元件以及至少一隔離區(qū)域。溝槽式元件位于基底中，其中溝槽式元件包括一源極/漏極區(qū)，此源極/漏極區(qū)配置于溝槽式元件的底部。隔離區(qū)域配置于基底中，且位于每一個(gè)溝槽式元件的源極/漏極區(qū)之間。
文檔編號(hào)H01L27/02GK1917170SQ200510089499
公開(kāi)日2007年2月21日 申請(qǐng)日期2005年8月19日 優(yōu)先權(quán)日2005年8月19日
發(fā)明者賴(lài)亮全, 王炳堯 申請(qǐng)人:力晶半導(dǎo)體股份有限公司