專利名稱：改善電子遷移的半導(dǎo)體元件與半導(dǎo)體元件的形成方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體元件制造，且特別有關(guān)于一種改良的結(jié)構(gòu)與方法，以解決內(nèi)連線有關(guān)電子遷移的問題。
背景技術(shù)：
在最新的集成電路(IC)中，元件尺寸，如場效應(yīng)晶體管(MOSFET)的溝道長度，已經(jīng)達(dá)到深次微米的等級，以使電路的速度增快且減少功率的消耗，當(dāng)各電路元件的尺寸縮小時，內(nèi)連線的尺寸也會跟著縮小，所以每晶片的電路元件就會增加。
IC的尺寸已縮小至0.35μm以下，但過小的元件卻會因晶體管元件的轉(zhuǎn)換速度(switching speed)而產(chǎn)生信號延遲的現(xiàn)象，當(dāng)晶體管的溝道長度為0.18μm以下時，鄰近導(dǎo)體結(jié)構(gòu)間的電阻就會有問題，所以針對寄生RC時間常數(shù)的問題，就需要新的材料與方法來形成金屬內(nèi)連線。
傳統(tǒng)上金屬內(nèi)連線間為堆疊的介電層，此介電層如包括二氧化硅與/或氮化硅，而金屬層常用鋁形成，由于鋁在較高電流密處經(jīng)過時會產(chǎn)生很大的電子遷移，所以目前以銅取代之，銅具有較低的電阻，可以降低電子遷移的問題。
然而銅的使用卻會產(chǎn)生許多額外問題，如銅無法利用現(xiàn)行的方法大量沉積(化學(xué)與物理氣相沉積)，再者，銅無法利用現(xiàn)行的非等向性蝕刻進(jìn)行有效的圖案化處理，所以就利用鑲嵌技術(shù)來形成包含銅線的金屬化層，在傳統(tǒng)的鑲嵌技術(shù)中，是先沉積介電層、形成溝槽與介層洞，再用電鍍方式將銅填入，如利用電鍍或無電鍍方式。
銅的另一缺點是它很容易擴(kuò)散到氧化硅中，這會對元件的效能造成負(fù)面影響，甚至使元件完全毀損，所以在銅表面與其鄰近材料間必須提供一擴(kuò)散阻隔來防止此現(xiàn)象的發(fā)生，而氮化硅常用來作銅阻隔層，來將銅與層間介電層如二氧化硅隔離。
雖然銅比鋁的電子遷移阻性要好，但在元件尺寸持續(xù)縮小而增加電流密度的趨勢下，會使銅的電子遷移變成無法接受的程度，電子遷移是因電場影響所產(chǎn)生的擴(kuò)散現(xiàn)象，這電場會使銅沿著電荷載流子移動的方向擴(kuò)散，這會使銅產(chǎn)生破洞，進(jìn)而造成元件的損毀，這些破洞常會在氮化硅/銅的界面產(chǎn)生，此為銅金屬化結(jié)構(gòu)最常見的主要擴(kuò)散路徑，所以制作高品質(zhì)的銅與阻隔層的界面，以降低電子遷移至可接受的程度是相當(dāng)重要的。
如前所述，超大集成電路的元件效能會被鄰接內(nèi)連線的寄生電容所限制，而通過降低其電阻以及介電層的整體介電常數(shù)可使寄生電容降低。由于氮化硅的介電常數(shù)約為7左右，相對的比二氧化硅4左右或其它以二氧化硅為主的介電層(小于4)要來得高，所以一般希望氮化硅的厚度薄點較好，然而氮化硅的阻隔特性是與其厚度相關(guān)，所以在降低整體介電常數(shù)而將氮化硅厚度減少的同時，卻會使得半導(dǎo)體的元件效能降低。
如上所述，故業(yè)界急需提出一種可以解決上述問題的阻隔層，以改善擴(kuò)散阻隔效率、電子遷移阻性、降低寄生電阻與其它問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的之一就是提供一種半導(dǎo)體元件，以解決上述與其它問題。
為迭上述目的，本發(fā)明提供一種改善電子遷移的半導(dǎo)體元件，包括表面具有開口的介電層；阻隔層位于開口內(nèi)；膠層位于阻隔層上；以及導(dǎo)體位于膠層上，以填充開口。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，尚包括一蓋層位于該導(dǎo)體上，其中該蓋層主要擇自Co、W、Al、Ta、Ti、Ni、Ru與其組合所組成的族群。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該阻隔層包括第一阻隔層于該開口內(nèi)與第二阻隔層于該第一阻隔層上。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該阻隔層是經(jīng)過一熱處理以增加附著度。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該阻隔層的厚度約為10埃至30埃。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，尚包括一蓋層主要擇自一含碳介電材、一含氮介電材、一含氮導(dǎo)體、一含硅導(dǎo)電層、硅與其組合所組成的族群。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該膠層主要擇自一富含金屬氮化物、Ru、Ta、Ti、W、Co、Ni、Al、Nb、AlCu與其組合所組成的族群。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該膠層與該阻隔層的厚度比約為1～50。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該膠層的厚度約為10埃至500埃。
本發(fā)明所述的改善電子遷移的半導(dǎo)體元件，該富含金屬氮化物包括TaN，其中N對Ta的原子比約小于1。
為達(dá)上述目的，本發(fā)明尚提供一種降低銅鑲嵌元件的電子遷移的方法，包括形成表面具有開口的介電層；形成阻隔層于開口內(nèi)；形成膠層于阻隔層上；以導(dǎo)體填充開口；對導(dǎo)體進(jìn)行退火處理；以及形成蓋層于導(dǎo)體上。
為達(dá)上述目的，本發(fā)明尚提供一種半導(dǎo)體元件的形成方法，包括提供包括具有開口的介電層的基底；執(zhí)行孔洞密封制程；形成阻隔層于開口中；形成膠層于阻隔層上；形成晶種層于膠層上；形成導(dǎo)體于晶種層上；以及形成蓋層于導(dǎo)體上。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該蓋層主要擇自Co、W、Al、Ta、Ti、Ni、Ru與其組合所組成的族群。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該阻隔層的厚度約為10埃至30埃。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該蓋層主要擇自一含碳介電材、一含氮介電材、一含氮導(dǎo)體、一含硅導(dǎo)電層、硅與其組合所組成的族群。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該膠層主要擇自一富含金屬氮化物、Ru、Ta、Ti、W、Co、Ni、Al、Nb、AlCu與其組合所組成的族群。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該膠層與該阻隔層的厚度比約為1～50。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該膠層的厚度約為10埃至500埃。
本發(fā)明所述的半導(dǎo)體元件的形成方法，該富含金屬氮化物包括TaN，其中N對Ta的原子比約小于1。
本發(fā)明所述改善電子遷移的半導(dǎo)體元件與半導(dǎo)體元件的形成方法，是一種改良的結(jié)構(gòu)與方法，其解決了現(xiàn)有技術(shù)中內(nèi)連線有關(guān)電子遷移的問題。


圖1為一鑲嵌制程中的半導(dǎo)體元件剖面圖，用以說明本發(fā)明較佳實施例的阻隔層；圖2顯示本發(fā)明的較佳實施例，包括阻隔層、膠層與晶種層；圖3為一本發(fā)明較佳實施例的剖面圖，顯示一導(dǎo)體沉積于膠層上；
圖4為本發(fā)明較佳實施例的CMP平坦化圖；圖5為一剖面圖，用以顯示本發(fā)明較佳實施例的蓋層；圖6為一流程圖，用以說明本發(fā)明較佳實施例的制程流程。
具體實施例方式
本發(fā)明較佳實施例的操作與制造將于下進(jìn)行描述，然而本發(fā)明的應(yīng)用與使用并非只限于在此所描述的內(nèi)容，這些特定的實施例只是對本發(fā)明作說明用，并非用來限定發(fā)明的內(nèi)容或申請專利范圍。
本發(fā)明是有關(guān)于一種半導(dǎo)體元件制造，且特別有關(guān)于一種改良的結(jié)構(gòu)與方法，以解決內(nèi)連線有關(guān)電子遷移的問題，本發(fā)明較佳實施例的內(nèi)容為鑲嵌制程中銅導(dǎo)線與介層洞的制造，本領(lǐng)域技術(shù)人員應(yīng)了解本發(fā)明不只對鑲嵌制程有利，對其它改善擴(kuò)散阻隔或電子遷移的半導(dǎo)體制造應(yīng)用以及其它未提及的IC內(nèi)連線應(yīng)用也同樣有利，因此，以下所述的實施例只屬說明本發(fā)明與其使用方式，并非限定本發(fā)明的范圍。
請參閱圖1，此圖顯示鑲嵌中結(jié)構(gòu)100的剖面圖，此結(jié)構(gòu)100形成于半導(dǎo)體基底102的表面中，此為本發(fā)明的實施例所要處理的鑲嵌結(jié)構(gòu)。此基底102如可包括功能性或邏輯性元件，或是包括其它內(nèi)連線層，詳細(xì)的鑲嵌制程可參考Bao等人的美國專利第6,248,665號與美國專利公開第2004/0121583號。
圖1顯示本發(fā)明應(yīng)用例的部分半導(dǎo)體元件的剖面圖，圖中顯示此元件具有經(jīng)非等向性蝕刻處理、制造中的雙鑲嵌結(jié)構(gòu)100，此制造中的雙鑲嵌結(jié)構(gòu)100具有介層洞104與溝槽106，有許多方式可形成雙鑲嵌結(jié)構(gòu)，其一為利用至少兩光微影圖案化與非等向性蝕刻步驟，以先形成介層開口104，再利用類似制程在一個或多個介層開口104上形成溝槽開口106。
依然請參閱圖1，例如以氮化硅所形成的第一蝕刻停止層103形成于導(dǎo)體區(qū)108上，例如銅鑲嵌結(jié)構(gòu)。如在現(xiàn)有的鑲嵌制程，“銅”一字包括適用的銅合金，第一蝕刻停止層103上方是另一絕緣介電層112，也稱為金屬間介電(IMD)層。
IMD層112為低介電常數(shù)(即介電常數(shù)小于4)介電質(zhì)，如為有機(jī)金屬硅玻璃(OSG)與含碳氧化物，在另一實施例中，低介電常數(shù)材料可包括硼磷硅玻璃(BPSG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)，且以5000～9000埃的厚度沉積于半導(dǎo)體結(jié)構(gòu)表面上，且較佳經(jīng)平坦化處理，此外，有機(jī)低介電常數(shù)材料包括聚亞芳香醚(polyarylene ether)、含氫硅酸鹽(hydrogensilesquioxane，HSQ)、甲基硅酸鹽(methyl silesquioxane，MSQ)、聚硅酸鹽(polysilesquioxane)、聚亞酰胺(polyimide)、苯環(huán)丁烯(benzocyclobutene)與非晶鐵氟龍(Teflon)，本發(fā)明的其它類型的低介電常數(shù)材料包括氟硅玻璃(FSG)與多孔氧化物，在一較佳實施例中，低介電常數(shù)材料較佳含C、O、Si與F，如摻雜氟的-(O-Si(CH3)2-O)-。
位于低介電常數(shù)材料如IMD層112中的開孔會降低元件效能，因此實施例中的孔洞密封方法包括利用Ar與NH3的等離子孔洞密封、電子束孔洞密封、有機(jī)金屬孔洞密封、或較佳為氣相孔洞密封，在較佳實施例中，低介電常數(shù)表面會用四甲基硅烷(4MS)在約400℃下處理，此4MS可用三甲基硅烷、二甲基硅烷或甲基硅烷取代，此氣相可由有機(jī)或有機(jī)金屬分子組成，且較佳具有大于10埃的尺寸，且在約350～450℃下處理約5～30秒。
在電子束孔洞密封中，所使用的電子束的條件一般為2000～5000keV、1～6mA、75～100μC/cm2，等離子孔洞密封是利用Ar等離子轟擊低介電常數(shù)表面，以使雙鑲嵌側(cè)壁空洞封住。
依然請參閱圖1，蝕刻停止層114形成于IMD層112上，且可包括如氮化硅與/或氮氧化硅(Si0N)，以作為蝕刻停止與抗反射涂布(ARC)層，且其厚度較佳為500～1500埃。
雙鑲嵌結(jié)構(gòu)100的形成是在蝕刻停止層114、IMD層112與至少部分第一蝕刻停止層103中通過微影圖案化與非等向性蝕刻而形成介層開口104，再利用類似的光微影圖案化與非等向性蝕刻制程在蝕刻停止層114與部分IMD層112中形成溝槽開口106，這些步驟會使溝槽開口106形成于一個或多個介層開口104上，且溝槽開口106與介層開口104分別形成在中間夾有蝕刻停止層114的堆疊IMD層112中。
依然請參閱圖1，全面性沉積阻隔層116，以使阻隔層116至少沿著雙鑲嵌開口形成，阻隔層116的厚度較佳為10～30埃，以作為Cu阻隔層，阻隔層116可包括金屬氮化物，如TaN、TiN、WN、TbN、VN、ZrN、CrN、WC、WN、WCN、NbN、AlN與其組合。在另一實施例中，阻隔層116可為整體或只在表面富含金屬(metal rich)，而富含金屬(metal rich)的阻隔層的氮對金屬的原子比較佳小于1。
在另一實施例中，阻隔層包括位于低介電常數(shù)表面上的第一阻隔層與位于第一阻隔層上的第二阻隔層，第一阻隔層為原子層沉積(ALD)材料，主要擇自Ta、W與其組合，而第二阻隔層主要擇自Ni、Co、Al、AlCu合金、W、Ti、Ta、Ra、Ru與其組合，而銅晶種層可視需要沉積于第二阻隔層上。
阻隔層116可利用物理氣相沉積(CVD)、化學(xué)氣相沉積(CVD)、等離子增進(jìn)式化學(xué)氣相沉積(PECVD)或等離子增進(jìn)式原子層沉積(PEALD)沉積，在一較佳實施例中，阻隔層116是利用原子層沉積(ALD)所形成的TaN。
在雙鑲嵌結(jié)構(gòu)中，利用原子層沉積(ALD)所形成的TaN阻隔層116，可降低電容與電阻遷移效應(yīng)，當(dāng)半導(dǎo)體尺寸持續(xù)地縮小，導(dǎo)體結(jié)構(gòu)間的電容問題會越來越嚴(yán)重，由ALD所形成的阻隔層116比其它如PVD制程較佳，在此較佳實施例中，由ALD所形成的TaN阻隔層116在鄰近導(dǎo)體間的寄生電容要比PVD制程大幅降低約11.5％，因此ALD沉積的阻隔層可使金屬線做得更薄，因為具有ALD阻隔的金屬線具有較低的有效電阻。
在另一實施例中，阻隔層116包括Ta/TaN雙層結(jié)構(gòu)，此雙層結(jié)構(gòu)包括PEALD TaN與ALD Ta、ALD TaN與PEALD Ta、或PEALD TaN與PEALD Ta。
請參閱圖2，在較佳實施例中，膠層118形成于阻隔層116與導(dǎo)體(如下述，請參閱圖3的120)間，以增加其附著度，膠層118較佳包括可黏著銅與/或阻隔層的材料，且其厚度約10～500埃，較佳小于約150埃，材料也以富含金屬(metalrich)材料較佳。
在另一實施例中，膠層118較佳包括兩層(未特別繪出)，第一層較佳為130～170埃的富含金屬(metal rich)薄層，且其厚度較佳為150埃，第二層為500～600埃的化學(xué)計量組成金屬氮化物層，且其厚度較佳為550埃，膠層118可利用PVD、CVD、PECVD、PEALD形成，且較佳以沉積速率小于1埃/sec、約100～300℃的ALD形成。
在另一實施例中，膠層118可為Ru、Ta、Ti、W、Co、Ni、Al、Nb、AlCu合金與其組合，在一較佳實施例中，膠層118與阻隔層116的厚度比約為1～50。
在沉積導(dǎo)體之前，晶種層119可視需要以PVD與/或CVD沉積于膠層118上，較佳為銅的晶種層119可以PVD在晶圓表面上沉積約400～700埃的連續(xù)層，以提供連續(xù)的導(dǎo)電表面在電化學(xué)沉積(ECD)制程時形成銅塊材。
依然請參閱圖2，接下來較佳于300℃下進(jìn)行約1分鐘的退火處理，以降低堆疊的阻隔層/膠層/晶種層的有效電阻，一般而言，包括Ta與Co的膠層最好。
在本發(fā)明另一實施例中，還有另一方式可改善阻隔層其鄰近層間的附著度，上述的阻隔層沉積尚可利用包括如電子束退火或快速熱處理(RTP)進(jìn)行熱處理，以增進(jìn)阻隔層與銅層間的可濕性(wetability)與/或附著度。
在阻隔層的ALD沉積時，較佳在其間執(zhí)行一熱附著度制程，一般而言，阻隔層如ALD TaN的形成包括許多步驟，首先利用Ta前驅(qū)物以形成飽和表面層，接下來利用NH3還原且氮化飽和表面層，以形成TaxNy單層，而熱附著度處理是于此兩制程間執(zhí)行，若以WCN為阻隔層時，就需要三步沉積制程，而熱附著度是于還原步驟前執(zhí)行，RTP是于ALD反應(yīng)室中進(jìn)行，且其溫度約為200～400℃。
請參閱圖3，在沉積膠層118后，再利用電鍍?nèi)缫话汶娀瘜W(xué)沉積(ECD)制程填充雙鑲嵌溝槽106與介層洞104，在另一實施例中，晶種層(未顯示)位于膠層118與導(dǎo)體120間，雖然可利用如PVD與CVD等其它同填充方法，較佳還是利用電鍍(電沉積)方式，因為它具有較好的間隔填充能力與階梯覆蓋度，在其它的實施例中，導(dǎo)體120至少包括Cu、Al、Au、Ag與其組合或合金。
接下來可利用化學(xué)機(jī)械研磨(CMP)使導(dǎo)體與元件對齊。在另一實施例中，可利用電研磨或過載還原(overburdenreduction)取代CMP，或與CMP一起使用，此外，可執(zhí)行同步的CMP與電鍍制程，如圖4所示，CMP制程會產(chǎn)生凹蝕區(qū)121，因為導(dǎo)體120較軟。
依然請參閱圖4，在另一實施例中，是將凹蝕的導(dǎo)體上方部分122移除，通過氧化暴露的導(dǎo)體(如銅)上方部分122，使凹蝕區(qū)121的深度增加，然后利用另一CMP步驟或濕蝕刻步驟將銅構(gòu)件上方氧化部分122移除。
在CMP平坦化后，另一較佳實施例包括晶種層(未顯示)與導(dǎo)體120退火步驟，且此退火步驟較佳于150～450℃、N2/H2形成氣體下處理約0.5～5分鐘，此退火步驟會使晶種層中的金屬位移或擴(kuò)散至銅填充層(120)中，以形成銅金屬填充層(120)，較佳者，銅晶種層包括鈦，退火處理會使導(dǎo)體層120中的Ti形成大致的分布，且形成均勻的銅-鈦填充層(120)，且退火處理會在導(dǎo)體層120表面形成顆粒(granularity)，以增進(jìn)導(dǎo)體層120與其上的蓋層(如圖5所示)間的附著度。
請參閱圖5，在本發(fā)明實施例經(jīng)CMP處理后，再于鑲嵌結(jié)構(gòu)上沉積蓋層124，此層厚度較佳為50～500埃，以防止銅的擴(kuò)散，且可由一般ALD、PVD、PECVD、PEALD與/或CVD等方式沉積，包括現(xiàn)有的氮化與硅化方式，蓋層124較佳包括至少一層W、Al、Ta、Ti、Ni、Ru或其氮化物，較佳為以CVD或ALD所沉積的Co或氮化鈷蓋層。
在另一實施例中，蓋層包括至少一層含碳介電質(zhì)(如SiC、SiOC、SiCN)、含氮介電質(zhì)、含氮導(dǎo)體層或含硅層。
請參閱圖5，在CMP與蓋層制程后，可沉積氮化硅蝕刻停止層126于制程晶圓表面上，以覆蓋銅構(gòu)件上的阻隔蓋層。
請參閱圖6，此圖顯示本發(fā)明多個較佳實施例的流程圖。在制程602中，提供一基底，且此基底包括形成于低介電常數(shù)絕緣層(ILD)中的構(gòu)件開口；在制程604中，將低介電常數(shù)質(zhì)的孔洞密封??；在制程605中，金屬氮化阻隔層沿著開口形成；在制程606中，對阻隔層進(jìn)行處理，以增加其附著度；在制程608中，形成富含金屬(metal rich)的氮化物膠層；在制程610中，形成銅晶種層；在制程612中，開口以導(dǎo)體填充；在制程614中，對結(jié)構(gòu)進(jìn)行CMP處理；在制程616中，對導(dǎo)體執(zhí)行退火處理；在制程618中，形成蓋層。
以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號的簡單說明如下85開口100結(jié)構(gòu)102基底103、114、126蝕刻停止層104介層洞106溝槽108導(dǎo)體區(qū)110、112介電層116阻隔層118膠層119晶種層120導(dǎo)體121凹蝕區(qū)122導(dǎo)體上方124蓋層
權(quán)利要求
1.一種改善電子遷移的半導(dǎo)體元件，所述改善電子遷移的半導(dǎo)體元件包括一介電層，該介電層具有一開口；一阻隔層位于該開口內(nèi)；一膠層位于該阻隔層上；以及一導(dǎo)體位于該膠層上，該導(dǎo)體填充該開口。
2.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于尚包括一蓋層位于該導(dǎo)體上，其中該蓋層主要擇自Co、W、Al、Ta、Ti、Ni、Ru與其組合所組成的族群。
3.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該阻隔層包括第一阻隔層于該開口內(nèi)與第二阻隔層于該第一阻隔層上。
4.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該阻隔層是經(jīng)過一熱處理以增加附著度。
5.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該阻隔層的厚度為10埃至30埃。
6.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于尚包括一蓋層主要擇自一含碳介電材、一含氮介電材、一含氮導(dǎo)體、一含硅導(dǎo)電層、硅與其組合所組成的族群。
7.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該膠層主要擇自一富含金屬氮化物、Ru、Ta、Ti、W、Co、Ni、Al、Nb、AlCu與其組合所組成的族群。
8.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該膠層與該阻隔層的厚度比為1～50。
9.根據(jù)權(quán)利要求1所述的改善電子遷移的半導(dǎo)體元件，其特征在于該膠層的厚度為10埃至500埃。
10.根據(jù)權(quán)利要求7所述的改善電子遷移的半導(dǎo)體元件，其特征在于該富含金屬氮化物包括TaN，其中N對Ta的原子比小于1。
11.一種半導(dǎo)體元件的形成方法，所述半導(dǎo)體元件的形成方法包括提供一基底，該基底包括具有一開口的一介電層；執(zhí)行一孔洞密封制程；形成一阻隔層于該開口中；形成一膠層于該阻隔層上；形成一晶種層于該膠層上；形成一導(dǎo)體于該晶種層上；以及形成一蓋層于該導(dǎo)體上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該蓋層主要擇自Co、W、Al、Ta、Ti、Ni、Ru與其組合所組成的族群。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該阻隔層的厚度為10埃至30埃。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該蓋層主要擇自一含碳介電材、一含氮介電材、一含氮導(dǎo)體、一含硅導(dǎo)電層、硅與其組合所組成的族群。
15.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該膠層主要擇自一富含金屬氮化物、Ru、Ta、Ti、W、Co、Ni、Al、Nb、AlCu與其組合所組成的族群。
16.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該膠層與該阻隔層的厚度比為1～50。
17.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件的形成方法，其特征在于該膠層的厚度為10埃至500埃。
18.根據(jù)權(quán)利要求15所述的半導(dǎo)體元件的形成方法，其特征在于該富含金屬氮化物包括TaN，其中N對Ta的原子比小于1。
全文摘要
本發(fā)明提供一種改善電子遷移的半導(dǎo)體元件與半導(dǎo)體元件的形成方法，所述改善電子遷移的半導(dǎo)體元件，包括表面具有開口的介電層，阻隔層位于開口內(nèi)，膠層位于阻隔層上，以及導(dǎo)體位于膠層上，以填充開口。本發(fā)明所述改善電子遷移的半導(dǎo)體元件與半導(dǎo)體元件的形成方法，是一種改良的結(jié)構(gòu)與方法，其解決了現(xiàn)有技術(shù)中內(nèi)連線有關(guān)電子遷移的問題。
文檔編號H01L21/768GK1783478SQ200510088729
公開日2006年6月7日 申請日期2005年7月29日 優(yōu)先權(quán)日2004年12月1日
發(fā)明者張中良, 謝靜華, 眭曉林 申請人:臺灣積體電路制造股份有限公司