專利名稱：高壓金屬氧化物半導(dǎo)體晶體管元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的制作，特別是涉及一種改良的高壓元件制造方法，可以將金屬硅化物工藝整合至高壓元件的工藝中，藉此降低高壓金屬氧化物半導(dǎo)體晶體管元件的阻值。
背景技術(shù)：
如該行業(yè)者所知，將高壓元件與低壓元件，如高/低壓金屬氧化物半導(dǎo)體(MOS)晶體管，同時整合制作的集成電路技術(shù)乃現(xiàn)有技藝。例如，使用低壓元件來制造控制電路，使用高壓元件來制作可電編程只讀存儲器(ElectricallyProgrammable Read-Only-Memory，EPROM)或者是液晶顯示器的驅(qū)動電路等等。
然而，現(xiàn)行的高壓工藝在降低柵極、源極及漏極的阻值上，因為考慮熱載流子效應(yīng)而仍舊無法以傳統(tǒng)的金屬硅化物，例如鈦硅金屬(TiSi2)或鈷硅金屬(CoSi2)等等，將高壓元件的柵極、源極及漏極的阻值降低，使得高壓元件的接面片電阻過高。
由此可知，現(xiàn)有的半導(dǎo)體高壓工藝仍有進(jìn)一步改善的空間。

發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種改良的高壓元件工藝，可以有效地將高壓元件的柵極、源極及漏極的阻值降低。
根據(jù)本發(fā)明的優(yōu)選實施例，本發(fā)明提供一種高壓金屬氧化物半導(dǎo)體元件工藝，包括有以下步驟提供一半導(dǎo)體基底；于該半導(dǎo)體基底上形成一柵極介電層，厚度為t1；于該柵極介電層上沉積一多晶硅層；于該多晶硅層上形成一柵極光掩模圖案；蝕刻未被該柵極光掩模圖案所覆蓋的該多晶硅層以及一部份的該柵極介電層，以形成一柵極；去除該柵極光掩模圖案；于該柵極上形成一金屬硅化阻擋光掩模圖案，其覆蓋該柵極以及該柵極兩側(cè)延伸偏移距離d的該柵極介電層；蝕刻未被該金屬硅化阻擋光掩模圖案所覆蓋的該柵極介電層，并暴露出該半導(dǎo)體基底，以于該柵極兩側(cè)形成向外延伸偏移距離d的金屬硅化阻擋耳部，其厚度為t2，其中t2小于t1；于該半導(dǎo)體基底上沉積一金屬層；以及進(jìn)行一熱工藝，使該金屬層與該暴露出的半導(dǎo)體基底反應(yīng)形成一金屬硅化物層，且該金屬硅化物層與該柵極的距離約為d。
為了進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而所附圖式僅供參考與輔助說明用，并非用來對本發(fā)明加以限制。


圖1至圖9是依據(jù)本發(fā)明優(yōu)選實施例所繪示的整合半導(dǎo)體高、低壓元件工藝的剖面示意圖。
簡單符號說明10半導(dǎo)體基底12絕緣結(jié)構(gòu)22低壓柵極氧化層24高壓柵極氧化層24a氧化層耳部 30多晶硅層32柵極 34柵極42光致抗蝕劑掩模44光致抗蝕劑掩模52光致抗蝕劑掩模54光致抗蝕劑掩模60側(cè)壁子介電層 62側(cè)壁子64側(cè)壁子72漏極/源極74漏極/源極 80金屬層82a金屬硅化物層 82b金屬硅化物層84a金屬硅化物層 84b金屬硅化物層
具體實施例方式
請參閱圖1至圖9，其繪示的是依據(jù)本發(fā)明優(yōu)選實施例的半導(dǎo)體高、低壓元件工藝的剖面示意圖。高壓元件包括操作在18伏特或更高電壓者，低壓元件包括操作在5伏特、3.3伏特或更低電壓者。首先，如圖1所示，提供一半導(dǎo)體基底10，包括有低壓元件區(qū)域102以及高壓元件區(qū)域104。在低壓元件區(qū)域102以及高壓元件區(qū)域104內(nèi)預(yù)先形成有絕緣結(jié)構(gòu)12，例如淺溝絕緣結(jié)構(gòu)，并定義出半導(dǎo)體基底10表面的有源區(qū)域。
如圖2所示，接著分別在低壓元件區(qū)域102以及高壓元件區(qū)域104內(nèi)的半導(dǎo)體基底10上形成低壓柵極氧化層22以及高壓柵極氧化層24，其中低壓柵極氧化層22的厚度一般小于200埃，而高壓柵極氧化層24的厚度則大于400埃。根據(jù)本發(fā)明優(yōu)選實施例，低壓柵極氧化層22的厚度小于或等于100埃，而高壓柵極氧化層24的厚度則至少大于或等于600埃。在半導(dǎo)體基底上形成不同厚度的柵極氧化層的技術(shù)乃現(xiàn)有技藝，因此不多贅述。
如圖3所示，接著于低壓元件區(qū)域102以及高壓元件區(qū)域104內(nèi)的低壓柵極氧化層22以及高壓柵極氧化層24上沉積一多晶硅層30。接著，于多晶硅層30上形成光致抗蝕劑掩模42以及光致抗蝕劑掩模44，其中光致抗蝕劑掩模42定義低壓元件區(qū)域102內(nèi)的低壓元件的柵極圖案，而光致抗蝕劑掩模44定義高壓元件區(qū)域104內(nèi)的高壓元件的柵極圖案。
如圖4所示，接著進(jìn)行一等離子體干蝕刻工藝，將未被光致抗蝕劑掩模42以及光致抗蝕劑掩模44所遮蔽的多晶硅層30蝕除，形成低壓元件的柵極32以及高壓元件的柵極34，同時繼續(xù)蝕刻低壓柵極氧化層22，直到低壓元件區(qū)域102內(nèi)的半導(dǎo)體基底10被暴露出來為止，此時，高壓柵極氧化層24僅被蝕除掉一部分的厚度，而高壓元件區(qū)域104仍然被剩下的高壓柵極氧化層24遮蓋住。
如圖5所示，隨后于半導(dǎo)體基底10上涂布一光致抗蝕劑層，然后利用光刻技術(shù)將光致抗蝕劑層定義成光致抗蝕劑掩模52以及光致抗蝕劑掩模54，其中光致抗蝕劑掩模52遮蓋住低壓元件區(qū)域102，而光致抗蝕劑掩模54僅覆蓋高壓元件區(qū)域104內(nèi)的高壓元件的柵極34，以及一部份突出柵極34兩側(cè)偏移距離為d的高壓柵極氧化層24，其中偏移距離d即約略等于在后續(xù)步驟中所形成的源極或漏極與柵極之間的距離。
如圖6所示，接著進(jìn)行一等離子體干蝕刻工藝，將未被光致抗蝕劑掩模54覆蓋的高壓柵極氧化層24蝕除。然后，再將光致抗蝕劑掩模52以及光致抗蝕劑掩模54去除，留下位于柵極34下方的高壓柵極氧化層24，包括由柵極24兩側(cè)向外延伸偏移距離d的氧化層耳部(lug)24a，其厚度約為100至600埃左右。根據(jù)本發(fā)明的優(yōu)選實施例，偏移距離d約介于20埃至500埃之間。
如圖7所示，接著于半導(dǎo)體基底10上沉積側(cè)壁子介電層60，例如氮化硅。隨后，如圖8所示，進(jìn)行各向異性等離子體干蝕刻，蝕刻側(cè)壁子介電層60，以于柵極32與柵極34的側(cè)壁上分別形成側(cè)壁子62與側(cè)壁子64。接著，進(jìn)行離子注入工藝，利用柵極32與柵極34與其側(cè)壁子作為注入掩模，于半導(dǎo)體基底10內(nèi)分別注入出低壓元件的漏極/源極72以及高壓元件的漏極/源極74。接著，進(jìn)行所謂的金屬硅化物工藝，首先在半導(dǎo)體基底10上沉積一金屬層80，例如鈦金屬或鈷金屬。其中，氧化層耳部24a在金屬硅化物工藝中扮演金屬硅化擋塊(salicide block)，使得高壓元件的漏極/源極74與其柵極34之間的一小段距離d不與金屬層80接觸到。
最后，如圖9所示，在進(jìn)行熱工藝之后，金屬層80與接觸到的漏極/源極72與74反應(yīng)分別形成金屬硅化物層82a與84a，而金屬層80與接觸到的多晶硅柵極32及34反應(yīng)分別形成金屬硅化物層82b與84b。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種高壓金屬氧化物半導(dǎo)體元件的制造方法，包括有以下步驟提供一半導(dǎo)體基底；于該半導(dǎo)體基底上形成一柵極介電層，厚度為t1；于該柵極介電層上沉積一多晶硅層；于該多晶硅層上形成一柵極光掩模圖案；蝕刻未被該柵極光掩模圖案所覆蓋的該多晶硅層以及一部份厚度的該柵極介電層，以形成一柵極；去除該柵極光掩模圖案；于該柵極上形成一金屬硅化阻擋光掩模圖案，其覆蓋該柵極以及向該柵極兩側(cè)延伸偏移距離d的該柵極介電層；蝕刻未被該金屬硅化阻擋光掩模圖案所覆蓋的該柵極介電層，并暴露出該半導(dǎo)體基底，以于該柵極兩側(cè)形成向外延伸偏移距離d的金屬硅化阻擋耳部，其厚度為t2，其中t2小于t1；于該半導(dǎo)體基底上沉積一金屬層；以及進(jìn)行一熱工藝，使該金屬層與該暴露出的半導(dǎo)體基底反應(yīng)形成一金屬硅化物層，且該金屬硅化物層與該柵極的距離約為d。
2.如權(quán)利要求1所述的高壓金屬氧化物半導(dǎo)體元件的制造方法，其中該柵極介電層的厚度t1大于400埃。
3.如權(quán)利要求1所述的高壓金屬氧化物半導(dǎo)體元件的制造方法，其中該金屬硅化阻擋耳部的厚度t2大于100埃。
4.如權(quán)利要求1所述的高壓金屬氧化物半導(dǎo)體元件的制造方法，其中該偏移距離d約介于20埃至500埃之間。
5.如權(quán)利要求1所述的高壓金屬氧化物半導(dǎo)體元件的制造方法，其中該金屬層包括鈷以及鈦金屬。
6.如權(quán)利要求1所述的高壓金屬氧化物半導(dǎo)體元件的制造方法，其中該高壓金屬氧化物半導(dǎo)體元件的操作電壓大于等于18伏特。
7.一種高壓金屬氧化物半導(dǎo)體元件，包括有一半導(dǎo)體基底；一柵極介電層，形成于該半導(dǎo)體基底上，厚度為t1；一柵極，設(shè)于該柵極介電層上；一金屬硅化阻擋耳部，其厚度為t2，其中該金屬硅化阻擋耳部與該柵極介電層相鄰接，且是由該柵極兩側(cè)向外延伸偏移距離d，其中t2小于t1；一漏極/源極，設(shè)于該金屬硅化阻擋耳部旁的該半導(dǎo)體基底中；及一金屬硅化物層，形成于該漏極/源極上，且該金屬硅化物層與該柵極的距離約為d。
8.如權(quán)利要求7所述的高壓金屬氧化物半導(dǎo)體元件，其中該柵極介電層的厚度t1大于400埃。
9.如權(quán)利要求7所述的高壓金屬氧化物半導(dǎo)體元件，其中該金屬硅化阻擋耳部的厚度t2大于100埃。
10.如權(quán)利要求7所述的高壓金屬氧化物半導(dǎo)體元件，其中該偏移距離d約介于20埃至500埃之間。
11.如權(quán)利要求7所述的高壓金屬氧化物半導(dǎo)體元件，其中該高壓金屬氧化物半導(dǎo)體元件的操作電壓大于等于18伏特。
全文摘要
本發(fā)明提供一種高壓金屬氧化物半導(dǎo)體元件工藝，包括有以下步驟提供一半導(dǎo)體基底；于該半導(dǎo)體基底上形成一柵極介電層；于該柵極介電層上沉積一多晶硅層；于該多晶硅層上形成一柵極光掩模圖案；蝕刻未被該柵極光掩模圖案所覆蓋的該多晶硅層以及一部份的該柵極介電層，以形成一柵極；于該柵極上形成一金屬硅化阻擋光掩模圖案，其覆蓋該柵極以及該柵極兩側(cè)延伸偏移距離d的該柵極介電層；蝕刻未被該金屬硅化阻擋光掩模圖案所覆蓋的該柵極介電層，并暴露出該半導(dǎo)體基底，以于該柵極兩側(cè)形成向外延伸偏移距離d的金屬硅化阻擋耳部；于該半導(dǎo)體基底上沉積一金屬層；以及使該金屬層與該暴露出的半導(dǎo)體基底反應(yīng)形成一金屬硅化物層。
文檔編號H01L21/70GK1873930SQ200510074789
公開日2006年12月6日 申請日期2005年6月3日 優(yōu)先權(quán)日2005年6月3日
發(fā)明者林建民, 董明宗, 劉景宏 申請人:聯(lián)華電子股份有限公司