專利名稱：互補金屬－氧化物－半導(dǎo)體結(jié)構(gòu)及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及到半導(dǎo)體器件，更確切地說，是涉及到一種互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)(CMOS)，在其含Si柵電極與高κ柵介電層之間有一中間層，能夠穩(wěn)定此結(jié)構(gòu)的閾值電壓與平帶電壓。
背景技術(shù)：
在標(biāo)準(zhǔn)的硅互補金屬-氧化物-半導(dǎo)體(CMOS)技術(shù)中，p型場效應(yīng)晶體管(pFET)使用摻硼(或其他受主元素)的p型多晶硅層作為柵電極，該多晶硅層是淀積在二氧化硅或氮氧化硅柵氧化層上的。通過此多晶硅層施加的柵壓而在柵氧化層下的n型硅中產(chǎn)生反型溝道。
為使pFET正常工作，應(yīng)在多晶硅(多晶-Si)柵電極施加稍負(fù)的電壓時開始出現(xiàn)反型。對于圖1所示的柵極疊層結(jié)構(gòu)，這種反型是由于能帶排列造成的。具體說來，圖1表示在零柵偏壓下的典型pFET中，多晶-Si/柵氧化物疊層結(jié)構(gòu)的大致能帶排列。在圖1中，Ec、Ev和Ef分別為硅中的導(dǎo)帶邊、價帶邊和費米能級。此多晶-Si/柵氧化物/n型硅疊層構(gòu)成一電容器，它在約0V時轉(zhuǎn)變?yōu)榉葱蛯?，而在約+1V時變?yōu)殡姾衫鄯e層(取決于襯底摻雜)。因此，閾值電壓Vt(可被認(rèn)為是開始出現(xiàn)反型的電壓)約為0V，而平帶電壓(超過此電壓電容器開始變?yōu)殡姾衫鄯e層)接近+1V。閾值電壓與平帶電壓的確切值取決于硅襯底的摻雜濃度，并可由選擇適當(dāng)?shù)囊r底摻雜濃度來稍加改變。
在將來的技術(shù)中，二氧化硅或氮氧化硅柵介電層將被代之以具有較高介電常數(shù)的柵極材料。這種材料稱為“高κ”材料，“高κ”一詞代表絕緣材料的介電常數(shù)大于4.0，優(yōu)選地大于7.0。此處所述的介電常數(shù)，除非另外指明，是對真空而言的。在各種可能性中，氧化鉿、硅酸鉿、或氮氧化硅鉿，因其在高溫下良好的熱穩(wěn)定性，而成為常規(guī)柵介電層最合適的候選替代者。
不幸的是，當(dāng)用例如氧化鉿或硅酸鉿介電材料制作p型場效應(yīng)晶體管時，熟知的問題是器件的平帶電壓由其接近+1V的理想位置偏移0+/-300mV。此平帶電壓偏移發(fā)表在C.Hobbs等的題為“Fermi LevelPinning at the Poly-Si/Metal Oxide Interface”，2003 Symposium onVLSI Technology Digest of Technical Papers的文章中。因此，器件的閾值電壓移至接近-1V。此閾值電壓偏移相信是鉿基柵氧化層與多晶硅層直接相互作用的結(jié)果。一種模型(例如，見C.Hobbs等的上述文章)推測，這樣的相互作用在多晶硅/柵氧化物界面處的硅帶隙中引起態(tài)密度增高而導(dǎo)致“費米能級釘扎”。因此，閾值電壓不在其“合適”處，亦即，對于可用的CMOS(互補金屬-氧化物-半導(dǎo)體)技術(shù)，閾值電壓是太高了。
對于上述閾值電壓偏移問題的一種可能解決辦法是使用襯底加工工藝，可用溝道注入來移動閾值。雖然襯底加工工藝是穩(wěn)定閾值電壓偏移的一種可能方法，但這樣作是有一定限度的，對于具有多晶-Si柵電極與高介電常數(shù)含鉿柵介電層?xùn)艠O疊層結(jié)構(gòu)的FET，這種方法是不合適的。
鑒于上述閾值電壓與平帶電壓的偏移問題，對于這樣的FET已幾乎不可能開發(fā)一種多晶硅/高κ柵介電層CMOS技術(shù)，能穩(wěn)定閾值電壓與平帶電壓。因此需要有一種方法和結(jié)構(gòu)，能夠穩(wěn)定具有多晶-Si/高κ介電層?xùn)艠O疊層結(jié)構(gòu)FET的閾值電壓與平帶電壓。

發(fā)明內(nèi)容
本發(fā)明在高κ柵介電層與含Si柵極導(dǎo)體間加入絕緣中間層，解決了上述閾值電壓與平帶電壓改變的問題。用于本發(fā)明的絕緣中間層可為任何絕緣材料，只要使高κ柵介電層與含Si柵極導(dǎo)體間能在空間上隔開而防止其相互作用即可。而且，本發(fā)明所用的絕緣中間層具有足夠高的介電常數(shù)(為4.0以上的量級)，這就使得因其加入而引起的柵電容(因串聯(lián)電容效應(yīng))降低減至最小。本發(fā)明所用的絕緣中間層可以，至少部分地，分解以在接近界面的層中提供p型摻雜劑來保證接近界面的含Si層的p型行為，并可防止雜質(zhì)從高κ柵介電層向含Si柵極導(dǎo)體外擴(kuò)散，反之亦然。
應(yīng)注意，本發(fā)明的絕緣中間層是防止高κ柵介電層與含Si柵電極間相互作用的化學(xué)中間層。本發(fā)明的中間層實質(zhì)上不與其下的高κ柵介電層起反應(yīng)，因此它不與高κ柵介電層起反應(yīng)生成硅化物。本發(fā)明的中間層也不與其上的含Si柵極導(dǎo)體起反應(yīng)。
本發(fā)明的絕緣中間層的另一特點是它在化學(xué)上是穩(wěn)定的，使之不會被硅還原。萬一本發(fā)明的中間層發(fā)生一些分解，此中間層對硅應(yīng)不是n型摻雜劑。更確切地，本發(fā)明的中間層為p型摻雜劑或中性摻雜劑，使之對器件性能沒有負(fù)面影響。再者本發(fā)明所用的絕緣中間層應(yīng)為能夠耐高溫(在標(biāo)準(zhǔn)的CMOS工藝中典型地接近1000℃)的難熔化合物。
滿足上述標(biāo)準(zhǔn)因而可用作本發(fā)明絕緣中間層的絕緣材料包括任何絕緣的金屬氮化物，亦即，含金屬氮化物的材料，也可選擇其中含氧者。絕緣中間層的實例包括，但不限于氮化鋁(AlN)、氮氧化鋁(AlOxNy)、氮化硼(BN)、氮氧化硼(BOxNy)、氮化鎵(GaN)、氮氧化鎵(GaON)、氮化銦(InN)、氮氧化銦(InON)及其組合。此絕緣中間層是位于高κ柵介電層與含Si柵電極間的薄中間層。典型地，絕緣中間層的厚度為約1-25的范圍，更典型的為約2-15。
一些發(fā)明的中間層化合物在過去已被用作柵極氧化物本身(例如參見，L-，Ragnarsson，et al.，“Physical and electrical properties ofreactive molecular beam deposited aluminum nitride inmetal-oxide-silicon structures”，J.Applied Physics，93(2003)3912-3919；S.Guha，et al.，“High temperature stability of Al2O3dielectrics on SiInterfacial metal diffusion and mobility degradation”，Applied PhysicsLetters，81(2002)2956-2958；S.Skordas，et al.，“Low temperaturemetal organic chemical vapor deposition of aluminum oxide thin filmsfor advanced CMOS gate dielectric applications，in SiliconMaterials-Processing，Characterization，and Reliability”，由J.L.Verteran、P.S.Ho D.O’Meara、V.Misra編輯，2002，p.36；D.A.Buchanan，et al.，“80nm poly-silicon gated n-FETs with ultra-thinAl2O3gate dielectric for ULSI applications”，IEDM Technical Digest(2000)223-226))或作為止蝕層(例如參見，C.S.Park，et al.，“InIntegrable Dual Metal Gate CMOS Process using UltrathinAluminum Nitrde Buffer Layer”，IEEE Electron Dev.Lett.24(2003)298-300))。盡管有這些公開的資料，本發(fā)明的申請者沒發(fā)現(xiàn)任何現(xiàn)有技術(shù)中有使用絕緣的金屬氮化物，其中也可含氧，來防止高κ柵介電層與含Si柵電極間的直接相互作用以穩(wěn)定閾值電壓與平帶電壓者，而當(dāng)不存在這樣的絕緣中間層時，在工作期間(可能是制作而非工作過程引起的)閾值電壓與平帶電壓典型地會偏移。
以前曾報導(dǎo)過用氧化鋁(Al2O3)作為氧化鉿與多晶硅之間的材料層來試圖改善電學(xué)性質(zhì)的均勻性，例如參見，D.C.Gilmer etal.，“Compatibility of Silicon Gates with Hafnium-based GateDielectrics”，Microelectronic Engineering，Vol.69，Issues 2-4，September 2003，PP.138-144。盡管有此一說，申請者已確定，當(dāng)Al2O3層被置于硅酸鉿與多晶硅之間時，對閾值電壓與平帶電壓的偏移并無有益的改進(jìn)。這些發(fā)現(xiàn)將在此后詳細(xì)介紹。
共同未決和共同受讓的美國專利申請公開US2002/0090773 A1描述了一種場效應(yīng)晶體管結(jié)構(gòu)，包含帶有源區(qū)、漏區(qū)以及其間的溝道區(qū)的襯底、置于溝道區(qū)上的絕緣層以及絕緣層上的柵電極。此絕緣層可包括只用氮化鋁，或是置于氧化鋁、二氧化硅或氮化硅之上或之下的氮化鋁。在此項公開中使用氮化鋁來提供一種低漏電流的器件。
共同未決和共同受讓的美國專利申請公開US2002/0190302 A1描述了一種場效應(yīng)晶體管的擴(kuò)散阻擋層，它包括含氮的絕緣層作為柵介電層。氮可由浸注、氮化或在絕緣層上淀積氮化物來引入。
這里所列舉的工藝中，沒有一個公開在高κ介電層與含Si電極間使用絕緣中間層來作為使晶體管的閾值電壓與平帶電壓穩(wěn)定為目標(biāo)值的手段。
一般說來，本發(fā)明提供了一種互補金屬-氧化物-半導(dǎo)體(CMOS)結(jié)構(gòu)，該結(jié)構(gòu)含有半導(dǎo)體襯底，其中具有源和漏擴(kuò)散區(qū)，此源和漏擴(kuò)散區(qū)被器件溝道隔開；在器件溝道上面有柵極疊層，所述柵極疊層包含高κ柵介電層、絕緣中間層與含Si柵極導(dǎo)體，所述絕緣中間層位于所述高κ柵介電層和含Si柵極導(dǎo)體之間，從而使此結(jié)構(gòu)的閾值電壓與平帶電壓能穩(wěn)定為目標(biāo)值。
在本發(fā)明的一個極優(yōu)選實施方式中，提供了一種CMOS結(jié)構(gòu)，該結(jié)構(gòu)含有半導(dǎo)體襯底，其中具有源和漏擴(kuò)散區(qū)，所述源和漏擴(kuò)散區(qū)被器件溝道隔開；在器件溝道上面有柵極疊層，所述柵極疊層包括含鉿高κ柵介電層、含氮化鋁絕緣中間層及含Si柵極導(dǎo)體，所述含氮化鋁絕緣中間層位于所述含鉿高κ柵介電層和含Si柵極導(dǎo)體之間，從而使此結(jié)構(gòu)的閾值電壓與平帶電壓能穩(wěn)定為目標(biāo)值。
本發(fā)明的另一方面是提供了一種方法來制作互補金屬-氧化物-半導(dǎo)體(CMOS)結(jié)構(gòu)，這種結(jié)構(gòu)的閾值電壓與平帶電壓穩(wěn)定性得到了改善。此方法包括如下步驟在半導(dǎo)體襯底上提供包含高κ柵介電層、絕緣中間層與含Si柵極導(dǎo)體的柵極疊層，所述絕緣中間層位于所述高κ柵介電層和含Si柵極導(dǎo)體之間；用任何已知技術(shù)對所述柵極疊層施加偏壓，由此所述絕緣中間層使此結(jié)構(gòu)的閾值電壓與平帶電壓穩(wěn)定為目標(biāo)值。


圖1示意地表示在典型的pFET中，在零柵壓Vg＝0V下，現(xiàn)有技術(shù)柵極疊層的近似能帶排列。Ec和Ev分別代表在硅襯底和多晶硅柵極中的導(dǎo)帶和價帶邊。Ef代表在零柵壓下硅襯底和多晶硅柵極中費米能級的位置(虛線)。
圖2為本發(fā)明的CMOS結(jié)構(gòu)圖(剖面圖)，它包含本發(fā)明穩(wěn)定閾值電壓的中間層，該層位于高κ柵介電層和多晶Si柵電極之間。
圖3A-3D表示一組具有摻硼多晶硅柵的柵極疊層的電容-電壓曲線，柵極疊層包含在4nm硅酸鉿/Si襯底上的0.6-1.3nm AlN穩(wěn)定閾值中間層。AlN的淀積溫度，對于圖3B和3D為300℃，對于圖3A和3C為600℃。平帶電壓(Vfb)為0.6-0.76V。SiO2等效氧化物厚度(EOT)為2.9-4.8nm，與AIN和硅酸鉿的厚度有關(guān)。EOT從‘中間’至‘邊緣’的EOT變化是由于此實驗中所用8英寸晶片上硅酸鉿厚度的變化引起的。
圖4為三種pFET器件的電容-電壓曲線的比較。實線表示氧化物的控制器件，其SiO2柵氧化物厚2.5nm?？招膱A圈表示在1nm的SiO2界面氧化物上有3nm厚的硅酸鉿層作為柵介電層的pFET，而實心符號表示在硅酸鉿與摻硼多晶硅柵電極間有AlN閾值穩(wěn)定層的pFET。
圖5A-5B表示具有3nm厚硅酸鉿層和0.9-1.2nm厚AlN蓋層的典型pFET的典型分離的C-V曲線(圖5A)及漏極電流～柵壓(Id～Vg)特性(圖5B)。此Id～Vg曲線是在100mV的漏-源電壓下測量的。對于每種情形都測量了8英寸晶片上的九個器件。
圖6為對于具有硅酸鉿以及硅酸鉿帶有AlN蓋層的pFET器件，遷移率變化作為反型電荷密度的函數(shù)關(guān)系圖。
圖7為硅酸鉿(20％)上Al2O3蓋層的SiO2等效氧化物厚度(EOT)作為ALD Al2O3淀積周期的函數(shù)關(guān)系圖。
圖8為比較示例中所報導(dǎo)的各種nFET的電容-電壓特性。
圖9為比較示例中所報導(dǎo)的各種pFET的電容-電壓特性。
圖10為從圖8和圖9的數(shù)據(jù)提取的平帶電壓和閾值電壓圖。
具體實施例方式
本發(fā)明提供了一種CMOS結(jié)構(gòu)，此結(jié)構(gòu)在含Si柵電極與高κ柵介電層之間包括含金屬氮化物的絕緣中間層，能夠穩(wěn)定該結(jié)構(gòu)的閾值電壓與平帶電壓，現(xiàn)在將更詳細(xì)地描述制作這種結(jié)構(gòu)的方法。術(shù)語“含金屬氮化物的中間層”包括金屬氮化物和金屬氮氧化物層。注意，在圖2中的結(jié)構(gòu)不是按比例畫的。雖然在半導(dǎo)體襯底上所示者為單個的FET，本發(fā)明也可在同一襯底表面上考慮多個FET。相鄰FET間可用隔離區(qū)彼此隔離，這在圖2中沒有示出。另外，在圖2所示FET結(jié)構(gòu)的側(cè)壁也可制作間隔層。
參見圖2，此圖表示本發(fā)明的CMOS結(jié)構(gòu)10(剖面圖)。具體說來，此CMOS結(jié)構(gòu)10包含半導(dǎo)體襯底12，位于半導(dǎo)體襯底12中由器件溝道16隔開的源/漏擴(kuò)散區(qū)14，以及柵極疊層18，柵極疊層18包括位于器件溝道16上面的高κ介電層20、在高κ介電層20上面的絕緣中間層22、以及在絕緣中間層22上面的含Si柵極導(dǎo)體24。
現(xiàn)在將極其詳細(xì)地敘述圖2所示結(jié)構(gòu)的各個部分及其制作工藝。
圖2所示結(jié)構(gòu)的制作是先在半導(dǎo)體襯底12表面上制作高κ柵介電層20、絕緣中間層22、以及含Si柵極導(dǎo)體24覆蓋層。按照本發(fā)明，絕緣中間層22位于高κ柵介電層20與含Si柵極導(dǎo)體24之間。
用于本發(fā)明的半導(dǎo)體襯底12可為任何半導(dǎo)體材料，包括，但不限于Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP以及所有的其他III/V或II/VI族化合物半導(dǎo)體。半導(dǎo)體襯底12也可包括有機(jī)半導(dǎo)體或疊層的半導(dǎo)體如Si/SiGe、絕緣體上的硅(SOI)或絕緣體上的SiGe(SGOI)。在本發(fā)明的某些實施方式中，半導(dǎo)體襯底12最好為含Si的半導(dǎo)體材料，亦即，半導(dǎo)體材料含有硅。半導(dǎo)體襯底12可以是摻雜的、未摻雜的或其中含有摻雜的和未摻雜的區(qū)域。
半導(dǎo)體襯底12也可含有第一摻雜區(qū)(n或p型)和第二摻雜區(qū)(n或p型)。為了清楚起見，在本發(fā)明的圖中沒有具體示出摻雜區(qū)。第一摻雜區(qū)和第二摻雜區(qū)可為同型的，也可為不同導(dǎo)電類型和/或摻雜濃度。這些摻雜區(qū)稱為“阱”。
然后在半導(dǎo)體襯底12中典型地制作至少一個隔離區(qū)(未示出)。隔離區(qū)可為溝槽隔離區(qū)也可為場氧化物隔離區(qū)。溝槽隔離區(qū)是利用本領(lǐng)域的技術(shù)人員熟知的常規(guī)溝槽隔離工藝制作的。例如，可用光刻、腐蝕以及用溝槽介電材料填充溝槽來制作溝槽隔離區(qū)?？蛇x地，也可在填充溝槽之前在溝槽中制作襯層，在填充溝槽后可進(jìn)行致密化步驟，還可在填充溝槽后進(jìn)行平面化處理。場氧化物可利用所謂的硅局部氧化工藝來制作。注意，在相鄰柵區(qū)之間至少有一個隔離區(qū)來提供隔離，當(dāng)相鄰的柵區(qū)具有相反的導(dǎo)電類型時，這是典型的要求。相鄰的柵區(qū)可有相同的導(dǎo)電類型(亦即，二者都是n型或p型的)，也可以具有不同的導(dǎo)電類型(亦即，一個是n型的，另一個是p型的)。
在半導(dǎo)體襯底12中制作了至少一個隔離區(qū)后，在此結(jié)構(gòu)表面上制作高κ柵介電層20。此高κ柵介電層20可用熱生長工藝如氧化、氮化或氮氧化來制作。高κ柵介電層20也可用淀積工藝來制作，如化學(xué)汽相沉積(CVD)、等離子體輔助CVD、有機(jī)金屬化學(xué)汽相沉積(MOCVD)、原子層淀積(ALD)、蒸發(fā)、反應(yīng)濺射、化學(xué)溶液沉積以及其他類似的淀積工藝。高κ柵介電層20還可用任何上述工藝的組合來制作。
高κ柵介電層20是由介電常數(shù)大于4.0，最好大于7.0的絕緣材料構(gòu)成的。具體說來，本發(fā)明所用的高κ柵介電層20包括，但不限于氧化物、氮化物、氮氧化物和/或硅酸鹽，后者包括金屬硅酸鹽和氮化的金屬硅酸鹽。在一種實施方式中，優(yōu)選的柵介電層20為氧化物，例如HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、Y2O3及其混合物。柵介電層20極其優(yōu)選的實例包括HfO2、硅酸鉿以及氮氧化硅鉿。
高κ柵介電層20的實際厚度可以不同，但典型的厚度為約0.5-10nm，更典型的為約0.5-3nm。它可被淀積在襯底上先前淀積的氧化硅或氮氧化硅薄層(為約0.1-1.5nm的量級)上。
接下來，在覆蓋的高κ柵介電層20上制作絕緣中間層22。如上所述，用于本發(fā)明的絕緣中間層22至少具有下列特性之一(i)因在空間上分開而能防止高κ柵介電層20與含Si柵極導(dǎo)體24之間的相互作用；(ii)具有足夠高的介電常數(shù)(為約4.0或更高的量級)使因其加入而引起的柵極電容降低(由于串聯(lián)電容效應(yīng))減至最小；(iii)可以分解，至少部分分解，而為界面層附近供給p型摻雜劑，以保證含Si柵電極材料界面附近的p型行為；(iv)可防止原子從高κ柵介電層20外擴(kuò)散至含Si柵極導(dǎo)體24中；以及(v)可防止以后在含Si柵極導(dǎo)體24下面發(fā)生氧化。
本發(fā)明的絕緣中間層22為化學(xué)中間層，它防止高κ柵介電層20與含Si柵極導(dǎo)體24之間發(fā)生相互作用。本發(fā)明的中間層22基本上不與其下的高κ柵介電層20起反應(yīng)(可稍微或部分分解，例如當(dāng)它起摻雜劑源的作用時)，因而不與高κ柵介電層20起反應(yīng)生成硅化物。本發(fā)明的絕緣中間層22的另一特點是，硅不能使本發(fā)明的絕緣中間層22還原。萬一所發(fā)明的中間層22發(fā)生一些分解，此發(fā)明的中間層22應(yīng)為p型或中性摻雜劑，使得器件性能不會受到負(fù)面影響。再者，本發(fā)明所用的絕緣中間層22應(yīng)為能耐受高溫(約1000℃，標(biāo)準(zhǔn)CMOS工藝的典型溫度)的難熔化合物。
滿足上述要求而用作本發(fā)明的絕緣中間層22的絕緣材料包括任何絕緣金屬氮化物，其中也可含氧。絕緣中間層的實例包括，但不限于氮化鋁(AlN)、氮氧化鋁(AlOxNy)、氮化硼(BN)、氮氧化硼(BOxNy)、氮化鎵(GaN)、氮氧化鎵(GaON)、氮化銦(InN)、氮氧化銦(InON)及其組合。在本發(fā)明的一個優(yōu)選實施方式中，此絕緣中間層22為AlN或AlOxNy。
絕緣中間層22為一薄層，其典型厚度為約1-25，更典型者為約2-15。
絕緣中間層22可用各種淀積工藝來制作，如化學(xué)汽相沉積(CVD)、等離子體輔助CVD、使用鋁和氮基前體的原子層淀積(ALD)、物理汽相沉積或分子束沉積[其中的金屬是與原子或分子氮(可為可選的激活物質(zhì))和可選的氧的束或氣氛一起蒸發(fā)]、有機(jī)化學(xué)汽相沉積(MOCVD)、原子層淀積、濺射等。絕緣中間層22也可由對預(yù)先淀積的絕緣金屬層進(jìn)行熱氮化或氮氧化而成。金屬氮氧化物還可先淀積金屬氮化物，接著在適當(dāng)?shù)难醐h(huán)境中進(jìn)行部分氧化而成。
一種制作絕緣中間層22的優(yōu)選方法是，在高真空下，由電阻加熱的標(biāo)準(zhǔn)Al噴射爐蒸發(fā)Al，和使用來自商品射頻(RF)原子氮源或氮和氧源的氮束或氧和氮束。在只淀積氮化物時，使用單一的RF氮源就夠了。對于氮氧化物，可使用第二個RF氧源?；蛘撸梢院唵蔚剌斔脱踝鳛榉肿邮?，而不需RF源。高真空下的蒸發(fā)工藝?yán)缭诿绹鴮＠?,541,079號中作了描述，這里引入其全部內(nèi)容供參考。在蒸發(fā)工藝過程中，噴射爐的溫度典型地為1000-1200℃。蒸發(fā)工藝過程典型地是用RF源在功率為約200-450W，流量為約1-3sccm的條件下進(jìn)行的。這些數(shù)值也可與所述范圍有很大偏離而不會發(fā)生問題。淀積期間的襯底溫度典型地為150-650℃。淀積溫度也可偏離所述范圍。真空室的本底壓強(qiáng)典型地為約5×10-10-2×10-9torr。
不管使用何種技術(shù)，本發(fā)明的絕緣中間層22是制作在高κ柵介電層20上的連續(xù)均勻薄層?！斑B續(xù)”意為在絕緣中間層22中基本沒有斷裂和/或孔洞。“均勻”意為在結(jié)構(gòu)上絕緣中間層22有幾乎相同的淀積厚度。絕緣中間層22可為非晶的，意為沒有特定的晶體結(jié)構(gòu)。除了非晶結(jié)構(gòu)外，絕緣中間層22也可為其他相，取決于所用的材料以及所用的制作技術(shù)。
在制作絕緣中間層22后，在其上用熟知的淀積工藝如物理汽相沉積、CVD或蒸發(fā)來制作無圖形的含Si材料層，此層將成為含Si柵極導(dǎo)體24。用來制作柵導(dǎo)體24的含Si材料包括單晶、多晶或非晶的Si或SiGe合金層。上述含Si材料的組合在這里也予以考慮。覆蓋的含Si材料層24可為摻雜的，也可為不摻雜的。若為摻雜者，淀積時可使用原位摻雜淀積工藝。也可用淀積、離子注入與退火來制作摻雜的含Si層。含Si層的摻雜將使制成的柵極導(dǎo)體功函數(shù)發(fā)生移動。摻雜劑離子的實例包括As、P、B、Sb、Bi、In、Al、Ga或其混合物。本發(fā)明此時淀積的含Si層24的厚度，亦即高度，可依所用淀積工藝而有不同。典型地，Si層24的縱向厚度為約20-180nm，更典型地為約40-150nm。
根據(jù)本發(fā)明，在構(gòu)成pFET時，絕緣中間層22使閾值電壓與平帶電壓的穩(wěn)定性特別得到改善。pFET包含多晶Si，是由p型摻雜劑如硼來摻雜的。
在淀積了覆蓋的含Si材料層24后，可用如物理汽相沉積或化學(xué)汽相沉積等淀積工藝，在其上制作介電蓋層(未示出)。此介電蓋層可為氧化物、氮化物、氮氧化物或其任何組合。介電蓋層的厚度，亦即高度，為約20-180nm，更典型地為約30-140nm。
然后，用光刻和腐蝕對介電蓋層(若存在)、覆蓋的含Si層24、以及可選的絕緣中間層22和高κ柵介電層20刻圖形，以提供柵極疊層圖形18。在制作多個柵極疊層圖形時，這些柵極疊層可有相同的尺寸，亦即長度，或其尺寸可以不同以改善器件性能。此時本發(fā)明的每個柵極疊層圖形18至少都包括含Si柵極導(dǎo)體24。光刻步驟包括對覆蓋的層狀結(jié)構(gòu)上表面施加光致抗蝕劑，使之曝光成所需圖形，再用常規(guī)的抗蝕劑顯影劑對曝光的抗蝕劑顯影。然后用一步或多步干法刻蝕步驟將抗蝕劑圖形轉(zhuǎn)移至層狀結(jié)構(gòu)上。在某些實施方式中，在圖形已轉(zhuǎn)移至覆蓋層狀結(jié)構(gòu)的一層中后，可除去有圖形的光致抗蝕劑。在其他實施方式中，在完成腐蝕后除去有圖形的光致抗蝕劑。
適于在本發(fā)明中制作柵極疊層圖形的干法刻蝕工藝包括，但不限于反應(yīng)離子刻蝕、離子束刻蝕、等離子體刻蝕或激光燒蝕。所用的干法刻蝕工藝，典型地，但不總是，對下面高κ柵介電層20有選擇性，因此，此刻蝕步驟典型地是不除去柵介電層。然而在某些實施方式中，此刻蝕步驟可用來除去部分柵介電層20，這部分柵介電層20是未受先前腐蝕掉的柵極疊層材料層保護(hù)的。
接下來，在每個柵極疊層圖形露出的側(cè)壁上，典型地但不總是，制作至少一個間隔層。此至少一個間隔層是由氧化物、氮化物、氮氧化物和/或其任何組合構(gòu)成的。此至少一個間隔層是用淀積和腐蝕制作的。
此至少一個間隔層必須足夠?qū)?，以?隨后要制作的)源和漏極硅化物接觸不會侵入柵極疊層邊緣之下。典型地，當(dāng)此至少一個間隔層的底部寬度為約20-80nm時，源/漏極硅化物不會侵入柵極疊層邊緣之下。
在本發(fā)明的這一階段，柵極疊層18也可經(jīng)受同樣的熱氧化、氮化或氮氧化工藝而被鈍化。此鈍化步驟對柵極疊層形成了鈍化材料薄層。這一步驟可以代替前面制作間隔層的步驟或與之結(jié)合使用。當(dāng)與制作間隔層的步驟結(jié)合使用時，是在柵極疊層鈍化過程之后制作間隔層。
然后向襯底中制作源/漏擴(kuò)散區(qū)14(有或沒有間隔層)。源/漏擴(kuò)散區(qū)14是利用離子注入和退火工藝來制作的。退火步驟的作用是使前面離子注入步驟注入的摻雜劑激活。離子注入和退火的條件是本領(lǐng)域的技術(shù)人員所熟知的。
源/漏擴(kuò)散區(qū)14也可包含擴(kuò)展注入?yún)^(qū)，這是在源/漏注入之前用常規(guī)的擴(kuò)展注入制作的。擴(kuò)展注入后可接著進(jìn)行激活退火，或者，在擴(kuò)展注入和源/漏注入期間注入的摻雜劑也可用同樣的激活退火循環(huán)來激活。在這里也可考慮暈環(huán)注入。
接下來，如果以前沒有除去的話，用選擇除去柵介電層20的化學(xué)腐蝕工藝來除去柵介電層20露出的部分。這一腐蝕步驟終止于半導(dǎo)體襯底12的上表面。雖然任何化學(xué)腐蝕劑都可用來除去柵介電層20露出的部分，在一種實施方式中使用了稀釋的氫氟酸(DHF)。
在上述的各種組合和實施方式中，本發(fā)明特別優(yōu)選的CMOS結(jié)構(gòu)為高κ柵介電層20由HfO2、硅酸鉿或氮氧化硅鉿構(gòu)成；而絕緣中間層22由AlN構(gòu)成，其中也可選地含有一些氧。此特別優(yōu)選的結(jié)構(gòu)也包含摻硼的多晶Si柵極導(dǎo)體24。這里也會考慮，且不應(yīng)排除，特別優(yōu)選結(jié)構(gòu)的其他改變和安排。
上述工藝步驟制成的CMOS結(jié)構(gòu)示于圖2。其他的CMOS工藝，如制作硅化物接觸(源/漏和柵極)以及用金屬互連來制作BEOL[后端線(back-end-of-the-line)]互連層，都可用本領(lǐng)域的技術(shù)人員熟知的工藝步驟來進(jìn)行。
為了說明起見，下面提供的實例證明了使用所發(fā)明的絕緣中間層的重要性。
實例1
在此實例中，先在預(yù)制有場氧化物圖形的硅晶片上生長Hf的氧化物或硅酸鹽層。此Hf氧化物和硅酸鹽是用有機(jī)金屬化學(xué)汽相沉積(MOCVD)和原子層化學(xué)汽相沉積(ALCVD)來淀積的。Hf氧化物和硅酸鹽層的厚度為約2-4nm，而硅酸鹽的組分接近HfxSiyO4，其中y/(x+y)大約是0.2-0.3。這些氧化物淀積在覆蓋有厚0.3-1.2nm的氧化硅或氮氧化硅的n型硅晶片上。這一層的存在是完全可選的。
在淀積Hf氧化物和硅酸鹽后，將晶片裝入超高真空淀積室以淀積氮化鋁。氮化鋁是由蒸發(fā)Al和用氮束來淀積的，Al的蒸發(fā)來自電阻加熱的標(biāo)準(zhǔn)Al噴射爐，氮束得自商品的射頻原子氮源。淀積期間噴射爐的溫度為1000-1200℃。原子氮源工作在200-450W下，氮流量1-3sccm。淀積期間襯底溫度保持在150-650℃之間。真空室本底壓強(qiáng)為約5×10-10-2×10-9torr。
在淀積AlN期間，淀積室的壓強(qiáng)上升至1×10-5torr。在淀積了0.5-2.0nm厚的AlN層后，取出襯底，再用標(biāo)準(zhǔn)的化學(xué)汽相沉積程序淀積約150nm厚的非晶硅層。然后對非晶硅離子注入硼，并在約950-1000℃下退火來激活摻雜劑，再接著進(jìn)行標(biāo)準(zhǔn)的半導(dǎo)體工藝程序。在某些情形下，進(jìn)行形成氣體退火以鈍化SiO2/Si(100)界面態(tài)。然后由這些結(jié)構(gòu)制作電容器，用光刻來確定電容極板的尺寸，約為10×10、20×20、50×50和100×100μm2。因此這些電容器結(jié)構(gòu)為摻B多晶硅/0.5-2nm厚AlN/2-4nm厚Hf硅酸鹽或HfO2/0.3-1.2nm SiO2或SiON(或因淀積后的變化而較厚)/硅(100)晶片。再進(jìn)行標(biāo)準(zhǔn)的器件工藝來制作具有同樣疊層結(jié)構(gòu)的標(biāo)準(zhǔn)pFET。
當(dāng)對電容器進(jìn)行電學(xué)測試時，顯示出平帶電壓在1.0V下理想位置的200-400mV以內(nèi)，如圖3A-3D和圖4的測量數(shù)據(jù)所示。圖3A-3D中的結(jié)果來自晶體管上生長的一組Hf硅酸鹽層，其上有0.8-1.3nm的AlN。當(dāng)AlN曝露于環(huán)境中時，可發(fā)生一些氧化而生成氮氧化鋁層。當(dāng)測試具有類似柵極疊層結(jié)構(gòu)的pFET時，再次表現(xiàn)出器件的閾值電壓，如同所預(yù)期的那樣，保持接近理想位置(在200-400mV以內(nèi))，如圖4的pFET電容-電壓曲線所示。在圖4中可以看到，具有Hf硅酸鹽的器件，與控制器件相比，明顯地移向負(fù)偏壓。再者，如兩條水平線所示，使用AlN蓋層使平帶電壓(dVfb)和閾值電壓(dVt)基本上移向控制器件。
圖5A-5B為用Hf硅酸鹽作柵氧化物的pFET的結(jié)果。再次使用AlN閾值穩(wěn)定層，閾值電壓移向零。這些pFET的晶體管性能數(shù)據(jù)示于圖6。如圖6所示，具有AlN蓋層的器件基本上沒有觀察到性能劣化。
鑒于上述數(shù)據(jù)，AlN層的存在使閾值電壓穩(wěn)定在接近所希望的值。顯然，AlN中間層在Hf硅酸鹽或氧化物與多晶硅層之間起著有效阻擋層的作用而未使電學(xué)性能發(fā)生折中。
微結(jié)構(gòu)的問題在淀積后接著曝露至周圍環(huán)境中，由于氧化鋁在熱力學(xué)上比氮化鋁穩(wěn)定而有一些氮化鋁被氧化。這不會影響中間層的性能。
由于氮化鋁是在低溫(＜650℃)下淀積的，它成為均勻的毗鄰層，使得Hf氧化物或硅酸鹽層基本上沒有暴露于多晶硅。
比較實例研究了原子層淀積(ALD)Al2O3對具有鉿硅酸鹽柵介電層的FET閾值電壓與平帶電壓的影響。研究表明，當(dāng)Al2O3的厚度相當(dāng)于20個淀積周期時平帶電壓和閾值電壓基本上沒有改變。這一觀察結(jié)果可部分地被解釋為Al2O3的生長抑制作用，它可防止在器件應(yīng)用感興趣的厚度范圍內(nèi)生成實際封閉的蓋層。
所用的高κ介電層是以硅烷作為Si源用MOCVD淀積的鉿硅酸鹽。Al2O3蓋層以TMMA和H2O作前體用原子層淀積(ALD)法淀積。蓋層厚度的控制是使TMMA/H2O淀積周期數(shù)控制在2-20。nFET和pFET都是用標(biāo)準(zhǔn)的CMOS工藝流程制作的，電容-電壓測量用來測量器件的平帶電壓和閾值電壓。
結(jié)果此項研究的主要結(jié)果概括于圖7-10中。圖7表示在8英寸Si片的各個位置測量的Al2O3蓋層厚度的貢獻(xiàn)(表示為SiO2等效厚度數(shù)，EOT)。此EOT數(shù)是取自相對于無蓋層鉿硅酸鹽層電容的累積電容增長?？梢钥吹?，在初始的生長抑制后，觀察到每個周期約0.1nm的Al2O3線性生長。這意味著在5個周期以下時，蓋層不像是封閉的。封閉的蓋層更像是在10-20個Al2O3淀積周期后形成的，因為生長速率與在厚Al2O3層上是一樣的。
圖8的數(shù)據(jù)表示nFET的電容-電壓特性，其中有控制SiO2nFET，以及有鉿硅酸鹽(20％)的nFET，該組nFET在淀積多晶硅前淀積的鉿硅酸鹽上沒有(曲線A)和有2(曲線B)、5(曲線C)、10(曲線D)和20(曲線E)周期的Al2O3作為蓋層?？梢钥吹?，當(dāng)用鉿硅酸鹽高κ介電層代替SiO2時觀察到大的偏移。由數(shù)據(jù)明顯看到累積和反型電容的減小，證明Al2O3材料確實對總的柵極電容有貢獻(xiàn)(見圖7)。然而，平帶和閾值電壓沒有隨蓋層厚度而發(fā)生明顯改變，如圖10所概括的那樣。
圖9的數(shù)據(jù)表示pFET的電容-電壓特性，其中有控制SiO2pFET，以及有鉿硅酸鹽(20％)的pFET，該組nFET在淀積多晶硅前淀積的鉿硅酸鹽上沒有(曲線A)和有2(曲線B)、5(曲線C)、10(曲線D)和20(曲線E)周期的Al2O3作為蓋層。如圖8那樣，當(dāng)用鉿硅酸鹽高κ介電層代替SiO2時觀察到大的偏移。由數(shù)據(jù)明顯看到累積和反型電容的減小，證明Al2O3材料確實對總的柵極電容有貢獻(xiàn)(見圖7)。然而，平帶和閾值電壓沒有隨蓋層厚度而發(fā)生明顯改變，如圖10所概括的那樣。
圖10的數(shù)據(jù)概括了由圖8-9的數(shù)據(jù)所得的平帶電壓和閾值電壓。可以看到，當(dāng)用鉿硅酸鹽高κ介電層代替SiO2時觀察到這些電壓有大的改變，然而沒有由鉿硅酸鹽上的Al2O3蓋層引起的變化。
所提供的數(shù)據(jù)證明了用鉿硅酸鹽代替SiO2作柵介電層的困難，因為器件的平帶和閾值電壓表現(xiàn)出不可接受的值。此數(shù)據(jù)也證明，使用任意的蓋層不會使平帶電壓或閾值電壓改善為控制器件中所觀察到的理想值。除了SiN蓋層外，Al2O3蓋層無助于制作具有鉿基柵介電層的FET。因此尋找合適的蓋層不是一件微不足道的事。
在用其優(yōu)選的實施方式對本發(fā)明特別作了說明和描述時，本領(lǐng)域的技術(shù)熟練人員將會了解，可在形式和細(xì)節(jié)上作出前述的和其他的改變而不背離本發(fā)明的主旨和范圍。因此，只要在所附權(quán)利要求的范圍內(nèi)，本發(fā)明不嚴(yán)格限于所描述和說明的形式和細(xì)節(jié)。
權(quán)利要求
1.一種互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底，其中含有源和漏擴(kuò)散區(qū)，所述源和漏擴(kuò)散區(qū)被器件溝道隔開；以及位于器件溝道上面的柵極疊層，所述柵極疊層包括高κ柵介電層、絕緣中間層和含Si柵極導(dǎo)體，所述絕緣中間層位于所述高κ柵介電層和含Si柵極導(dǎo)體之間，并能使此結(jié)構(gòu)的閾值電壓與平帶電壓穩(wěn)定為目標(biāo)值。
2.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底包括Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、其他III/V或II/VI族化合物半導(dǎo)體、有機(jī)半導(dǎo)體、或疊層半導(dǎo)體材料。
3.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底包括Si、SiGe、絕緣體上的硅或絕緣體上的鍺硅。
4.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底摻有n型摻雜劑、p型摻雜劑或二者。
5.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述高κ柵介電層包括氧化物、氮化物、氮氧化物或硅酸鹽。
6.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述高κ柵介電層包括HfO2、ZrO2、Al2O3、TiO2、La2O3、SrTiO3、LaAlO3、Y2O3、SiO2、氮化的SiO2或硅酸鹽、氮化物或其氮化的硅酸鹽。
7.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述絕緣中間層包括絕緣金屬氮化物。
8.權(quán)利要求7的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述金屬氮化物還含有氧。
9.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述絕緣中間層包括氮化鋁(AlN)、氮氧化鋁(AlOxNy)、氮化硼(BN)、氮氧化硼(BOxNy)、氮化鎵(GaN)、氮氧化鎵(GaON)、氮化銦(InN)、氮氧化銦(InON)或其組合。
10.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述絕緣中間層包括AlN或AlOxNy。
11.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述絕緣中間層的厚度為約1-25。
12.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含Si柵極導(dǎo)體包括Si或SiGe合金。
13.權(quán)利要求1的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含Si柵極導(dǎo)體包括多晶硅，它至少是摻硼的。
14.一種互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底，其中含有源和漏擴(kuò)散區(qū)，所述源和漏擴(kuò)散區(qū)被器件溝道隔開；以及位于器件溝道上面的柵極疊層，所述柵極疊層包括含鉿的高κ柵介電層、含氮化鋁的絕緣中間層和含Si柵極導(dǎo)體，所述含氮化鋁的絕緣中間層位于所述含鉿的高κ柵介電層和含Si柵極導(dǎo)體之間，并能使此結(jié)構(gòu)的閾值電壓與平帶電壓穩(wěn)定為目標(biāo)值。
15.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底包括Si、Ge、SiGe、SiC、SiGeC、Ga、GaAs、InAs、InP、其他III/V或II/VI族化合物半導(dǎo)體、有機(jī)半導(dǎo)體、或疊層半導(dǎo)體材料。
16.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底包括Si、SiGe、絕緣體上的硅或絕緣體上的鍺硅。
17.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述半導(dǎo)體襯底摻有n型摻雜劑、p型摻雜劑或兼有二者。
18.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含氮化鋁的絕緣中間層還含有氧。
19.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含鉿的高κ柵介電層為HfO2、鉿硅酸鹽或氮氧化硅鉿。
20.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含氮化鋁的絕緣中間層的厚度為約1-25。
21.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含Si柵極導(dǎo)體包括Si或SiGe合金。
22.權(quán)利要求14的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)，其中，所述含Si柵極導(dǎo)體包括多晶硅，它至少是摻硼的。
23.一種具有改善的閾值電壓與平帶電壓穩(wěn)定性的互補金屬-氧化物-半導(dǎo)體結(jié)構(gòu)的制作方法，包括以下步驟在半導(dǎo)體襯底上提供含有高κ柵介電層、絕緣中間層和含Si柵極導(dǎo)體的柵極疊層，所述絕緣中間層位于所述高κ柵介電層與含Si柵極導(dǎo)體之間；以及對所述柵極疊層施加偏壓，由此所述絕緣中間層使此結(jié)構(gòu)的閾值電壓與平帶電壓穩(wěn)定為目標(biāo)值。
24.權(quán)利要求23的方法，其中，所述提供所述柵極疊層包括在半導(dǎo)體襯底上淀積所述高κ柵介電層、絕緣中間層和含Si柵極導(dǎo)體層覆蓋層；并由光刻和腐蝕對所述覆蓋層刻圖形。
25.權(quán)利要求23的方法，其中，在提供所述柵極疊層后，在毗鄰柵極疊層的半導(dǎo)體襯底中制作源和漏擴(kuò)散區(qū)。
26.權(quán)利要求23的方法，其中，所述絕緣中間層是用淀積或熱生長法制作的。
27.權(quán)利要求23的方法，其中，所述絕緣中間層包括絕緣金屬氮化物。
28.權(quán)利要求27的方法，其中，所述金屬氮化物還含有氧。
29.權(quán)利要求23的方法，其中，所述絕緣中間層包括氮化鋁(AlN)、氮氧化鋁(AlOxNy)、氮化硼(BN)、氮氧化硼(BOxNy)、氮化鎵(GaN)、氮氧化鎵(GaON)、氮化銦(InN)、氮氧化銦(InON)或其組合。
30.權(quán)利要求23的方法，其中，所述絕緣中間層包括AlN或AlOxNy。
31.權(quán)利要求23的方法，其中，所述高κ介電層為HfO2、鉿硅酸鹽或氮氧化硅鉿。
32.權(quán)利要求23的方法，其中，所述含Si柵極導(dǎo)體包括Si或SiGe合金。
全文摘要
提供了一種用于互補金屬－氧化物－半導(dǎo)體(CMOS)結(jié)構(gòu)中的絕緣中間層，用來防止不希望的閾值電壓與平帶電壓的偏移。此絕緣中間層位于介電常數(shù)大于4.0的柵介電層與含Si柵極導(dǎo)體之間。本發(fā)明的絕緣中間層為任何金屬氮化物，它也可可選地含氧，能夠穩(wěn)定閾值與平帶電壓。在優(yōu)選實施方式中，絕緣中間層為氮化鋁或氮氧化鋁，柵介電層為氧化鉿、鉿硅酸鹽或氮氧化硅鉿。本發(fā)明對穩(wěn)定p型場效應(yīng)晶體管的閾值與平帶電壓是特別有效的。
文檔編號H01L21/70GK1697181SQ200510069668
公開日2005年11月16日 申請日期2005年5月10日 優(yōu)先權(quán)日2004年5月14日
發(fā)明者小內(nèi)斯特·A.·伯加克祖克, 埃杜阿德·A.·卡特爾, 馬丁·M.·弗蘭克, 愛維格尼·果塞弗, 撒普拉迪克·古哈, 維嘉·納拉亞納恩 申請人:國際商業(yè)機(jī)器公司