專利名稱：具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種薄膜晶體管及其制造方法，特別是涉及一種在工藝中可減少光掩模使用次數(shù)的薄膜晶體管及其制造方法。
背景技術(shù)：
薄膜晶體管(thin film transistor，TFT)為有源陣列型平面顯示器常用的有源元件(active element)，用來(lái)驅(qū)動(dòng)有源式液晶顯示器(active matrix type liquidcrystal display)、有源式有機(jī)電激發(fā)光顯示器(active matrix type organicelectroluminescent display)、影像傳感器等裝置。通常，依薄膜晶體管半導(dǎo)體硅膜層的組成，可將薄膜晶體管區(qū)分為多晶硅薄膜晶體管以及非晶硅薄膜晶體管。
為了實(shí)現(xiàn)高精細(xì)度的元件與像素排列，多晶硅已逐漸取代非晶硅而成為薄膜晶體管技術(shù)的發(fā)展主流。然而，一般制造多晶硅元件的工藝步驟卻遠(yuǎn)較一般非晶硅元件工藝來(lái)的復(fù)雜且耗時(shí)。
請(qǐng)參考圖1a至1h，顯示一傳統(tǒng)互補(bǔ)式金屬氧化物半導(dǎo)體薄膜晶體管(CMOS)制作流程的剖面圖。首先，請(qǐng)參閱圖1a，提供一基底10，其上具有一緩沖層11及一非晶硅層12。然后，使非晶硅層12進(jìn)行結(jié)晶化形成多晶硅層，并經(jīng)由光刻工藝后蝕刻該多晶硅層以形成一硅島13n及13p(siliconisland)，如圖1b所示。
請(qǐng)參照?qǐng)D1c所示，形成一圖案化的第一光致抗蝕劑層20于該基底10上，以露出定義作為n型晶體管的硅島13n的部分區(qū)域。接著，利用該第一光致抗蝕劑層20作為掩模對(duì)露出的硅島13n進(jìn)行一n型離子摻雜注入工藝，以形成n+摻雜區(qū)域18n。
請(qǐng)參照?qǐng)D1d所示，去除第一光致抗蝕劑層20，并形成一第二光致抗蝕劑層21于該基底10上，并進(jìn)一步露出與該n+摻雜區(qū)域18n相鄰的部分硅島13n。接著，以第二光致抗蝕劑層21作為掩模進(jìn)行一n型離子摻雜注入工藝，使得在n+摻雜區(qū)域18n旁的多晶硅層形成n-摻雜區(qū)域28。
請(qǐng)參照?qǐng)D1e，在去除第二光致抗蝕劑層21后，形成一第三光致抗蝕劑層22于該基底，并露出作為p型晶體管的硅島13p的部分區(qū)域。接著，利用該第三光致抗蝕劑層22作為掩模對(duì)露出的硅島13p進(jìn)行一p型離子摻雜注入工藝，以形成P+摻雜區(qū)域18p。
請(qǐng)參照?qǐng)D1f所示，在去除第三光致抗蝕劑層22后，形成一絕緣層15及一傳導(dǎo)層(未圖標(biāo))于上述結(jié)構(gòu)，并經(jīng)由光刻蝕刻工藝定義該傳導(dǎo)層，以形成柵極層16p與16n。該柵極層16p與16n分別形成于該硅島13p及13n的未摻雜多晶硅層(通道區(qū))19p及19n上。
請(qǐng)參照?qǐng)D1g，形成一氧化硅層30于上述結(jié)構(gòu)，并進(jìn)行光刻蝕刻工藝以形成接觸孔30a。接著，請(qǐng)參照?qǐng)D1h，通過光刻蝕刻工藝定義一金屬層，以形成源/漏極接觸區(qū)35于接觸孔30a。
請(qǐng)參照?qǐng)Dli，形成一保護(hù)層40于上述結(jié)構(gòu)，經(jīng)光刻工藝后蝕刻該保護(hù)層40，以形成一貫通至源/漏極接觸區(qū)35的接觸孔40a；最后，形成一透明電極于上述結(jié)構(gòu)，并經(jīng)光刻工藝及蝕刻后于接觸孔40a處形成一像素電極50。由上述傳統(tǒng)多晶硅薄膜晶體管的工藝步驟可知，需使用到多達(dá)9道光掩模進(jìn)行多次光刻蝕刻工藝才可完成傳統(tǒng)多晶硅薄膜晶體管。如此復(fù)雜的制造方法不但使得多晶硅薄膜晶體管的工藝成本提高而產(chǎn)率下降，且進(jìn)一步使得多晶硅薄膜晶體管的成品率降低。
為了解決上述傳統(tǒng)薄膜晶體管其復(fù)雜工藝所造成的問題，一種減少光掩模使用次數(shù)的薄膜晶體管制造方式亦被提出，請(qǐng)參考圖2a至2e，顯示一現(xiàn)有薄膜晶體管的制作流程剖面圖。首先，請(qǐng)參照?qǐng)D2a，提供一基底100，其上依序形成有一保護(hù)層105、多晶硅層110n及110p、一絕緣層120、及一導(dǎo)電層130。
如圖2b所示，利用光刻蝕刻工藝定義作為p型晶體管的多晶硅層110p其上的導(dǎo)電層130以形成一柵極層132p。然后，利用一光致抗蝕劑層140與柵極層132p作為掩模進(jìn)行一p型離子摻雜注入工藝，形成P+摻雜區(qū)域180p。
請(qǐng)參照?qǐng)D2c所示，去除該光致抗蝕劑層140，并形成一光致抗蝕劑層150于p型晶體管及部分作為n型晶體管的多晶硅層110n其上的導(dǎo)電層130上，經(jīng)由蝕刻定義出n型晶體管的柵極層132n，并利用柵極層132n作為掩模進(jìn)行一n型離子摻雜注入工藝，形成n+摻雜區(qū)域180n。
請(qǐng)參照?qǐng)D2d，各向同性蝕刻?hào)艠O層132n上的光致抗蝕劑層150以去掉其左右各一預(yù)定距離129，得到較小的光致抗蝕劑層150a。接著，以光致抗蝕劑層150a作蝕刻掩模蝕刻?hào)艠O層132n，得到柵極層132n’，并利用柵極層132n’作為掩模進(jìn)行一n型離子摻雜注入工藝，使得在n+摻雜區(qū)域180n旁的未摻雜區(qū)域形成n-摻雜區(qū)域184。
請(qǐng)參照?qǐng)D2e，在去除光致抗蝕劑層150a后形成一第一氧化硅層151，并進(jìn)行光刻工藝及蝕刻以形成第一接觸孔160。接著，形成源/漏極接觸區(qū)162于接觸孔160，其中該源/漏極接觸區(qū)162由一金屬層經(jīng)光刻蝕刻工藝所形成。
最后，請(qǐng)參照?qǐng)D2f，形成一第二氧化硅層152于上述結(jié)構(gòu)，經(jīng)光刻工藝后蝕刻該第二氧化硅層152，以形成一貫通至源/漏極接觸區(qū)162的第二接觸孔170；最后，形成一透明電極于上述結(jié)構(gòu)，并經(jīng)光刻工藝及蝕刻后于第二接觸孔170處形成一像素電極190。上述現(xiàn)有減少光掩模使用次數(shù)的薄膜晶體管制造方式中，雖可減少光掩模使用次數(shù)，但上述技術(shù)最關(guān)鍵且困難之處即在于需各向同性蝕刻該光致抗蝕劑層150以去掉其左右各一預(yù)定距離129。然而，此步驟易導(dǎo)致工藝范圍(process window)狹窄且不易控制，不利于實(shí)際生產(chǎn)。
因此，在不使工藝范圍受限及不增加工藝?yán)щy度的前提下，達(dá)到減少多晶硅薄膜晶體管工藝的光掩模使用次數(shù)的目的，是目前薄膜晶體管工藝技術(shù)上亟需研究的重點(diǎn)。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，可利用一道光掩模同時(shí)定義柵電極、p型離子重?fù)诫s區(qū)及n型離子輕摻雜區(qū)，且可利用另一道光掩模同時(shí)定義出接觸窗及n型離子重?fù)诫s區(qū)。因此，本發(fā)明只需6道光掩模，即可完成具有輕摻雜漏極薄膜晶體管的工藝，如此一來(lái)不但可達(dá)到減少多晶硅薄膜晶體管工藝的光掩模使用次數(shù)的目的，且由于工藝的步驟減少，因此可提高量產(chǎn)速度及增加成品率。
本發(fā)明的另一目的是提出一種具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，即利用六道光掩模完成具有輕摻雜漏極(1ightly doped drain，LDD)結(jié)構(gòu)的互補(bǔ)式金屬氧化物半導(dǎo)體薄膜晶體管(CMOS)的工藝，減少現(xiàn)有技術(shù)所需步驟。
依據(jù)本發(fā)明一優(yōu)選實(shí)施例，本發(fā)明所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法包括以下步驟。首先，提供一基底，該基底包含一輕摻雜漏極(LDD)區(qū)及一p型金屬氧化物半導(dǎo)體(PMOS)區(qū)。形成一第一島狀半導(dǎo)體層于該輕摻雜漏極(LDD)區(qū)及一第二島狀半導(dǎo)體層于該p型金屬氧化物半導(dǎo)體(PMOS)區(qū)，其中該第一島狀半導(dǎo)體層包含一通道區(qū)、一輕摻雜預(yù)定區(qū)，以及一源/漏極預(yù)定區(qū)，而該第二島狀半導(dǎo)體層包含一通道區(qū)，以及一源/漏極預(yù)定區(qū)。依序形成一柵極絕緣層及一第一導(dǎo)電層于該基底。形成一圖案化的第一光致抗蝕劑層以覆蓋該第二島狀半導(dǎo)體層通道區(qū)及該第一島狀半導(dǎo)體層上方的該第一導(dǎo)電層，其中位于該第一及第二島狀半導(dǎo)體層通道區(qū)上的第一光致抗蝕劑層的厚度大于位于該第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)及源/漏極預(yù)定區(qū)的第一光致抗蝕劑層的厚度。以該圖案化的第一光致抗蝕劑層為掩模蝕刻該第一導(dǎo)電層，以形成一圖案化的第一導(dǎo)電層。對(duì)該第二島狀半導(dǎo)體層的源/漏極預(yù)定區(qū)進(jìn)行一p型離子重?fù)诫s工藝，以形成一源/漏極區(qū)。去除位于第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)及源漏極預(yù)定區(qū)的第一導(dǎo)電層。對(duì)該第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)進(jìn)行一n型離子輕摻雜工藝，以形成一輕摻雜漏極區(qū)。去除殘留的第一光致抗蝕劑層，接著形成一層間介電層于該基底之上。形成一貫孔及一盲孔于該層間介電層，其中該貫孔對(duì)應(yīng)于該第一島狀半導(dǎo)體層源/漏極預(yù)定區(qū)并露出該源/漏極預(yù)定區(qū)，而該盲孔對(duì)應(yīng)于該第二島狀半導(dǎo)體層源/漏極區(qū)但未露出該第二島狀半導(dǎo)體層源/漏極區(qū)。透過該貫孔進(jìn)行一n型離子重?fù)诫s工藝，使第二島狀半導(dǎo)體層的源/漏極預(yù)定區(qū)形成一源/漏極區(qū)。
為使本發(fā)明的目的、特征能更明顯易懂，以下配合附圖以及優(yōu)選實(shí)施例，以更詳細(xì)地說明本發(fā)明。


圖1a至1i為顯示一傳統(tǒng)互補(bǔ)式金屬氧化物半導(dǎo)體薄膜晶體管制作流程的剖面圖。
圖2a至2f為顯示一現(xiàn)有減少光掩模使用次數(shù)的薄膜晶體管制作流程剖面圖。
圖3a至3m為顯示本發(fā)明一優(yōu)選實(shí)施例所示的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法的流程剖面圖。
圖4a及4b為顯示本發(fā)明另一優(yōu)選實(shí)施例所示的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法的剖面示意圖。
簡(jiǎn)單符號(hào)說明基底～10；緩沖層～11；非晶硅層～12；硅島～13n及13p；絕緣層～15；柵極層～16p與16n n+摻雜區(qū)域～18n；P+摻雜區(qū)域～18p；通道區(qū)～19p及19n；第一光致抗蝕劑層～20；第二光致抗蝕劑層～21；第三光致抗蝕劑層～22；n-摻雜區(qū)域～28；氧化硅層～30；接觸孔～30a；源/漏極接觸區(qū)～35；保護(hù)層～40；接觸孔～40a；像素電極～50；基底～100；保護(hù)層～105；多晶硅層～110n及110p；絕緣層～120；預(yù)定距離～129；導(dǎo)電層～130；柵極層～132n及132p；柵極層～132n；光致抗蝕劑層～140；光致抗蝕劑層～150；光致抗蝕劑層～150a；第一氧化硅層～151；第二氧化硅層152；第一接觸孔～160；源/漏極接觸區(qū)162；第二接觸孔～170；P+摻雜區(qū)域～180p；n+摻雜區(qū)域～180n；n-摻雜區(qū)域～184；像素電極～190；基底～200；緩沖層～202；第一島狀半導(dǎo)體層～204；第二島狀半導(dǎo)體層204P；柵極絕緣層～208；第一導(dǎo)電層～210及210’；第一光致抗蝕劑層～212及212’；層間介電層～214；第二光致抗蝕劑層～216及216’；第一開口～217；第二開口～218；貫孔～221；盲孔～222；第一接觸窗～230；源/漏極接觸區(qū)～234；保護(hù)層236；第二接觸窗～238；像素電極～242；氮化硅層～255；通道區(qū)～260及260P；源/漏極預(yù)定區(qū)～262及262P；輕摻雜預(yù)定區(qū)～264；第一柵電極～266P；第二柵電極～266；源/漏極區(qū)～267及267P；輕摻雜漏極區(qū)～268；第一厚度～t1；第二厚度～t2；第三厚度～t3；第四厚度～t4；P型金屬氧化物半導(dǎo)體區(qū)～P；輕摻雜漏極區(qū)～LDD。
具體實(shí)施例方式
本發(fā)明提供一種具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，可有效減少薄膜晶體管工藝的光掩模使用次數(shù)，降低工藝復(fù)雜度及增加成品率。該具有輕摻雜漏極的金屬氧化物半導(dǎo)體應(yīng)用于一薄膜晶體管液晶顯示器。以下例舉一符合本發(fā)明所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法的優(yōu)選實(shí)施例，茲配合附圖詳細(xì)說明如下首先，請(qǐng)參閱圖3a，提供一基底200，可例如為液晶顯示器所用適用的基板，而該基底200包含一P型金屬氧化物半導(dǎo)體區(qū)P及一輕摻雜漏極區(qū)LDD。接著，于該基底200上依序形成一緩沖層202及一半導(dǎo)體層。接著，使用一第一光掩模并經(jīng)一光刻蝕刻工藝定義該半導(dǎo)體層以形成一第一島狀半導(dǎo)體層204于該輕摻雜漏極區(qū)LDD及一第二島狀半導(dǎo)體層204p于P型金屬氧化物半導(dǎo)體區(qū)P，其中該第一島狀半導(dǎo)體層204包含一通道區(qū)260、位于該通道區(qū)兩側(cè)具有一特定寬度的輕摻雜預(yù)定區(qū)264，以及位于輕摻雜預(yù)定區(qū)旁的一源/漏極預(yù)定區(qū)262，而該第二島狀半導(dǎo)體層204P包含一通道區(qū)260P，以及位于該通道區(qū)兩側(cè)的一源/漏極預(yù)定區(qū)262P。該緩沖層202可包括氮化硅及氧化硅；而該半導(dǎo)體層包括硅層，亦即可為多晶硅層、單晶硅層、或是非晶硅層，本實(shí)施例中以一多晶硅層為例說明。在此對(duì)形成多晶硅層的方式并無(wú)特別限特，該多晶硅層的形成方法可例如為在上述基板上形成一非晶硅層，接著再對(duì)該非晶硅層進(jìn)行一準(zhǔn)分子激光(ELA)退火工藝或是一熱處理，其溫度范圍約可為500～650℃，以使非晶硅層經(jīng)固相長(zhǎng)晶形成多晶硅層。
接著，請(qǐng)參閱圖3b，依序順應(yīng)性形成一柵極絕緣層208及一第一導(dǎo)電層210于該基底200之上，以完全覆蓋該第一島狀半導(dǎo)體層204及該第二島狀半導(dǎo)體層204P。其中該柵極絕緣層208可例如為氧化硅層，而此柵極絕緣層208的厚度范圍優(yōu)選在500至2000之間，而更佳的厚度范圍在800至1500之間；該導(dǎo)電層210的組成可例如為鋁、鈦、鉭、鉻、鉬、鎢化鉬或是由上述金屬所任意組成的合金層或?qū)雍衔锏?。該第一?dǎo)電層210的形成方式并無(wú)限制，可例如為氣相沉積法、濺射法或是真空蒸鍍法。
接著，請(qǐng)參閱圖3c，使用一第二光掩模形成一圖案化的第一光致抗蝕劑層212以覆蓋該第二島狀半導(dǎo)體層204P通道區(qū)260P及該第一島狀半導(dǎo)體層204上方的該第一導(dǎo)電層210。值得注意的是，該第一光致抗蝕劑層212在設(shè)計(jì)上需具有不同的厚度，其中形成于該第一及第二島狀半導(dǎo)體層204及204P通道區(qū)260及260P之上的第一光致抗蝕劑層212具有一第一厚度t1，而形成于該第一島狀半導(dǎo)體層204的輕摻雜預(yù)定區(qū)264及源/漏極預(yù)定區(qū)262之上的第一光致抗蝕劑層212具有一第二厚度t2，在此，該第一厚度t1與該第二厚度t2的比介于10∶9至3∶1的范圍之間。該具有不同厚度的第一光致抗蝕劑層212的形成方式可例如為一利用半色調(diào)網(wǎng)點(diǎn)光掩模(halftone mask)的光刻工藝。
接著，請(qǐng)參閱圖3d，利用該第一光致抗蝕劑層212作為蝕刻掩模，并以一各向異性蝕刻工藝蝕刻該第一導(dǎo)電層210及該第一光致抗蝕劑層212，去除未被該第一光致抗蝕劑層212所覆蓋的第一導(dǎo)電層210，以形成一圖案化的第一導(dǎo)電層210’于該第一島狀半導(dǎo)體層204之上，且形成一第一柵電極266P于該第二島狀半導(dǎo)體層204P通道區(qū)260P之上。形成具有該不同厚度的第一光致抗蝕劑層212的目的在于，當(dāng)該第一光致抗蝕劑層412經(jīng)此蝕刻步驟后，可使得該具有第二厚度t2的第一光致抗蝕劑層212(亦即位于該第一島狀半導(dǎo)體層204的輕摻雜預(yù)定區(qū)264及源/漏極預(yù)定區(qū)262上的第一光致抗蝕劑層212)可完全被移除，并且殘留部分的第一光致抗蝕劑層212’(原具有第一厚度t1的第一光致抗蝕劑層212)于該第一及第二島狀半導(dǎo)體層204及204P通道區(qū)260及260P上方的第一導(dǎo)電層210上。
接著，仍請(qǐng)參閱圖3d，以該圖案化的第一導(dǎo)電層210’及該第一柵電極266P為掩模，進(jìn)行一p型離子重?fù)诫s工藝，以使該第二島狀半導(dǎo)體層204P的源/漏極預(yù)定區(qū)262P形成一源/漏極區(qū)267P。于本發(fā)明一優(yōu)選實(shí)施例中，該p型離子重?fù)诫s工藝的劑量例如為后續(xù)所進(jìn)行的n型離子輕摻雜工藝的劑量一百倍以上。
接著，請(qǐng)參閱圖3e，以該殘留的第一光致抗蝕劑層212’作為蝕刻掩模并以該柵極絕緣層208作為蝕刻停止層，蝕刻該第一島狀半導(dǎo)體層204之上的第一導(dǎo)電層210’，以形成一第二柵電極266。接著，再以該第二柵電極266為掩模，對(duì)該第一島狀半導(dǎo)體層204的輕摻雜預(yù)定區(qū)264及源/漏極預(yù)定區(qū)262進(jìn)行一n型離子輕摻雜工藝，使第一島狀半導(dǎo)體層204的輕摻雜預(yù)定區(qū)264形成一輕摻雜漏極區(qū)268，請(qǐng)參照?qǐng)D3f。在n型離子輕摻雜工藝的步驟中，由于該n型離子輕摻雜工藝的劑量遠(yuǎn)低于該p型離子重?fù)诫s工藝的劑量，因此該n型離子輕摻雜工藝并不會(huì)影響到該第一島狀半導(dǎo)體層204P的源/漏極區(qū)267P。
接著，請(qǐng)參閱圖3g，移除殘留于柵極266及266P上的第一光致抗蝕劑層212’，并坦覆性形成一層間介電層214于該基底200之上。該層間介電層214的材料可與該柵極絕緣層208相同，例如為氧化硅或氮化硅層，而該層間介電層214的厚度范圍在3000至5000之間。接著，使用一第三光掩模形成一具有不同厚度的第二光致抗蝕劑層216于該層間介電層214之上，該具有不同厚度的第二光致抗蝕劑層216具有第一開口217及第二開口218，其中該第一開口217貫穿該第二光致抗蝕劑層216，并對(duì)應(yīng)于該第一島狀半導(dǎo)體層204的源/漏極預(yù)定區(qū)262的上方，且露出位于該第一島狀半導(dǎo)體層204的源/漏極預(yù)定區(qū)262上方的該層間介電層214。此外，該第二開口對(duì)應(yīng)于該第二島狀半導(dǎo)體層204P的源/漏極區(qū)267P但未貫穿該第二光致抗蝕劑層216，且未露出位于該第二島狀半導(dǎo)體層204P的源/漏極區(qū)267P上方的該層間介電層214。換言之，除了形成于該第二開口218內(nèi)的第二光致抗蝕劑層216具有一第三厚度t3外，其它的第二光致抗蝕劑層216則具有一第四厚度t4，其中該第四厚度t4與第三厚度t3的比介于10∶9至3∶1的范圍之間。該具有不同厚度的第二光致抗蝕劑層216的形成方式可例如為一利用半色調(diào)網(wǎng)點(diǎn)光掩模(halftone mask)的光刻工藝。此外，該第一開口217完全位于該源/漏極預(yù)定區(qū)262的正上方的范圍內(nèi)，且該第一開口217與該第一島狀半導(dǎo)體層204的通道區(qū)260的水平距離介于0.4μm至1μm，在此例如為0.75μm。
接著，請(qǐng)參閱圖3h，以該具有不同厚度的第二光致抗蝕劑層216作為蝕刻掩模，并以一各向異性蝕刻工藝蝕刻該第二光致抗蝕劑層216及層間介電層214，完全去除未被該第二光致抗蝕劑層216所覆蓋的層間介電層214，以形成一貫孔221貫穿該層間介電層214并露出該第一島狀半導(dǎo)體層204的源/漏極預(yù)定區(qū)262上方的柵極絕緣層208，以及形成一盲孔222部分穿透對(duì)應(yīng)于該第二島狀半導(dǎo)體層204P源/漏極區(qū)267P的該層間介電層214。此蝕刻步驟的重點(diǎn)在于，位于該第二島狀半導(dǎo)體層204P源/漏極區(qū)267P正上方的層間介電層214被蝕刻后，仍保有一預(yù)定的厚度，以防止該源/漏極區(qū)267P到后續(xù)n型離子重?fù)诫s工藝的影響。形成具有該不同厚度的第二光致抗蝕劑層216的目的在于，當(dāng)該第二光致抗蝕劑層216經(jīng)此蝕刻步驟后，可使得該具有第三厚度t3的第二光致抗蝕劑層216(亦即位于該第一島狀半導(dǎo)體層204的源/漏極預(yù)定區(qū)262上方的第二光致抗蝕劑層216)可被移除，而殘留部分的第二光致抗蝕劑層216’(原具有第一厚度t4的第二光致抗蝕劑層216)于該貫孔221及該盲孔222外的區(qū)域的層間介電層214上。
接著，請(qǐng)參閱圖3i，以該層間介電層214作為掩模，透過該貫孔221進(jìn)行一n型離子重?fù)诫s工藝，以使該第一島狀半導(dǎo)體層204的源/漏極預(yù)定區(qū)262形成一源/漏極區(qū)267。接著，以該源/漏極區(qū)267及267P作為蝕刻停止層，經(jīng)由該貫孔221及盲孔222蝕刻該層間介電層214’及該柵極絕緣層208，以形成第一接觸窗230，請(qǐng)參閱圖3j。
接著，請(qǐng)參閱圖3k，形成一第二導(dǎo)電層(未圖示)于該層間介電層214上，并且填入該第一接觸窗230中。然后，以一光刻蝕刻工藝定義第二導(dǎo)電層以形成多個(gè)源/漏極接觸區(qū)234。在此步驟中使用一第四光掩模對(duì)該第二導(dǎo)電層進(jìn)形一圖案化工藝。
接著，請(qǐng)參閱圖3k，形成一保護(hù)層236于該層間介電層214上，并使用一第五光掩模經(jīng)由一光刻蝕刻工藝定義該保護(hù)層236以形成多個(gè)第二接觸窗238，露出該源/漏極接觸區(qū)234。接著，坦覆性形成一透明導(dǎo)電層(未圖示)于該保護(hù)層236上，并且填入該第二接觸窗238中。最后，以一光刻蝕刻工藝定義第二導(dǎo)電層以形成像素電極242。在此步驟中使用一第六光掩模對(duì)該透明導(dǎo)電層進(jìn)形一圖案化工藝。至此，完成本發(fā)明所述的利用六道光掩模完成具有輕摻雜漏極(LDD)結(jié)構(gòu)的互補(bǔ)式金屬氧化物半導(dǎo)體薄膜晶體管(CMOS)工藝的優(yōu)選實(shí)施例。
此外，在本發(fā)明另一優(yōu)選實(shí)施例中，在完成以該層間介電層214作為掩模進(jìn)行一n型離子重?fù)诫s工藝的步驟后(如圖3i所示)，可還包括以下步驟。首先，坦覆性形成一氮化硅層255于該層間介電層214之上，并使該氮化硅層255填入該第一接觸窗230中，如圖4a所示。接著，對(duì)整個(gè)半導(dǎo)體結(jié)構(gòu)進(jìn)行一熱處理，例如一快速熱處理工藝(RTP)，以消除由離子注入所造成的損傷。在此步驟中，該氮化硅層255的部分氮原子可被導(dǎo)入該層間介電層與該半導(dǎo)體層的界面中，有助于減低懸浮鍵(dangling bonds)的數(shù)量及改善該半導(dǎo)體元件的可靠性。接著，移除形成于該第一接觸窗內(nèi)230的氮化硅層255，以露出該源/漏極區(qū)267及267P。
由于在本發(fā)明中采用自我對(duì)準(zhǔn)的工藝做離子注入，因此不需要利用額外的光掩模作離子注入工藝的屏蔽層，總計(jì)可較現(xiàn)有技術(shù)節(jié)省三道光掩模。且在本發(fā)明所述的工藝中，先形成柵電極，之后在進(jìn)行離子摻雜工藝，因此，柵電極的線寬(Critical dimension)極易控制，且可避免現(xiàn)有技術(shù)因先進(jìn)行摻雜工藝所需的額外多次對(duì)準(zhǔn)步驟。綜上所述，本發(fā)明與現(xiàn)有技術(shù)相比較，本發(fā)明僅使用6道光掩模即可完成與現(xiàn)有技術(shù)相同功能的薄膜晶體管且由于本發(fā)明工藝的步驟減少，因此可提高量產(chǎn)速度及增加成品率，使生產(chǎn)成本大幅降低。
雖然本發(fā)明以優(yōu)選實(shí)施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，包括提供一基底，該基底包含一輕摻雜漏極(LDD)區(qū)及一p型金屬氧化物半導(dǎo)體(PMOS)區(qū)；形成一第一島狀半導(dǎo)體層于該輕摻雜漏極(LDD)區(qū)及一第二島狀半導(dǎo)體層于該p型金屬氧化物半導(dǎo)體(PMOS)區(qū)，其中該第一島狀半導(dǎo)體層包含一通道區(qū)、一輕摻雜預(yù)定區(qū)，以及一源/漏極預(yù)定區(qū)，而該第二島狀半導(dǎo)體層包含一通道區(qū)，以及一源/漏極預(yù)定區(qū)；依序形成一柵極絕緣層及一第一導(dǎo)電層于該基底；形成一圖案化的第一光致抗蝕劑層以覆蓋該第二島狀半導(dǎo)體層通道區(qū)及該第一島狀半導(dǎo)體層上方的該第一導(dǎo)電層，其中位于該第一及第二島狀半導(dǎo)體層通道區(qū)上的第一光致抗蝕劑層的厚度大于位于該第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)及源/漏極預(yù)定區(qū)的第一光致抗蝕劑層的厚度；以該圖案化的第一光致抗蝕劑層為掩模蝕刻該第一導(dǎo)電層，以形成一圖案化的第一導(dǎo)電層；對(duì)該第二島狀半導(dǎo)體層的源/漏極預(yù)定區(qū)進(jìn)行一p型離子重?fù)诫s工藝，以形成一源/漏極區(qū)；去除位于第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)及源漏極預(yù)定區(qū)的第一導(dǎo)電層；對(duì)該第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)進(jìn)行一n型離子輕摻雜工藝，以形成一輕摻雜漏極區(qū)；去除殘留的第一光致抗蝕劑層；形成一層間介電層于該基底之上；形成一貫孔及一盲孔于該層間介電層，其中該貫孔對(duì)應(yīng)于該第一島狀半導(dǎo)體層源/漏極預(yù)定區(qū)并露出該源/漏極預(yù)定區(qū)，而該盲孔對(duì)應(yīng)于該第二島狀半導(dǎo)體層源/漏極區(qū)但未露出該第二島狀半導(dǎo)體層源/漏極區(qū)；透過該貫孔進(jìn)行一n型離子重?fù)诫s工藝，使第二島狀半導(dǎo)體層的源/漏極預(yù)定區(qū)形成一源/漏極區(qū)。
2.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中在形成一半導(dǎo)體層于該基底之前，還包括形成一緩沖層于該基底上。
3.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中該p型離子摻雜工藝的劑量大于該n型離子輕摻雜工藝的劑量一百倍以上。
4.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中該第一光致抗蝕劑層使用半色調(diào)網(wǎng)點(diǎn)光掩模(halftone mask)的工藝所形成。
5.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，還包括經(jīng)由該貫孔及該盲孔蝕刻位于該源/漏極之上的層間介電層與柵極絕緣層以露出該源/漏極，并形成多個(gè)第一接觸窗；形成源/漏極接觸區(qū)于該第一接觸窗中；形成一保護(hù)層于該基底上，其中該保護(hù)層具有第二接觸窗露出該源/漏極接觸區(qū)；以及形成一像素電極，經(jīng)由該第二接觸窗與該源/漏極接觸區(qū)電連接。
6.如權(quán)利要求5所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中在形成該第一接觸窗的步驟后，還包括形成氮化硅層于該基底；進(jìn)行一熱處理；以及移除形成于該第一接觸窗內(nèi)的氮化硅層。
7.如權(quán)利要求6所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中該氮化硅層的厚度范圍介于500至2000之間。
8.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中，在去除位于該第一島狀半導(dǎo)體層的輕摻雜預(yù)定區(qū)及源/漏極預(yù)定區(qū)的第一光致抗蝕劑層以及第一導(dǎo)電層的步驟中，有部分的第一光致抗蝕劑層以及第一導(dǎo)電層殘留于該第一及第二島狀半導(dǎo)體層通道區(qū)上方。
9.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中，于形成該貫孔及該盲孔的步驟中，利用一具有不同厚度的圖案化第二光致抗蝕劑層為掩模所形成。
10.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中該具有不同厚度的圖案化第二光致抗蝕劑層使用半色調(diào)網(wǎng)點(diǎn)光掩模(halftone mask)工藝所形成。
11.如權(quán)利要求1所述的具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，其中該具有輕摻雜漏極的金屬氧化物半導(dǎo)體應(yīng)用于一薄膜晶體管液晶顯示器。
全文摘要
本發(fā)明的目的在于提供一種具有輕摻雜漏極的金屬氧化物半導(dǎo)體的制作方法，可利用一道光掩模同時(shí)定義柵電極、p型離子重?fù)诫s區(qū)及n型離子輕摻雜區(qū)，且可利用另一道光掩模同時(shí)定義出接觸窗及n型離子重?fù)诫s區(qū)。因此，本發(fā)明最少只需6道光掩模，即可完成具有輕摻雜漏極薄膜晶體管的工藝，如此一來(lái)不但可達(dá)到減少多晶硅薄膜晶體管工藝的光掩模使用次數(shù)的目的，且由于工藝的步驟減少，因此可提高量產(chǎn)速度及增加成品率。
文檔編號(hào)H01L21/02GK1670930SQ20051006961
公開日2005年9月21日 申請(qǐng)日期2005年4月29日 優(yōu)先權(quán)日2005年4月29日
發(fā)明者顏士益 申請(qǐng)人:友達(dá)光電股份有限公司