專利名稱：翅片場效應(yīng)晶體管及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及FinFET領(lǐng)域(翅片場效應(yīng)晶體管)；更具體而言，它涉及含有可調(diào)驅(qū)動(dòng)強(qiáng)度的FinFET，調(diào)整FinFET驅(qū)動(dòng)強(qiáng)度的方法以及使用含有可調(diào)驅(qū)動(dòng)強(qiáng)度的FinFET電路。
背景技術(shù)：
集成電路技術(shù)和互補(bǔ)金屬-氧化物-硅(CMOS)技術(shù)曾經(jīng)推動(dòng)了更高性能以及因此更小晶體管尺寸的方向。小于約65nm的FinFET技術(shù)已經(jīng)浮現(xiàn)作為發(fā)揚(yáng)追求高性能電路的技術(shù)。在使用亞65nm尺寸的高性能水平，集成電路中微調(diào)晶體管的驅(qū)動(dòng)強(qiáng)度變得非常關(guān)鍵，然而，因?yàn)樗鼈兘Y(jié)構(gòu)的量化特性，目前沒有方法用于對由FinFET構(gòu)成的電路進(jìn)行微調(diào)。這樣，存在一種微調(diào)FinFET驅(qū)動(dòng)強(qiáng)度及微調(diào)FinFET驅(qū)動(dòng)強(qiáng)度的方法的需要。

發(fā)明內(nèi)容
本發(fā)明的第一方面是一種電子器件，包括一個(gè)源和一個(gè)漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第一縱軸從第一翅片的第一到第二端延伸，第一翅片的第一端接觸源，以及第一翅片的第二端接觸漏，第一縱軸與一個(gè)晶體平面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第二縱軸從第二翅片的第一到第二端延伸，第二翅片的第一端接觸源，以及第二翅片的第二端接觸漏，第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離晶體平面的平面準(zhǔn)直；以及一個(gè)導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第二個(gè)方面是用于調(diào)整一個(gè)電子器件驅(qū)動(dòng)強(qiáng)度的方法，包括在一個(gè)單晶材料中形成一個(gè)源和一個(gè)漏；從單晶材料形成一個(gè)單晶第一翅片，第一翅片含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第一縱軸從第一翅片的第一到第二端延伸，第一翅片的第一端接觸源，以及第一翅片的第二端接觸漏；將第一縱軸與單晶材料的一個(gè)晶體平面準(zhǔn)直；從單晶材料形成一個(gè)單晶第二翅片，第二翅片含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第二縱軸從第二翅片的第一到第二端延伸，第二翅片的第一端接觸源，以及第二翅片的第二端接觸漏；將第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離晶體平面的平面準(zhǔn)直；以及提供一個(gè)導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第三個(gè)方面是一種集成電路，包括第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第一縱軸從第一翅片的第一到第二端延伸，第一翅片的第一端接觸第一源，以及第一翅片的第二端接觸第一漏，第一縱軸與一個(gè)晶體平面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第二縱軸從第二翅片的第一到第二端延伸，第二翅片的第一端接觸第一源，以及第二翅片的第二端接觸第一漏，第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離晶體平面的平面準(zhǔn)直；以及第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第三縱軸從第三翅片的第一到第二端延伸，第三翅片的第一端接觸第二源，以及第一翅片的第二端接觸第二漏，第三縱軸與晶體平面準(zhǔn)直；以及第二導(dǎo)電柵，與在第三翅片的第一和第二側(cè)壁上以及在第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第四個(gè)方面是調(diào)整集成電路中第一晶體管和第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比的方法，包括提供第一晶體管，第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第一縱軸從第一翅片的第一到第二端延伸，第一翅片的第一端接觸第一源，以及第一翅片的第二端接觸第一漏，第一縱軸與一個(gè)晶體平面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第二縱軸從第二翅片的第一到第二端延伸，第二翅片的第一端接觸第一源，以及第二翅片的第二端接觸第一漏，第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離晶體平面的平面準(zhǔn)直；以及第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及提供第二晶體管，第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，并沿第三縱軸從第三翅片的第一到第二端延伸，第三翅片的第一端接觸第二源，以及第一翅片的第二端接觸第二漏，第三縱軸與晶體平面準(zhǔn)直；以及第二導(dǎo)電柵，與在第三翅片的第一和第二側(cè)壁上以及在第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第五個(gè)方面是一種電子器件，包括一個(gè)源和一個(gè)漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第一翅片的第一端接觸源，以及第一翅片的第二端接觸漏，第一縱軸與一個(gè)晶體平面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第二翅片的第一端接觸源，以及第二翅片的第二端接觸漏；第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第六個(gè)方面是用于調(diào)整一個(gè)電子器件驅(qū)動(dòng)強(qiáng)度的方法，包括提供一個(gè)源和一個(gè)漏，提供一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第一翅片的第一端接觸源，以及第一翅片的第二端接觸漏；提供一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第二翅片的第一端接觸源，以及第二翅片的第二端接觸漏；提供第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；提供第二導(dǎo)電柵，與在第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及將第一柵連接到在第一電壓電平的第一電壓源以及將第二柵連接到在第二電壓電平的第二電壓源，第一和第二電壓電平不同。
本發(fā)明的第七個(gè)方面是一種集成電路，包括第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第一翅片的第一端接觸第一源，以及第一翅片的第二端接觸第一漏；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第二翅片的第一端接觸第一源，以及第二翅片的第二端接觸第一漏；第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第三翅片的第一端接觸第二源，以及第三翅片的第二端接觸第二漏；以及第三導(dǎo)電柵，與在第三翅片的第一和第二側(cè)壁上以及在第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
本發(fā)明的第八個(gè)方面是調(diào)整集成電路中第一晶體管和第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比的方法，包括提供第一晶體管，第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第一翅片的第一端接觸第一源，以及第一翅片的第二端接觸第一漏；一個(gè)單晶第二翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第二翅片的第一端接觸第一源，以及第二翅片的第二端接觸第一漏；第一導(dǎo)電柵，與在第一翅片的第一和第二側(cè)壁上以及在第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；提供第二晶體管，第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二反向端以及第一和第二反向側(cè)壁，第三翅片的第一端接觸第二源，以及第三翅片的第二端接觸第二漏；以及第三導(dǎo)電柵，與在第三翅片的第一和第二側(cè)壁上以及在第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及將第一柵連接到在第一電壓電平的第一電壓源以及將第二柵連接到在第二電壓電平的第二電壓源，第一和第二電壓電平不同。


本發(fā)明的特征在附加的權(quán)利要求書中提出。然而本發(fā)明本身通過下面結(jié)合附圖對示例實(shí)施例的詳述將會(huì)更好地理解，其中圖1是根據(jù)本發(fā)明的各種實(shí)施例，表示各種FinFET的翅片部分的等容圖；圖2是一個(gè)FinFET在線性和飽和區(qū)跨導(dǎo)的減小對偏角軸θ的曲線；圖3A是根據(jù)本發(fā)明第一實(shí)施例的一個(gè)FinFET晶體管頂視圖以及圖3B是通過圖3A的線3B-3B的側(cè)視圖；圖4A是根據(jù)本發(fā)明第二實(shí)施例的一個(gè)FinFET晶體管頂視圖以及圖4B是通過圖4A的線4B-4B的側(cè)視圖；圖5是使用一個(gè)FinFET的示例電路，它的驅(qū)動(dòng)強(qiáng)度已經(jīng)根據(jù)本發(fā)明第一實(shí)施例調(diào)整了；圖6是使用一個(gè)FinFET的示例電路，它的驅(qū)動(dòng)強(qiáng)度已經(jīng)根據(jù)本發(fā)明第二實(shí)施例調(diào)整了。
具體實(shí)施例方式
在結(jié)晶固體中，組成固體的原子以一種稱作點(diǎn)陣的周期方式空間地排列。一個(gè)晶格總是包含一個(gè)體積，它代表整個(gè)點(diǎn)陣并遍及整個(gè)晶體規(guī)則地重復(fù)。在本公開中描述晶態(tài)半導(dǎo)體材料時(shí)使用了下面的慣例。
一個(gè)晶格中的方向由一套三個(gè)整數(shù)表達(dá)，這與一個(gè)矢量在一個(gè)方向上的分量有相同的關(guān)系。例如，在立方晶格中，例如硅，具有金剛石晶格，一個(gè)體對角線沿[111]方向存在，[]方括號(hào)代表一個(gè)具體方向。由一個(gè)對稱變換一個(gè)晶格中的許多方向是等效的，這依賴于方向軸的任意選擇。例如，在立方晶體中[100]，
和
的晶體方向都是結(jié)晶等效的。一個(gè)方向和它的所有等效方向由<>括號(hào)表示。這樣，標(biāo)志<100>方向包括等效的[100]，
和
正向以及等效負(fù)向[-100]，
和
。
一個(gè)晶體中的平面還可以使用一套三個(gè)整數(shù)來確定。它們用于定義一套平行平面且每套整數(shù)放入()圓括號(hào)中以確定一個(gè)具體平面。例如恰當(dāng)表示一個(gè)垂直于[100]向的平面是(100)。這樣，如果已知一個(gè)立方晶體的或者一個(gè)方向或者一個(gè)平面，它的垂直對應(yīng)物就可以不用計(jì)算而迅速確定。由一個(gè)對稱變換一個(gè)晶格中的許多平面是等效的，這依賴于方向軸的任意選擇。例如，在立方晶體中(100)，(010)和(001)平面都是結(jié)晶等效的。一個(gè)平面和它的所有等效平面由{}括號(hào)表示。這樣，標(biāo)志{100}平面包括等效的(100)，(010)和(001)正平面以及等效平面(-100)，(0-10)和(00-1)。
圖1是根據(jù)本發(fā)明的各種實(shí)施例，表示各種FinFET的翅片部分的等容圖。圖1中，一個(gè)襯底100包括含有一個(gè)頂面110的一個(gè)支持層105，含有一個(gè)頂面120的一個(gè)隔離層115，該隔離層形成在支持層105的頂面110上。隔離層115可以包括一個(gè)埋氧化物層(BOX)，或者可以包括一個(gè)摻雜的半導(dǎo)體區(qū)。翅片125和130由一個(gè)結(jié)晶半導(dǎo)體材料形成，該材料形成在掩埋隔離115的頂面110上。翅片125和130可以包括任何適當(dāng)?shù)陌雽?dǎo)體材料，包括但并不局限于Si，Ge，GaP，InAs，InP，SiGe，GaAs，或其它III/V族化合物。翅片125含有平行于晶體平面140的平行側(cè)壁135(圖1中僅有一個(gè)側(cè)壁可看到)。翅片135含有平行于晶體平面150的平行側(cè)壁145(圖1中僅有一個(gè)側(cè)壁可看到)。平面150關(guān)于公共軸線152偏移晶體平面140一個(gè)角θ。在一個(gè)實(shí)例中，當(dāng)用于一個(gè)NFET FinFET(此后為NFinFET)時(shí)，翅片125和130包括單晶硅且晶體平面140是{100}晶面，以及當(dāng)用于一個(gè)PFET FinFET(此后為P FinFET)時(shí)，翅片125和130包括單晶硅且晶體平面140是{110}晶面。在一個(gè)實(shí)例中，當(dāng)晶體平面140是{100}晶面時(shí)，θ定義為翅片130旋轉(zhuǎn)進(jìn){110}晶面，以及當(dāng)晶體平面140是{110}晶面時(shí)，θ定義為翅片140旋轉(zhuǎn)進(jìn){100}晶面。
翅片125在平行于平面140內(nèi)掩埋隔離層115的頂面120方向上具有L的物理長度，以及在垂直于物理長度L的方向上具有H的物理高度。翅片130在平行于平面150(與平面140偏移角θ)內(nèi)掩埋隔離層115的頂面120方向上具有Lθ的物理長度，以及在垂直于物理長度L的方向上具有H的物理高度。注意，在一個(gè)FinFET中，翅片的物理高度決定了晶體管的電子溝道寬度。在一個(gè)單柵FinFET中(一個(gè)柵形成在翅片的一邊)，物理高度H決定了電子溝道寬度W。在一個(gè)雙柵FinFET中溝道寬度是高度的兩倍，因?yàn)樵诔崞膬蛇叾加袞?，W是2H的函數(shù)。(見下面對雙柵FinFET的定義)。一個(gè)FinFET翅片的物理長度定義了FinFET的溝道長度，和傳統(tǒng)FET的定義相同，這樣，標(biāo)號(hào)L或Lθ此后還可以理解為溝道長度。
當(dāng)翅片125和130并入FinFET時(shí)，反轉(zhuǎn)載流子流向分別為155和160方向。方向155平行于側(cè)壁135，方向160平行于側(cè)壁145?？偹苤?，反轉(zhuǎn)載流子流受到一個(gè)FinFET翅片的晶向影響。對NFinFET，最大的反轉(zhuǎn)載流子(電子)遷移率是沿{100}晶向，對PFinFET，最大的反轉(zhuǎn)載流子(空穴)遷移率是沿{110}晶向。這反應(yīng)在如圖2所示的以及下文討論的FinFET跨導(dǎo)(Gm)上。
圖2是一個(gè)FinFET在線性和飽和區(qū)跨導(dǎo)的減小對偏角軸θ的曲線?？鐚?dǎo)(Gm)是輸出電流對輸入電壓的比率，是一個(gè)FET增益的度量。在圖2中，當(dāng)晶體管工作在線性區(qū)Gm lin(上面的曲線)時(shí)的跨導(dǎo)和當(dāng)晶體管工作在飽和區(qū)Gm sat(下面的曲線)時(shí)的跨導(dǎo)，僅僅在θ(從最大遷移率軸偏移)＝0時(shí)相等。當(dāng)θ增加時(shí)Gm sat從Gm lin逐漸地衰退。
圖2的曲線可以通過下面至少部分地解釋NFET溝道中的電子(反轉(zhuǎn)載流子)的遷移率在{100}面接近最高，并在{110}面非常低。{110}面中的電子遷移率約是{100}面中遷移率的一半。PFET溝道中的空穴(反轉(zhuǎn)載流子)的遷移率在{110}面最高，并在{100}面非常低。{100}面中的空穴遷移率約小于{110}面中遷移率的一半。當(dāng)從一個(gè){100}面晶片上通過垂直面切割形成時(shí)，{100}和{110}面互相以45°的角定向。
圖3A是根據(jù)本發(fā)明第一實(shí)施例的一個(gè)FinFET晶體管頂視圖，以及圖3B是通過圖3A的線3B-3B的側(cè)視圖。圖3A中，F(xiàn)inFET 200包括平行的源/漏205A和205B，并以物理和電學(xué)接觸單晶垂直翅片210和成角度的單晶翅片215的反向端。垂直翅片210與一個(gè)平面220縱向地準(zhǔn)直，而成角度的單晶翅片215與一個(gè)平面225縱向地準(zhǔn)直，偏移(沿一個(gè)與平面210和225共有的軸旋轉(zhuǎn)，如圖1所示以及下面的描述)晶面220一個(gè)角度θ。角θ還表示從一個(gè)較高的反轉(zhuǎn)載流子遷移率方向旋轉(zhuǎn)到一個(gè)較低的主載流子遷移率方向。翅片210垂直于源/漏205A和205B。一個(gè)公共柵230形成在垂直翅片210和成角度的翅片215上，并通過形成在每個(gè)翅片反向側(cè)面上的柵電介質(zhì)235與翅片隔離。垂直翅片210具有溝道長度L，以及成角度的翅片215具有溝道長度Lθ，其中Lθ＝L/cosθ。垂直翅片210和成角度的翅片215具有相同的高度H(見圖3B)。
轉(zhuǎn)向圖3B，可以看出垂直翅片210和成角度的翅片215具有高度H，并且垂直翅片210的頂面235和成角度的翅片215的頂面237通過電介質(zhì)蓋帽240與柵230電學(xué)隔離。注意，可能用柵電介質(zhì)230取代電介質(zhì)蓋帽240。垂直翅片210和成角度的翅片215形成在一個(gè)絕緣層250的頂面245上，該絕緣層形成在襯底260的頂面255上。
在第一實(shí)例中，F(xiàn)inFET 200是一個(gè)N型FinFET，源/漏205A和205B是N型摻雜，垂直翅片210和成角度的翅片215包括P摻雜，N輕摻雜或本征單晶硅，平面220是{100}晶面，θ是旋轉(zhuǎn)進(jìn){110}晶面的角。在第二實(shí)例中，F(xiàn)inFET 200是一個(gè)P型FinFET，源/漏205A和205B是P型摻雜，垂直翅片210和成角度的翅片215包括N摻雜，或P輕摻雜或本征單晶硅，平面220是{110}晶面，θ是旋轉(zhuǎn)進(jìn){100}晶面的角。
N或P輕摻雜的單晶硅定義為含有一個(gè)摻雜水平，當(dāng)對柵施加上一個(gè)正常工作電壓時(shí)，F(xiàn)inFET翅片的柵下面，源和漏之間的溝道區(qū)中將不能阻止形成一個(gè)反型層。在一個(gè)實(shí)例中，輕摻雜的硅具有N或P摻雜劑的濃度約1015atm/cm3或更低。
一個(gè)晶體管的驅(qū)動(dòng)強(qiáng)度定義為該晶體管能供應(yīng)的電流量的度量。集成電路中PFET和NFET之間的驅(qū)動(dòng)強(qiáng)度比是一個(gè)重要的考慮，這將在下面描述。FinFET 200的相對驅(qū)動(dòng)強(qiáng)度在式1中給出。
β(W/L)(3+(cosθ)(1-0.9(|θ/45°|)))，|θ|＜45°(1)其中β＝晶體管的相對驅(qū)動(dòng)強(qiáng)度；W＝每個(gè)翅片的溝道寬度；L＝垂直翅片205的長度；以及θ＝垂直翅片和成角度的翅片之間的角度。
盡管在圖3A和3B中示出了三個(gè)垂直翅片210和一個(gè)成角度的翅片215，從一個(gè)垂直翅片210上面可以有任何數(shù)目，以及從一個(gè)成角度的翅片215上面可以有任何數(shù)目。必須至少有一個(gè)垂直翅片210和一個(gè)成角度的翅片215。一般情況下，N個(gè)垂直翅片210和M個(gè)成角度的翅片215中，一般情況可調(diào)驅(qū)動(dòng)強(qiáng)度FinFET的相對驅(qū)動(dòng)強(qiáng)度在式2中給出。
β≈(W/L)(N+Mcos(θ)(1-0.9(|θ/45°|)))，|θ|＜45° (2)其中β＝晶體管的相對驅(qū)動(dòng)強(qiáng)度；N＝垂直翅片的數(shù)目；M＝成角度的翅片的數(shù)目；W＝每個(gè)翅片的溝道寬度；L＝垂直翅片的長度；以及θ＝垂直翅片和成角度的翅片之間的角度(度)。
在一個(gè)僅使用垂直翅片的FinFET中，控制驅(qū)動(dòng)強(qiáng)度的顆粒性涉及到翅片的數(shù)目且非常粗糙，除非有一個(gè)禁止性的翅片數(shù)目。包括至少一個(gè)垂直翅片和一個(gè)成角度的翅片的FinFET的驅(qū)動(dòng)強(qiáng)度，不但可以通過每種類型的翅片總數(shù)而且可以通過成角度的翅片相對于垂直翅片的角度來調(diào)整。這種調(diào)節(jié)程度僅僅局限于這種過程的增量控制，即在可以實(shí)現(xiàn)的載流子遷移率下，描繪以翅片角度(θ)的增量變化，以及相應(yīng)最大角(約45°)下的最小降低(約0.5)。低于約0.5的增量可以使用多個(gè)成角度的翅片得到。見表1。
表I

在描述本發(fā)明的第二實(shí)施例之前，術(shù)語雙柵和分柵需要定義。一個(gè)雙柵晶體管定義為含有兩個(gè)相依賴的柵的晶體管，在FinFET的情況下，柵位于翅片的反向側(cè)壁上并電學(xué)隔離。它們還可以互相是完整的，如圖4A和4B所示。一個(gè)分柵晶體管定義為含有兩個(gè)獨(dú)立柵的晶體管，在FinFET的情況下，柵位于翅片的反向側(cè)壁上并電學(xué)上互相隔離。
圖4A是根據(jù)本發(fā)明第二實(shí)施例的一個(gè)FinFET晶體管頂視圖以及圖4B是通過圖4A的線4B-4B的側(cè)視圖。圖4A中，F(xiàn)inFET 300包括平行的源/漏305A和305B，并以物理和電學(xué)接觸單晶雙柵翅片310和單晶分柵翅片315的反向端。單晶雙柵翅片310和分柵翅片315與相互平行的平面320縱向地準(zhǔn)直。平面320為更高反轉(zhuǎn)載流子遷移率的平面，例如對N FinFET的{100}和對P FinFET的{110}。雙柵翅片310和分柵翅片315垂直于源/漏305A和305B。一個(gè)柵電介質(zhì)330形成在雙柵翅片310和分柵翅片315的側(cè)壁上。第一柵335形成在雙柵翅片310上并接觸形成在每個(gè)雙柵翅片315所有側(cè)壁上的柵電介質(zhì)330。第一柵335還接觸形成在分柵翅片315第一側(cè)面340A上的柵電介質(zhì)330。第二柵345接觸形成在分柵翅片315第二側(cè)面上的柵電介質(zhì)330。雙柵翅片305A和分柵翅片315具有相同的溝道長度L以及具有相同的高度(見圖4B)。
轉(zhuǎn)向圖4B，可以看出雙柵翅片310和分柵翅片315具有高度H，并且雙柵翅片310的頂面350通過電介質(zhì)蓋帽355與第一柵335電學(xué)隔離。一個(gè)電介質(zhì)蓋帽365形成在分柵翅片315的頂面360上。注意，可能用柵電介質(zhì)330取代電介質(zhì)蓋帽355和365。雙柵翅片310和分柵翅片315形成在一個(gè)絕緣層375的頂面370上，該絕緣層形成在襯底385的頂面380上。
在第一實(shí)例中，F(xiàn)inFET 300是一個(gè)N型FinFET，源/漏305A和305B是N型摻雜，雙柵翅片310和分柵翅片315包括P摻雜，N輕摻雜或本征單晶硅，平面320是{100}方向。在第二實(shí)例中，F(xiàn)inFET 300是一個(gè)P型FinFET，源/漏305A和305B是P型摻雜，雙柵翅片310和分柵翅片315包括N摻雜，P輕摻雜或本征單晶硅，平面320是{110}晶面。
第二柵345上零電壓，分柵翅片315的驅(qū)動(dòng)強(qiáng)度貢獻(xiàn)約為雙柵翅片310驅(qū)動(dòng)強(qiáng)度貢獻(xiàn)的一半。分柵翅片315的驅(qū)動(dòng)強(qiáng)度貢獻(xiàn)可以在零和與雙柵翅片310驅(qū)動(dòng)強(qiáng)度貢獻(xiàn)相同之間變化，這通過改變加到第二柵345上的電壓實(shí)現(xiàn)。通過增加電壓(幅度)從零到加到第一柵335的電壓(幅度)，分柵翅片315的驅(qū)動(dòng)強(qiáng)度可以增加。通過第二柵345比對N FinFET的源偏置的更為負(fù)值，或者比對P FinFET的源偏置的更為正值，分柵翅片315的驅(qū)動(dòng)強(qiáng)度可以降低。
盡管在圖4A和4B中示出了三個(gè)雙柵翅片310和一個(gè)分柵翅片315，從一個(gè)雙柵翅片310上面可以有任何數(shù)目，以及從一個(gè)分柵翅片315上面可以有任何數(shù)目。例如一套翅片的兩個(gè)最外面的翅片可以非常容易地制作成分柵翅片。內(nèi)翅片可以形成為分柵翅片，但是需要更為復(fù)雜的柵形布局(當(dāng)從頂視圖或平面圖看時(shí))。
許多高性能的CMOS電路需要在具體的PFET和NFET之間需要準(zhǔn)確的驅(qū)動(dòng)強(qiáng)度比，為了在抗擾度，性能和功率之間獲得一種平衡。驅(qū)動(dòng)強(qiáng)度比(還稱為β比)是由PFET的有效溝道寬長比(W/L)除以PFET的有效溝道寬長比(W/L)所給出的商。上述的FinFET允許微調(diào)β比。
圖5和6中的晶體管體(排除了源/漏)是從更多個(gè)單晶翅片中的一個(gè)形成的，這樣在描述圖5和6時(shí)術(shù)語翅片也可以稱作體。
圖5是使用一個(gè)FinFET的示例電路，它的驅(qū)動(dòng)強(qiáng)度已經(jīng)根據(jù)本發(fā)明第一實(shí)施例調(diào)整了。圖5中，一個(gè)閂鎖電路400包括晶體管T1，T2，T3和一個(gè)反相器I1。晶體管T1，T2和T3是雙柵晶體管。晶體管T1示為一個(gè)含有一個(gè)翅片405的N FinFET。晶體管T2示為含有三個(gè)垂直翅片410和一個(gè)成角度的翅片415以及一個(gè)公共柵的一個(gè)NFinFET。成角度的翅片410還以符號(hào)θ標(biāo)定。晶體管T3示為含有四個(gè)垂直翅片420以及一個(gè)公共柵的一個(gè)P FinFET。晶體管T1的源耦合到一個(gè)輸入信號(hào)，晶體管T1的柵耦合到一個(gè)CLK信號(hào)，以及晶體管T1的漏耦合到晶體管T2和T3的柵，晶體管T2和T3的漏以及反相器I1的輸入和輸出。晶體管T3的源耦合到VDD以及晶體管T2的源耦合到VSS。
閂鎖電路400的驅(qū)動(dòng)強(qiáng)度比(也通稱β比)βT3/βT2可以調(diào)整(在這種意義上說是在制作電路過程中設(shè)置)，通過將晶體管T2的翅片415以相對于翅片410旋轉(zhuǎn)一個(gè)方向，使得相對于翅片410中的反轉(zhuǎn)載流子遷移率，降低翅片415中的反轉(zhuǎn)載流子遷移率。
應(yīng)該注意，盡管僅有晶體管T2示于圖5并描述為驅(qū)動(dòng)強(qiáng)度可調(diào)，T2和T3任何一個(gè)或所有的都可以根據(jù)本發(fā)明第一實(shí)施例調(diào)整驅(qū)動(dòng)強(qiáng)度。
圖6是使用一個(gè)FinFET的示例電路，它的驅(qū)動(dòng)強(qiáng)度已經(jīng)根據(jù)本發(fā)明第二實(shí)施例調(diào)整了。圖6中，一個(gè)閂鎖電路450包括晶體管T4，T5，T6和一個(gè)反相器I2。晶體管T4是一個(gè)雙柵晶體管。晶體管T5和T6是每個(gè)含有多個(gè)雙柵翅片和一個(gè)分柵翅片的混柵FinFET。晶體管T4示為含有一個(gè)雙柵翅片455的一個(gè)N FinFET。晶體管T5示為一個(gè)N FinFET，含有三個(gè)翅片460和一個(gè)翅片465，與翅片460所有柵區(qū)以及翅片465第一柵區(qū)公共的第一柵，以及僅連接翅片465第二柵區(qū)的第二柵。晶體管T6示為一個(gè)P FinFET，含有三個(gè)翅片470和一個(gè)翅片475，與翅片470所有柵區(qū)以及翅片475第一柵區(qū)公共的第一柵，以及僅連接翅片475第二柵區(qū)的第二柵。晶體管T4的源耦合到一個(gè)輸入信號(hào)，晶體管T4的柵耦合到一個(gè)CLK信號(hào)，以及晶體管T4的漏耦合到晶體管T5和T6的第一柵，晶體管T5和T6的漏以及反相器I2的輸入和輸出。晶體管T5的第二柵耦合到一個(gè)電壓源VTUNE-N，晶體管T6的第二柵耦合到一個(gè)電壓源VTUNE-P。晶體管T6的源耦合到VDD以及晶體管T2的源耦合到VSS。
閂鎖電路450的驅(qū)動(dòng)強(qiáng)度比(也通稱β比)βT6/βT5可以動(dòng)態(tài)調(diào)整(在這種意義上說是在工作過程中設(shè)置)，通過調(diào)整VTUNE-N，VTUNE-P或VTUNE-N和VTUNE-P。進(jìn)一步，可以通過編程熔絲來設(shè)定VTUNE-N和VTUNE-P的電壓電平，使閂鎖電路450的驅(qū)動(dòng)強(qiáng)度比βT6/βT5永久固定。
應(yīng)該注意，盡管晶體管T5和T6示為含有可調(diào)驅(qū)動(dòng)強(qiáng)度晶體管，T5和T6中僅有一個(gè)需要根據(jù)本發(fā)明第二實(shí)施例調(diào)整驅(qū)動(dòng)強(qiáng)度。
由本發(fā)明第一和第二實(shí)施例的方法“調(diào)整”驅(qū)動(dòng)強(qiáng)度比的其它電路包括，但并不局限于，靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)電路，鎖相環(huán)(PLL)電路，動(dòng)態(tài)多米諾電路，以及非平衡組合CMOS邏輯電路。
這樣，本發(fā)明提供了微調(diào)驅(qū)動(dòng)強(qiáng)度FinFET以及用于微調(diào)驅(qū)動(dòng)強(qiáng)度FinFET的方法。
本發(fā)明實(shí)施例的描述在上面給出用于理解本發(fā)明。將會(huì)理解本發(fā)明并不局限于在這里描述的具體實(shí)施例，但是它適合于各種修改，重排和替代而不背離本發(fā)明的范圍，這對于本領(lǐng)域的技術(shù)人員將變得很明顯。例如，在本發(fā)明的第一實(shí)施例中，整個(gè)成角度的翅片不需要設(shè)置為相對于垂直翅片一個(gè)角度，但是可以彎曲使得成角度的翅片的一部分平行于垂直翅片且一部分與垂直翅片成一個(gè)角度。因此，下面的權(quán)利要求在本發(fā)明的精神和范圍內(nèi)覆蓋了所有這樣的修改和改變。
權(quán)利要求
1.一種電子器件，包括一個(gè)源和一個(gè)漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第一縱軸從所述第一翅片的第一到第二端延伸，所述第一翅片的第一端接觸所述源，以及所述第一翅片的第二端接觸所述漏，所述第一縱軸與一個(gè)晶面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第二縱軸從所述第二翅片的第一到第二端延伸，所述第二翅片的第一端接觸所述源，以及所述第二翅片的第二端接觸所述漏，所述第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離所述晶面的平面準(zhǔn)直；以及一個(gè)導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
2.根據(jù)權(quán)利要求1的器件，其中所述晶面含有正交的第一和第二軸，所述平面含有正交的第一和第二軸，以及所述晶面的第一軸和所述平面的第一軸互相平行。
3.根據(jù)權(quán)利要求1的器件，其中所述源和漏是N型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括P摻雜，N輕摻雜或本征單晶硅，所述晶面是{100}晶面以及所述平面朝一個(gè){110}晶面旋轉(zhuǎn)。
4.根據(jù)權(quán)利要求1的器件，其中所述源和漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括N摻雜，P輕摻雜或本征單晶硅，所述晶面是{110}晶面以及所述平面朝一個(gè){100}晶面旋轉(zhuǎn)。
5.根據(jù)權(quán)利要求1的器件，其中所述器件具有一個(gè)驅(qū)動(dòng)強(qiáng)度，所述驅(qū)動(dòng)強(qiáng)度是所述第一縱向軸和所述第二縱向軸之間角度的函數(shù)。
6.據(jù)權(quán)利要求1的器件，其中沿所述第一縱向軸的反轉(zhuǎn)載流子遷移率比沿所述第二縱向軸的反轉(zhuǎn)載流子遷移率要高。
7.一種用于調(diào)整電子器件驅(qū)動(dòng)強(qiáng)度的方法，包括在單晶材料中形成一個(gè)源和一個(gè)漏；從所述單晶材料形成一個(gè)單晶第一翅片，所述第一翅片含有第一和第二相反向端以及第一和第二相反側(cè)壁，并沿第一縱軸從所述第一翅片的第一到第二端延伸，所述第一翅片的第一端接觸所述源，以及第一翅片的第二端接觸所述漏；將所述第一縱軸與所述單晶材料的一個(gè)晶面準(zhǔn)直；從所述單晶材料形成一個(gè)單晶第二翅片，所述第二翅片含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第二縱軸從所述第二翅片的第一到第二端延伸，所述第二翅片的第一端接觸所述源，以及第二翅片的第二端接觸所述漏；將所述第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離所述晶面的平面準(zhǔn)直；以及提供一個(gè)導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
8.根據(jù)權(quán)利要求7的方法，其中所述晶面含有正交的第一和第二軸，所述平面含有正交的第一和第二軸，以及所述晶面的第一軸和所述平面的第一軸互相平行。
9.根據(jù)權(quán)利要求7的方法，其中所述源和漏是N型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括P摻雜，N輕摻雜或本征單晶硅，所述晶面是{100}晶面以及所述平面朝一個(gè){110}晶面旋轉(zhuǎn)。
10.根據(jù)權(quán)利要求7的方法，其中所述源和漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括N摻雜，P輕摻雜或本征單晶硅，所述晶面是{110}晶面以及所述平面朝一個(gè){100}晶面旋轉(zhuǎn)。
11.根據(jù)權(quán)利要求7的方法，其中所述器件具有一個(gè)驅(qū)動(dòng)強(qiáng)度，所述驅(qū)動(dòng)強(qiáng)度是所述第一縱向軸和所述第二縱向軸之間角度的函數(shù)。
12.據(jù)權(quán)利要求7的方法，其中沿所述第一縱向軸的反轉(zhuǎn)載流子遷移率比沿所述第二縱向軸的反轉(zhuǎn)載流子遷移率要高。
13.一種集成電路，包括第一晶體管，它包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第一縱軸從所述第一翅片的第一到第二端延伸，所述第一翅片的第一端接觸第一源，以及所述第一翅片的第二端接觸第一漏，所述第一縱軸與一個(gè)晶面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第二縱軸從所述第二翅片的第一到第二端延伸，所述第二翅片的第一端接觸第一源，以及所述第二翅片的第二端接觸第一漏，所述第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離所述晶面的平面準(zhǔn)直；以及第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二晶體管，它包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第三縱軸從所述第三翅片的第一到第二端延伸，所述第三翅片的第一端接觸第二源，以及所述第一翅片的第二端接觸第二漏，所述第三縱軸與所述晶面準(zhǔn)直；以及第二導(dǎo)電柵，與在所述第三翅片的第一和第二側(cè)壁上以及在所述第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
14.根據(jù)權(quán)利要求13的電路，其中所述晶面含有正交的第一和第二軸，所述平面含有正交的第一和第二軸，以及所述晶面的第一軸和所述平面的第一軸互相平行。
15.根據(jù)權(quán)利要求13的電路，其中所述第一源和第一漏是N型摻雜的，所述第二源和第二漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括P摻雜，N輕摻雜或本征單晶硅，所述第三翅片包括N摻雜，P輕摻雜或本征單晶硅，所述晶面是{100}晶面，以及所述平面朝一個(gè){110}晶面旋轉(zhuǎn)。
16.根據(jù)權(quán)利要求13的電路，其中所述第一源和第一漏是P型摻雜的，所述第二源和第二漏是N型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括N摻雜，P輕摻雜或本征單晶硅，所述第三翅片包括P摻雜，N輕摻雜或本征單晶硅，所述晶面是{110}晶面，以及所述平面朝一個(gè){100}晶面旋轉(zhuǎn)。
17.根據(jù)權(quán)利要求13的電路，其中所述第一晶體管和所述第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比是所述第一縱向軸和所述第二縱向軸之間角度的函數(shù)。
18.據(jù)權(quán)利要求13的電路，其中沿所述第一縱向軸的反轉(zhuǎn)載流子遷移率比沿所述第二縱向軸的反轉(zhuǎn)載流子遷移率要高。
19.調(diào)整集成電路中第一晶體管和第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比的方法，包括提供第一晶體管，所述第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第一縱軸從所述第一翅片的第一到第二端延伸，所述第一翅片的第一端接觸第一源，以及所述第一翅片的第二端接觸第一漏，所述第一縱軸與一個(gè)晶面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第二縱軸從所述第二翅片的第一到第二端延伸，所述第二翅片的第一端接觸第一源，以及所述第二翅片的第二端接觸第一漏，所述第二縱軸與一個(gè)旋轉(zhuǎn)遠(yuǎn)離所述晶面的平面準(zhǔn)直；以及第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及提供第二晶體管，所述第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，并沿第三縱軸從所述第三翅片的第一到第二端延伸，所述第三翅片的第一端接觸第二源，以及所述第一翅片的第二端接觸第二漏，所述第三縱軸與所述晶面準(zhǔn)直；以及第二導(dǎo)電柵，與在所述第三翅片的第一和第二側(cè)壁上以及在所述第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
20.根據(jù)權(quán)利要求19的方法，其中所述晶面含有正交的第一和第二軸，所述平面含有正交的第一和第二軸，以及所述晶面的第一軸和所述平面的第一軸互相平行。
21.根據(jù)權(quán)利要求19的方法，其中所述第一源和第一漏是N型摻雜的，所述第二源和第二漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括P摻雜，N輕摻雜或本征單晶硅，所述第三翅片包括N摻雜，P輕摻雜或本征單晶硅，所述晶面是{100}晶面，以及所述平面朝一個(gè){110}晶面旋轉(zhuǎn)。
22.根據(jù)權(quán)利要求19的方法，其中所述第一源和第一漏是P型摻雜的，所述第二源和第二漏是N型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括N摻雜，P輕摻雜或本征單晶硅，所述第三翅片包括P摻雜，N輕摻雜或本征單晶硅，所述晶面是{110}晶面，以及所述平面朝一個(gè){100}晶面旋轉(zhuǎn)。
23.根據(jù)權(quán)利要求19的方法，其中所述第一晶體管和所述第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比是所述第一縱向軸和所述第二縱向軸之間角度的函數(shù)。
24.據(jù)權(quán)利要求19的方法，其中沿所述第一縱向軸的反轉(zhuǎn)載流子遷移率比沿所述第二縱向軸的反轉(zhuǎn)載流子遷移率要高。
25.一種電子器件，包括一個(gè)源和一個(gè)漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第一翅片的第一端接觸源，以及所述第一翅片的第二端接觸漏，所述第一縱軸與一個(gè)晶面準(zhǔn)直；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第二翅片的第一端接觸源，以及所述第二翅片的第二端接觸漏；第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在所述第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
26.根據(jù)權(quán)利要求25的器件，其中所述源和漏是N型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括P摻雜，N輕摻雜或本征單晶硅。
27.根據(jù)權(quán)利要求26的器件，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){100}晶面。
28.根據(jù)權(quán)利要求26的器件，其中所述源和漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括N摻雜，P輕摻雜或本征單晶硅。
29.根據(jù)權(quán)利要求28的器件，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){110}晶面。
30.一種用于調(diào)整電子器件驅(qū)動(dòng)強(qiáng)度的方法，包括提供一個(gè)源和一個(gè)漏；提供一個(gè)單晶第一翅片，它含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第一翅片的第一端接觸源，以及所述第一翅片的第二端接觸漏；提供一個(gè)單晶第二翅片，它含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第二翅片的第一端接觸源，以及所述第二翅片的第二端接觸漏；提供第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；提供第二導(dǎo)電柵，與在所述第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及將所述第一柵連接到在第一電壓電平的第一電壓源以及將所述第二柵連接到在第二電壓電平的第二電壓源，所述第一和第二電壓電平不同。
31.根據(jù)權(quán)利要求30的方法，其中所述第一和第二電壓電平具有不同幅度，不同極性或者同時(shí)具有不同幅度與不同極性。
32.根據(jù)權(quán)利要求30的方法，其中所述驅(qū)動(dòng)強(qiáng)度是所述第二電壓源的幅度和極性的函數(shù)。
33.根據(jù)權(quán)利要求30的方法，其中所述源和漏是N型摻雜的，所述第一翅片和所述第二翅片包括本征，N輕摻雜或P摻雜單晶硅，以及其中所述第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){100}晶面。
34.根據(jù)權(quán)利要求30的方法，其中所述源和漏是P型摻雜的，所述第一翅片和所述第二翅片獨(dú)立地包括本征，N摻雜或P輕摻雜單晶硅，以及其中所述第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){110}晶面。
35.一種集成電路，包括第一晶體管，它包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第一翅片的第一端接觸第一源，以及所述第一翅片的第二端接觸第一漏；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第二翅片的第一端接觸第一源，以及所述第二翅片的第二端接觸第一漏；第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在所述第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二晶體管，它包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第三翅片的第一端接觸第二源，以及所述第三翅片的第二端接觸第二漏；以及第三導(dǎo)電柵，與在所述第三翅片的第一和第二側(cè)壁上以及在所述第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸。
36.根據(jù)權(quán)利要求35的器件，其中所述第一源和所述第一漏是N型摻雜的，所述第二源和所述第二漏是P型摻雜的，所述第一翅片和第二翅片獨(dú)立地包括本征，N輕摻雜或P摻雜單晶硅，以及所述第三翅片包括本征，N摻雜或P輕摻雜單晶硅。
37.根據(jù)權(quán)利要求36的器件，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){100}晶面，以及所述第三翅片從所述第三翅片的第一端到第二端的方向準(zhǔn)直到一個(gè){110}晶面。
38.根據(jù)權(quán)利要求35的器件，其中所述第一源和所述第一漏是P型摻雜的，所述第二源和所述第二漏是N型摻雜的，所述第一翅片和第二翅片獨(dú)立地包括本征，N摻雜或P輕摻雜單晶硅，以及所述第三翅片包括本征，N輕摻雜或P摻雜單晶硅。
39.根據(jù)權(quán)利要求38的器件，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){110}晶面，以及所述第三翅片從所述第三翅片的第一端到第二端的方向準(zhǔn)直到一個(gè){100}晶面。
40.調(diào)整集成電路中第一晶體管和第二晶體管之間的驅(qū)動(dòng)強(qiáng)度比的方法，包括提供所述晶體管，所述第一晶體管包括第一源和第一漏；一個(gè)單晶第一翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第一翅片的第一端接觸第一源，以及所述第一翅片的第二端接觸第一漏；一個(gè)單晶第二翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第二翅片的第一端接觸第一源，以及所述第二翅片的第二端接觸第一漏；第一導(dǎo)電柵，與在所述第一翅片的第一和第二側(cè)壁上以及在所述第二翅片的第一側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及第二導(dǎo)電柵，與在所述第二翅片的第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；提供所述第二晶體管，所述第二晶體管包括第二源和第二漏；一個(gè)單晶第三翅片，含有第一和第二相反端以及第一和第二相反側(cè)壁，所述第三翅片的第一端接觸第二源，以及所述第三翅片的第二端接觸第二漏；以及第三導(dǎo)電柵，與在所述第三翅片的第一和第二側(cè)壁上以及在所述第三翅片的第一和第二側(cè)壁上形成的一個(gè)柵電介質(zhì)接觸；以及將所述第一柵連接到所述在第一電壓電平的第一電壓源以及將所述第二柵連接到所述在第二電壓電平的第二電壓源，所述第一和第二電壓電平不同。
41.根據(jù)權(quán)利要求40的方法，其中所述第一和第二電壓電平具有不同幅度，不同極性或者同時(shí)具有不同幅度與不同極性。
42.根據(jù)權(quán)利要求40的方法，其中所述驅(qū)動(dòng)強(qiáng)度是所述第二電壓源的幅度和極性的函數(shù)。
43.根據(jù)權(quán)利要求40的方法，其中所述第一源和所述第一漏是N型摻雜的，所述第二源和所述第二漏是P型摻雜的，所述第一翅片和第二翅片獨(dú)立地包括本征，N輕摻雜或P摻雜單晶硅，以及所述第三翅片包括本征，N摻雜或P輕摻雜單晶硅。
44.根據(jù)權(quán)利要求43的方法，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){100}晶面，以及所述第三翅片從所述第三翅片的第一端到第二端的方向準(zhǔn)直到一個(gè){110}晶面。
45.根據(jù)權(quán)利要求40的方法，其中所述第一源和所述第一漏是P型摻雜的，所述第二源和所述第二漏是N型摻雜的，所述第一翅片和第二翅片獨(dú)立地包括本征，N摻雜或P輕摻雜單晶硅，以及所述第三翅片包括本征，N輕摻雜或P摻雜單晶硅。
46.根據(jù)權(quán)利要求45的方法，其中第一和第二翅片從所述第一和第二翅片的各自第一端到所述第一和第二翅片的各自第二端的方向準(zhǔn)直到一個(gè){110}晶面，以及所述第三翅片從所述第三翅片的第一端到第二端的方向準(zhǔn)直到一個(gè){100}晶面。
全文摘要
一種驅(qū)動(dòng)強(qiáng)度可調(diào)FinFET，驅(qū)動(dòng)強(qiáng)度調(diào)整FinFET的方法，一種驅(qū)動(dòng)強(qiáng)度比可調(diào)的FinFET以及驅(qū)動(dòng)強(qiáng)度調(diào)整FinFET的方法，其中FinFET含有或者至少一個(gè)垂直及至少一個(gè)成角度的翅片，或者至少一個(gè)雙柵翅片及一個(gè)分柵翅片。
文檔編號(hào)H01L21/8234GK1684271SQ20051006510
公開日2005年10月19日 申請日期2005年4月8日 優(yōu)先權(quán)日2004年4月12日
發(fā)明者凱利·伯恩斯坦, 艾德華·J·諾瓦克, 貝斯安·雷尼 申請人:國際商業(yè)機(jī)器公司