專利名稱：集成電路器件及其制造方法以及形成釩氧化物膜的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及帶有內(nèi)嵌單片溫度傳感器的集成電路器件，制造該器件的方法，以及形成釩氧化物膜的方法，特別涉及使用釩氧化物電阻膜來作為溫度傳感器的集成電路器件，制造該器件的方法，以及形成釩氧化物膜的方法。
背景技術(shù)：
最近，越來越需要對集成電路器件的工作溫度進行監(jiān)控。監(jiān)控工作溫度的目的是防止集成電路器件中的元件發(fā)生熱擊穿，并且穩(wěn)定其特性具有溫度依賴性的元件的工作。
例如，在這一方面，例如，日本專利未決公開第H1-302849中公開了一種在與LSI(大規(guī)模集成電路)的溫度傳感器相同的襯底上提供溫度傳感器的技術(shù)。在該技術(shù)中，溫度傳感器判斷出當(dāng)由溫度傳感器檢測到的溫度超過預(yù)定值時LSI被異常加熱，并且然后關(guān)閉LSI。因此，能夠保護LSI免受因溫度升高而發(fā)生的熱擊穿。使用電阻隨著溫度而發(fā)生改變的電阻器來作為溫度傳感器。
優(yōu)選情況下，使用其電阻率的溫度系數(shù)盡可能大的材料作為這種電阻器。本發(fā)明人已經(jīng)開發(fā)出了一種形成釩氧化物膜來作為其電阻率的溫度系數(shù)具有較大絕對值的電阻器的技術(shù)，并且在例如日本專利未決公開第H11-330051中進行了公開。
為了形成用于測量溫度的電阻器，應(yīng)該將釩氧化物膜處理成期望圖形。將膜處理成期望圖形的典型方法是使用抗蝕劑圖形作為掩模來蝕刻該膜。圖1和圖2為截面圖，一步步示出了形成釩氧化物膜的現(xiàn)有方法。
如圖1所示，釩氧化物(VOx)的膜19a形成于絕緣層17的整個表面上。接下來，在膜19a上形成抗蝕劑膜，并且使用光刻法對其進行構(gòu)圖，從而形成抗蝕劑圖形20。使用抗蝕劑圖形20來作為掩模，將膜19a局部蝕刻掉。結(jié)果，膜19a被構(gòu)圖形成釩氧化物膜19(見圖2)。之后，通過將抗蝕劑圖形20溶解到剝離溶液中或執(zhí)行氧等離子體灰化，以去除抗蝕劑圖形20。
不過，現(xiàn)有技術(shù)具有如下問題。如圖2所示，當(dāng)去除抗蝕劑圖形20(見圖1)時，可能會損壞釩氧化物膜19，從而在釩氧化物膜19的整個上表面和整個側(cè)表面上形成損壞部分21。下面就這一點進行詳細講述。在使用剝離溶液來去除抗蝕劑圖形20時，使用了酸性或堿性溶液或者包含有機溶劑的溶液來作為剝離溶液。商業(yè)上可利用的包含有機溶劑的剝離溶液的一個例子是包含有質(zhì)量百分比為50％的DMSO(二甲基亞砜)、質(zhì)量百分比為1％的氟化胺和質(zhì)量百分比為30％的水(H2O)的化學(xué)品。不過，釩氧化物具有容易溶解于酸性溶液和堿性溶液并且可耗盡和溶解于水中的特性。甚至使用任何酸性溶液、堿性溶液和包含有機溶劑的溶液來作為剝離溶液，都會損壞由釩氧化物制成的釩氧化物膜19。當(dāng)通過氧等離子體灰化來去除抗蝕劑圖形20時，對釩氧化物被過氧化，因此增加電阻率，從而降低了溫度傳感器的性能。
本發(fā)明人提出的技術(shù)在一定程度上能夠解決上述問題，并且在日本專利未決公開第H11-330051中公開了這一技術(shù)。圖3為截面圖，示出了形成在日本專利未決公開第H11-330051中所述的釩氧化物膜的方法。如圖3所示，通過類似于圖1所示的方法在絕緣層17上形成釩氧化物膜19a。接下來，在膜19a上形成硅氧化物膜。然后，在硅氧化物膜上形成抗蝕劑圖形20，并且使用抗蝕劑圖形20作為掩模來對硅氧化物膜進行局部蝕刻，從而形成構(gòu)圖的硅氧化物膜22。之后，通過將抗蝕劑圖形20溶解到剝離溶液中或執(zhí)行氧等離子體灰化，來去除抗蝕劑圖形20。然后，使用構(gòu)圖的硅氧化物膜22作為掩模，來對膜19a進行局部蝕刻，從而形成釩氧化物膜。
由于在去除抗蝕劑圖形20時使用了硅氧化物膜22來覆蓋在構(gòu)圖后仍為釩氧化物膜的膜19a的那部分，因此該技術(shù)在一定程度上可以防止剝離溶液或氧等離子體灰化對該部分的損壞。
不過，現(xiàn)有技術(shù)具有如下問題。圖4為截面圖，示出了在日本專利未決公開第H11-330051中所講述的現(xiàn)有技術(shù)的問題。如圖4所示，在去除抗蝕劑圖形20(見圖3)時，使用了硅氧化物膜22來覆蓋在構(gòu)圖后仍為釩氧化物膜的膜19a的那部分，以便防止釩氧化物膜19的整個上表面發(fā)生損壞，如圖2所示。不過，損壞了未被硅氧化物膜22所覆蓋的膜19a的那部分的上表面，并且該損壞部分侵入被硅氧化物膜22所覆蓋的那部分的一部分。很顯然，甚至在日本專利未決公開第H11-330051中所公開的技術(shù)也不能完全防止在電阻膜上發(fā)生損壞。

發(fā)明內(nèi)容
本發(fā)明的目的是提出一種使用未損壞釩氧化物膜來作為用于溫度傳感器的電阻膜的集成電路器件，一種可在不損壞電阻膜的情況下來形成釩氧化物電阻膜的制造集成電路器件的方法，以及一種形成釩氧化物膜的方法。
根據(jù)本發(fā)明的集成電路器件包括電阻膜，連接于兩個布線之間并且包含釩氧化物；第一膜，位于電阻膜上，以從垂直于電阻膜的上表面的方向來看與電阻膜相同圖形形成，并且是由不同于釩氧化物的第一材料制成；以及第二膜，位于第一膜上，以從垂直于電阻膜的上表面的方向來看與電阻膜和第一膜相同圖形形成的，并且是由不同于釩氧化物和第一材料的第二材料制成。
根據(jù)本發(fā)明，集成電路器件的溫度可以通過測量電阻膜的電阻率來測得。由于從垂直于電阻膜的上表面的方向來看(下文稱之為“在平面圖中”)與電阻膜具有相同圖形構(gòu)圖的第一膜和第二膜位于電阻膜上，因此當(dāng)去除對第二膜進行構(gòu)圖時所使用的抗蝕劑膜時，電阻膜可以受到第一膜的保護，以便通過使用構(gòu)圖的第二膜作為掩?？梢詫﹄娮枘みM行構(gòu)圖。
第二材料可以為金屬或合金，或者可以為從由Al、Ti、Cu、Ta、W和Ni組成的組中選出的一種金屬，或者主要由這組中的兩種或更多金屬組成的合金。因此，使用第二膜來作為使電阻膜的環(huán)境溫度均勻的傳熱層，從而使溫度測量更加精確。
優(yōu)選情況下，根據(jù)本發(fā)明的集成電路器件應(yīng)該進一步包括襯底；位于襯底上的多層布線結(jié)構(gòu)；以及位于襯底的上表面和處于多層布線結(jié)構(gòu)的最上層之下的布線層的邏輯電路部分，其中電阻膜位于多層布線結(jié)構(gòu)的最上層。這能夠防止邏輯電路部分被釩氧化物污染。
制造根據(jù)本發(fā)明的集成電路器件的方法包括在襯底上形成絕緣膜，在該絕緣膜的上表面露出兩個布線；在包括有布線露出部分的絕緣膜的那個區(qū)域上形成包含有釩氧化物的膜，其中在該布線露出部分露出所述兩個布線；在該膜上形成由不同于釩氧化物的第一材料制成的第一膜；在第一膜上形成由不同于釩氧化物和第一材料的第二材料制成的第二膜；在第二膜上形成抗蝕劑膜；對抗蝕劑膜進行構(gòu)圖，使抗蝕劑膜保留在包括有直接覆蓋于布線露出部分上的區(qū)域和與布線露出部分相連的區(qū)域的區(qū)域；通過使用構(gòu)圖的抗蝕劑膜來作為掩模，有選擇地對第二膜進行蝕刻；去除構(gòu)圖的抗蝕劑膜；以及通過使用構(gòu)圖的第二膜作為掩模，有選擇地對第一膜和包含有釩氧化物的膜進行蝕刻。
根據(jù)本發(fā)明，由于在去除抗蝕劑膜時在包含有釩氧化物的膜的整個表面上形成有第一膜，因此沒有將包含有釩氧化物的膜暴露到剝離溶液和氧等離子體灰化中，因此不會受到損壞。可以通過使用構(gòu)圖的第二膜作為掩模來對第一膜和包含有釩氧化物的膜進行蝕刻，來形成電阻膜。
構(gòu)圖的抗蝕劑膜的去除可以包括將抗蝕劑膜溶解在剝離溶液中，或者可以包括對抗蝕劑膜執(zhí)行氧等離子體灰化。
根據(jù)本發(fā)明的形成釩氧化物膜的方法包括在襯底上形成包含有釩氧化物的膜；在該膜上形成由不同于釩氧化物的第一材料制成的第一膜；在第一膜上形成由不同于釩氧化物和第一材料的第二材料制成的第二膜；在第二膜上形成抗蝕劑膜；對抗蝕劑膜進行構(gòu)圖；通過使用構(gòu)圖的抗蝕劑膜作為掩模，有選擇地對第二膜進行蝕刻；去除構(gòu)圖的抗蝕劑膜；以及通過使用構(gòu)圖的第二膜作為掩模，有選擇地對第一膜和包含有釩氧化物的膜進行蝕刻。
根據(jù)本發(fā)明，由于在去除抗蝕劑膜時在包含有釩氧化物的膜的整個表面上形成有第一膜，因此沒有將包含有釩氧化物的膜暴露在剝離溶液和氧等離子體灰化中，因此不會受到損壞?？梢酝ㄟ^使用構(gòu)圖的第二膜作為掩模來對第一膜和包含有釩氧化物的膜進行蝕刻，來形成電阻膜。
根據(jù)本發(fā)明，第一膜和第二膜淀積包含有釩氧化物的膜上，通過使用抗蝕劑膜作為掩模來對第二膜進行構(gòu)圖，并且去除抗蝕劑膜，然后通過使用構(gòu)圖的第二膜作為掩模來對第一膜和包含有釩氧化物的膜進行構(gòu)圖，以便在去除抗蝕劑膜時，能夠使包含有釩氧化物的膜受到第一膜的保護。這使得可以提供具有未損壞電阻膜的集成電路器件。


圖1為截面圖，示出了形成釩氧化物膜的現(xiàn)有方法；圖2為截面圖，示出了形成釩氧化物膜的現(xiàn)有方法和圖1中的步驟的下一步；圖3為截面圖，示出了如日本專利未決公開第H11-330051中所述的形成釩氧化物膜的現(xiàn)有方法；圖4為截面圖，示出了圖3所示的技術(shù)問題；圖5為截面圖，示出了根據(jù)本發(fā)明第一實施例的集成電路器件；圖6為截面圖，示出了根據(jù)本發(fā)明第二實施例的集成電路器件；圖7為截面圖，示出了根據(jù)本發(fā)明第三實施例的集成電路器件的制造方法；圖8為截面圖，示出了根據(jù)本發(fā)明第三實施例的集成電路器件的制造方法和圖7中的步驟的下一步；以及圖9為截面圖，示出了根據(jù)本發(fā)明第三實施例的集成電路器件的制造方法和圖8中的步驟的下一步。
具體實施例方式
下面參照附圖來具體講述本發(fā)明的優(yōu)選實施例。首先，來講述本發(fā)明的第一實施例。圖5為截面圖，示出了根據(jù)本發(fā)明第一實施例的集成電路器件。如圖5所示，根據(jù)本實施例的集成電路器件具有例如其上提供了中間層絕緣膜1的P型硅襯底(未示出)。中間層絕緣膜4位于中間層絕緣膜1上。由例如鋁(Al)制成的兩個布線2和3位于中間層絕緣膜4中，并與中間層絕緣膜1的上表面相接觸。通路5和6形成于中間層絕緣膜4中，在布線2和3上方的那個部分處，并分別與布線2和3相連。由例如鈦(Ti)制成的布線7和8形成于中間層絕緣膜4上，并分別與通路5和6相連。因此，布線7通過通路5與布線2相連，并且布線8通過通路6與布線3相連。
電阻膜9形成于中間層絕緣膜4上，與布線7和8相接觸并且連接在布線7和布線8之間。具體地說，將電阻膜9的一端連接到布線7，同時將另一端連接到布線8。電阻膜9是由釩氧化物制成。釩氧化物的穩(wěn)定成分為例如VO2和V2O5，并且釩氧化物用化學(xué)式VOx來表示，這里x約為“2”。當(dāng)溫度為25℃時釩氧化物在硅晶片上的體積電阻率為例如0.01～10(Ω·cm)，并且隨制造方法的不同而不同的溫度系數(shù)約為-1.5(％/K)。電阻膜9的電阻為例如幾百Ω，例如，300Ω。
例如SiO2等硅氧化物的硅氧化物膜13形成于電阻膜9上。以從垂直于中間層絕緣膜4的上表面的方向看，也就是以在平面圖中與電阻膜9相同的圖形對硅氧化物膜13進行構(gòu)圖。進而，在硅氧化物膜13上形成了由例如SiN等硅氮化物制成的硅氮化物膜14。以在平面圖中與電阻膜9和硅氧化物膜13相同的圖形對硅氮化物膜14進行構(gòu)圖。電阻膜9、硅氧化物膜13和硅氮化物膜14的每一個的厚度例如為200nm。
例如，通過在中間層絕緣膜1中形成的接觸(未示出)將布線2連接到硅襯底，并且通過硅襯底將其連接到地電勢布線(未示出)。通過在中間層絕緣膜1中形成的另一接觸(未示出)將布線3連接到由例如多晶硅制成的比較電阻膜(未示出)的一端，同時將比較電阻膜的另一端連接到電源電勢布線(未示出)。將布線3連接到輸出引腳(未示出)。因此，比較電阻膜、布線3和電阻膜9在從電源電勢布線直到地電勢布線之間以指定的次序串聯(lián)連接。絕緣膜(未示出)位于中間層絕緣膜4上，并掩埋住電阻膜9、硅氧化物膜13和硅氮化物膜14。電阻膜9位于例如集成電路器件中的多層布線結(jié)構(gòu)的最上層。
下面參照圖5來講述根據(jù)具有上述結(jié)構(gòu)的實施例的集成電路器件的工作。通過硅襯底、布線2、通路5和布線7將地電勢施加于電阻膜9的一端。將電源電勢施加于多晶硅的比較電阻膜的另一端。結(jié)果，連接于電阻膜9的另一端和比較電阻膜的一端之間的布線3的電勢成為由電阻膜9和比較電阻膜所分壓的電勢。作為電阻膜9的材料的釩氧化物膜的電阻率的溫度系數(shù)為負值，從而當(dāng)溫度升高時，電阻膜9的電阻率下降。即使當(dāng)溫度改變時，多晶硅的比較電阻膜的電阻率也不會像電阻膜9的電阻率那樣大地變化。因此，隨著集成電路器件的溫度升高，連接到布線3的輸出引腳的電勢下降。這使得可以通過測量輸出引腳的電勢來測得集成電路器件的溫度。
如上所述，由于根據(jù)本實施例，電阻膜9連接在布線7和布線8之間，因此通過檢測電阻膜9的電阻率可以測量溫度。由于電阻膜9是由釩氧化物制成，因此可以精確地測量溫度。
接下來講述本發(fā)明的第二實施例。圖6為截面圖，示出了根據(jù)第二實施例的集成電路器件。如圖6所示，本實施例與第一實施例的不同之處在于由鋁或鋁合金制成的鋁膜15取代了硅氮化物膜14(見圖5)。以在平面圖中與電阻膜9和硅氧化物膜13相同的圖形對鋁膜15進行構(gòu)圖。本實施例的其他結(jié)構(gòu)與第一實施例的相同。
下面參照圖6來講述根據(jù)具有上述結(jié)構(gòu)的實施例的集成電路器件的工作。在第一實施例中，由于電流流經(jīng)位于電阻膜9附近的布線(未示出)等，因此在電阻膜9附近局部地產(chǎn)生了熱量，使得電阻膜9的周圍溫度分布不均勻。在這種情況下，電阻膜9中的溫度分布也變得不均勻，從而輕度地降低了溫度測量精度。
根據(jù)本實施例，以在平面圖中與電阻膜9具有相同的形狀在電阻膜9的正上方的區(qū)域提供具有高導(dǎo)熱性的鋁膜15。這使得熱量可以在鋁膜15內(nèi)部進行傳導(dǎo)，從而使電阻膜9的周圍溫度均勻，以便更為精確地測量溫度。實施例的其他工作與第一實施例的相同。
根據(jù)本實施例，如上所述，鋁膜15使得電阻膜9的環(huán)境溫度均勻，以便可以更為精確地測量溫度。本實施例的其他效果與第一實施例的相同。
在本實施例中，鋁膜15可以被其它的金屬或其它的合金的膜所替代。例如，可以提供由鈦(Ti)、銅(Cu)、鉭(Ta)、鎢(W)和鎳(Ni)制成的膜，或者由包含從這些金屬和Al中選出的一種或兩種或更多的金屬的合金制成的膜。
下面來講述本發(fā)明的第三實施例。圖7～9為截面圖，一步步地示出了制造根據(jù)本實施例的集成電路器件的方法。本實施例是制造根據(jù)第一實施例的集成電路器件的方法的實施例。
首先，如圖7所示，在例如P型硅襯底(未示出)的上表面上形成預(yù)定擴散區(qū)和器件隔離區(qū)等。接下來，在硅襯底上形成了中間層絕緣膜1，并且兩個布線2和3是由例如鋁制成。接下來，形成中間層絕緣膜4，以掩埋住布線2和3。然后，在中間層絕緣膜4中形成通路5和6，并分別與布線2和3相連。接下來，在中間層絕緣膜4上形成由例如鈦制成的布線7和8，并分別與通路5和6相連。此時，在中間層絕緣膜4上露出布線7和8。在形成中間層絕緣膜1的步驟和形成布線2和3、中間層絕緣膜4、通路5和6、布線7和8的步驟中，形成與其相連的比較電阻膜(未示出)和布線等。
接下來，通過濺射在中間層絕緣膜4的整個表面上形成由釩氧化物膜(VOx)制成的膜9a，其厚度為例如200nm。接下來，通過等離子體CVD(化學(xué)氣相淀積)在膜9a上淀積了SiO2，厚度為例如200nm，從而形成了硅氧化物膜13a。然后，通過等離子體CVD在硅氧化物膜13a上淀積了SiN，厚度為例如200nm，從而形成了硅氮化物膜14a。然后，通過涂敷在硅氮化物膜14a上形成了抗蝕劑膜，厚度為例如2.0μm，并且通過光刻對抗蝕劑膜進行構(gòu)圖，以形成抗蝕劑圖形16。此時，制成的抗蝕劑圖形16保留在為在稍后步驟中形成電阻膜9(圖5)所預(yù)留的區(qū)域。也就是說，制成的抗蝕劑圖形保留在包含有處于布線7和8的正上方的區(qū)域和與布線7和8都相連的區(qū)域的區(qū)域。
接下來，如圖8所示，通過使用抗蝕劑圖形16作為掩模的干蝕刻，來局部去除硅氮化物膜14a(見圖7)。該蝕刻是在硅氮化物膜和硅氧化物膜之間的蝕刻速率具有高選擇比的條件下，也就是在對硅氮化物膜14a進行蝕刻的同時幾乎不對硅氧化物膜13a進行蝕刻的條件下來執(zhí)行的。例如，通過使用單一類型各向異性干蝕刻設(shè)備的等離子蝕刻來進行蝕刻，蝕刻氣體為CF4氣體，蝕刻氣體的流速為20毫升/分鐘(20sccm)，室內(nèi)壓力為8Pa，應(yīng)用功率為600W，并且蝕刻時間為120秒。因此，在計算中蝕刻掉240nm的硅氮化物膜。因此，如果在蝕刻之前硅氮化物膜14a的厚度為200nm，則在這種條件下可以去除未被抗蝕劑圖形16覆蓋的硅氮化物膜14a的所有部分。結(jié)果，硅氮化物膜14a被構(gòu)圖，形成了在平面圖中與抗蝕劑圖形16具有相同圖形的硅氮化物膜14。
接下來，在剝離溶液中溶解并且去除抗蝕劑圖形16。使用酸性溶液、堿性溶液或者包含有機溶劑的溶液來作為剝離溶液；例如，使用包含有質(zhì)量百分比為50％的DMSO、質(zhì)量百分比為1％的氟化胺和質(zhì)量百分比為30％的水(H2O)的剝離溶液。由于此時釩氧化物的膜9a被硅氧化物膜13a所覆蓋，因此膜9a不接觸剝離溶液。
接下來，如圖9所示，通過使用硅氮化物膜14作為掩模的干蝕刻來局部去除硅氧化物膜13a。該蝕刻是在硅氧化物膜和硅氮化物膜之間的蝕刻速率具有高選擇比的條件下，也就是在對硅氧化物膜13a進行蝕刻的同時幾乎不對硅氮化物膜14進行蝕刻的條件下來執(zhí)行的。例如，通過使用單一類型各向異性干蝕刻設(shè)備的等離子蝕刻來執(zhí)行蝕刻。使用由C4F8氣體、Ar氣體、CO氣體和O2氣體組成的混合氣體作為蝕刻氣體，蝕刻氣體的流速為C4F8氣體18.0毫升/分鐘、Ar氣體400毫升/分鐘、CO氣體70毫升/分鐘，以及O2氣8.5毫升/分鐘。室內(nèi)壓力為4Pa，應(yīng)用功率為2000W，并且蝕刻時間為60秒。
因此，在計算中可以蝕刻掉250nm的硅氧化物膜。因此，如果在蝕刻之前硅氧化物膜13a的厚度為200nm，則在這種條件下去除未被硅氮化物膜14覆蓋的硅氧化物膜13a的所有部分。結(jié)果，硅氧化物膜13a被構(gòu)圖，形成了在平面圖中與硅氮化物膜14具有相同圖形的硅氧化物膜13(見圖5)。
接下來，如圖5所示，在不改變蝕刻條件的同時，通過使用硅氮化物膜14作為掩模的干蝕刻，來局部去除釩氧化物的膜9a(見圖9)。該蝕刻是在釩氧化物膜和硅氮化物膜之間的蝕刻速率具有高選擇比的條件下，也就是在對釩氧化物的膜9a進行蝕刻的同時幾乎不對硅氮化物膜14進行蝕刻的條件下來執(zhí)行的。例如，通過使用批量型各向異性干蝕刻設(shè)備的等離子蝕刻來執(zhí)行蝕刻。使用由SF6氣體和CO2氣體組成的混合氣體作為蝕刻氣體。蝕刻氣體的流速為SF6氣體30毫升/分鐘，并且CO2氣體70毫升/分鐘。室內(nèi)壓力為10Pa，應(yīng)用功率為500W，并且蝕刻時間為60秒。
因此，在計算中可以蝕刻掉300nm的釩氧化物。因此，如果在蝕刻之前膜9a(見圖9)的厚度為200nm，則通過蝕刻去除未被硅氧化物膜13和硅氮化物膜14所覆蓋的膜9a的所有部分。結(jié)果，膜9a構(gòu)圖，形成了在平面圖中與硅氮化物膜14和硅氧化物膜13具有相同圖形的由釩氧化物制成的電阻膜9。在蝕刻條件下，釩氧化物膜與硅氮化物膜之間的選擇比約為5。因此，蝕刻使得硅氮化物膜14要被蝕刻掉約60nm(＝300nm/5)。不過，由于在蝕刻之前硅氮化物膜14的厚度為200nm，因此在膜9a被蝕刻之后硅氮化物膜14還剩余140nm。因此在蝕刻膜9a期間，硅氮化物膜14可以成功地作為掩模。
之后，在中間層絕緣膜4上形成了絕緣膜(未示出)，以掩埋電阻膜9、硅氧化物膜13和硅氮化物膜14。這就完成了根據(jù)第一實施例的集成電路器件的制造。
在本實施例中，當(dāng)在圖8所示的步驟中去除抗蝕劑圖形16時，由于釩氧化物的膜9a被硅氧化物膜13a所覆蓋，因此膜9a不會接觸抗蝕劑剝離溶液。這防止了膜9a受到剝離溶液的損壞，從而電阻膜9不會具有損壞部分。另外，剝離溶液不會被釩氧化物污染，從而由相同制造設(shè)備制造的其他產(chǎn)品不會受到被別的(otherwise)污染的剝離溶液的污染。
下面來講述本發(fā)明的第四實施例。該實施例是制造根據(jù)第二實施例的集成電路器件的方法的實施例。第四實施例與第三實施例的不同之處在于形成鋁膜15(見圖6)取代了硅氮化物膜14(見圖5)。
首先，通過與第三實施例相類似的方法，在硅襯底上形成中間層絕緣膜1和4、布線2、3、7和8、通路5和6、釩氧化物的膜9a和硅氧化物膜13a(見圖7)。也就是說，在例如P型的硅襯底上形成中間層絕緣膜1，在中間層絕緣膜1上形成布線2和3，并且形成中間層絕緣膜4，以掩埋住布線2和3。接下來，在中間層絕緣膜4中形成通路5和6，并且在中間層絕緣膜4上形成布線7和8。然后，通過濺射在中間層絕緣膜4的整個表面上淀積釩氧化物的膜9a，并且通過等離子CVD在膜9a上形成硅氧化物膜13a。
接下來，在硅氧化物膜13a上淀積由鋁或鋁合金制成的鋁膜，厚度例如為200nm。然后，在鋁膜上形成抗蝕劑膜。接下來，通過使用抗蝕劑膜作為掩模的干蝕刻來局部去除鋁膜。該蝕刻是在鋁膜和硅氧化物膜之間的蝕刻速率具有高選擇比的條件下，也就是在對鋁膜進行蝕刻的同時幾乎不對硅氧化物膜13a進行蝕刻的條件下來執(zhí)行的。因此，對鋁膜進行構(gòu)圖，形成在平面圖中與抗蝕劑膜具有相同圖形的鋁膜15(見圖6)。
接下來，通過O2(氧氣)等離子體灰化來去除抗蝕劑膜。例如，通過使用單一類型抗蝕劑灰化設(shè)備來執(zhí)行O2等離子體灰化。使用的氧氣的流速為500毫升/分鐘，室內(nèi)壓力為80Pa，應(yīng)用功率為1000W，溫度為140℃，并且蝕刻時間為90秒。
接下來，如圖6所示，使用構(gòu)圖的鋁膜15作為掩模，通過干蝕刻來局部去除硅氧化物膜13a(見圖7)。該蝕刻是在硅氧化物膜和鋁膜之間的蝕刻速率具有高選擇比的條件下，也就是在對硅氧化物膜13a進行蝕刻的同時幾乎不對鋁膜15進行蝕刻的條件下來執(zhí)行的。因此，對硅氧化物膜13a進行構(gòu)圖，形成在平面圖中與鋁膜15具有相同圖形的硅氧化物膜13。
接下來，使用剩下的鋁膜15作為掩模，在改變蝕刻條件的同時，通過干蝕刻來局部去除釩氧化物的膜9a(見圖9)。該蝕刻是在釩氧化物膜和鋁膜之間的蝕刻速率具有高選擇比的條件下，也就是在對釩氧化物的膜9a進行蝕刻的同時幾乎不對鋁膜15進行蝕刻的條件下來執(zhí)行的。因此，膜9a被構(gòu)圖，形成在平面圖中與鋁膜15和硅氧化物膜13具有相同圖形的釩氧化物的電阻膜9。之后，在中間層絕緣膜4上形成了絕緣膜(未示出)，以掩埋電阻膜9、硅氧化物膜13和鋁膜15。這就完成了根據(jù)第二實施例的集成電路器件的制造。
按照第三實施例，由于在實施例中去除抗蝕劑膜期間釩氧化物的膜9a被硅氧化物膜13a所覆蓋，因此膜9a沒有暴露在等離子體灰化的氣氛中。因此，膜9a不會被過氧化，從而電阻膜9的電阻率不會降低。
根據(jù)本實施例，包含有由Al、Ti、Cu、Ta、W和Ni組成的組中的至少一種金屬的膜可以取代鋁膜。
抗蝕劑圖形在第三實施例中可以通過O2等離子體灰化來去除，或者在第四實施例中通過剝離溶液來去除。
雖然在每一個實施例中都提供了硅氧化物膜13，但是本發(fā)明并不限于這一特定例子。只要該膜對于其上形成的膜具有蝕刻速率的高選擇比，在電阻膜9上可以提供任何膜，例如硅氮化物膜14或鋁膜15。例如，硅氮化物膜可以位于電阻膜9上，并且硅氧化物膜可以位于硅氮化物膜上。
進而，其它中間層絕緣膜或多個中間層絕緣膜可以位于硅襯底和中間層絕緣膜1之間，并且在后述的中間層絕緣膜中可以形成布線和通路等。
雖然在每一個實施例中布線2和3是由鋁制成，并且布線7和8是由鈦制成，但是本發(fā)明并不限于該例子，并且布線可以由其他金屬或合金制成。布線7和8可以由鈦化物(TiN)制成。
權(quán)利要求
1.一種集成電路器件，包括電阻膜，連接于兩個布線之間，并且包含釩氧化物；第一膜，位于所述電阻膜上，從垂直于所述電阻膜的上表面的方向看形成為與所述電阻膜具有相同圖形，并且是由不同于釩氧化物的第一材料制成；以及第二膜，位于所述第一膜上，從垂直于所述電阻膜的上表面的方向看形成為與所述電阻膜和所述第一膜具有相同圖形，并且是由不同于釩氧化物和所述第一材料的第二材料制成。
2.如權(quán)利要求1所述的集成電路器件，其中所述第一材料為包含有硅的絕緣材料。
3.如權(quán)利要求1所述的集成電路器件，其中所述第二材料為包含有硅的絕緣材料。
4.如權(quán)利要求1所述的集成電路器件，其中所述第二材料為金屬或合金。
5.如權(quán)利要求4所述的集成電路器件，其中所述第二材料為從由Al、Ti、Cu、Ta、W和Ni組成的組中選出的一種金屬，或由所述金屬制成的合金，或者主要由所述組中的兩種或更多金屬組成的合金。
6.如權(quán)利要求1～5中的任何一個所述的集成電路器件，進一步包括襯底；位于所述襯底上的多層布線結(jié)構(gòu)；以及位于所述襯底的上表面和處于所述多層布線結(jié)構(gòu)的最上層之下的布線層的邏輯電路部分，所述電阻膜位于所述多層布線結(jié)構(gòu)的所述最上層。
7.一種制造集成電路器件的方法，包括在襯底上形成絕緣膜，其中該絕緣膜的上表面露出兩個布線；在包括有布線露出部分的所述絕緣膜的那個區(qū)域上形成包含有釩氧化物的膜，在該布線露出部分露出兩個所述布線；在所述膜上形成由不同于釩氧化物的第一材料制成的第一膜；在所述第一膜上形成由不同于釩氧化物和所述第一材料的第二材料制成的第二膜；在所述第二膜上形成抗蝕劑膜；對所述抗蝕劑膜進行構(gòu)圖，使所述抗蝕劑膜保留在包括有直接覆蓋于所述布線露出部分的區(qū)域和與兩個所述布線露出部分相連的區(qū)域的區(qū)域；通過使用所述構(gòu)圖的抗蝕劑膜作為掩模，有選擇地對所述第二膜進行蝕刻；去除所述構(gòu)圖的抗蝕劑膜；以及通過使用所述構(gòu)圖的第二膜作為掩模，有選擇地對所述第一膜和所述包含有釩氧化物的膜進行蝕刻。
8.如權(quán)利要求7所述的方法，其中所述構(gòu)圖的抗蝕劑膜的所述去除包括在剝離溶液中溶解所述抗蝕劑膜。
9.如權(quán)利要求7所述的方法，其中所述構(gòu)圖的抗蝕劑膜的所述去除包括在所述抗蝕劑膜上執(zhí)行氧等離子體灰化。
10.如權(quán)利要求7～9中的任何一個所述的方法，其中在所述第一膜的所述形成中，所述第一材料為包含有硅的絕緣材料。
11.如權(quán)利要求7～9中的任何一個所述的方法，其中在所述第二膜的所述形成中，所述第二材料為包含有硅的絕緣材料。
12.如權(quán)利要求7～9中的任何一個所述的方法，其中在所述第二膜的所述形成中，所述第二材料為金屬或合金。
13.如權(quán)利要求12所述的方法，其中所述第二材料為從由Al、Ti、Cu、Ta、W和Ni組成的組中選出的一種金屬，或由所述金屬制成的合金，或者主要由所述組中的兩種或更多金屬組成的合金。
14.一種形成釩氧化物膜的方法，包括在襯底上形成包含有釩氧化物的膜；在所述膜上形成由不同于釩氧化物的第一材料制成的第一膜；在所述第一膜上形成由不同于釩氧化物和所述第一材料的第二材料制成的第二膜；在所述第二膜上形成抗蝕劑膜；對所述抗蝕劑膜進行構(gòu)圖；通過使用所述構(gòu)圖的抗蝕劑膜作為掩模，有選擇地對所述第二膜進行蝕刻；去除所述構(gòu)圖的抗蝕劑膜；以及通過使用所述構(gòu)圖的第二膜作為掩模，有選擇地對所述第一膜和所述包含有釩氧化物的膜進行蝕刻。
15.如權(quán)利要求14所述的方法，其中所述構(gòu)圖的抗蝕劑膜的所述去除包括在剝離溶液中溶解所述抗蝕劑膜。
16.如權(quán)利要求14所述的方法，其中所述構(gòu)圖的抗蝕劑膜的所述去除包括在所述抗蝕劑膜上執(zhí)行氧等離子體灰化。
17.如權(quán)利要求14～16中的任何一個所述的方法，其中在所述第一膜的所述形成中，所述第一材料為包含有硅的絕緣材料。
18.如權(quán)利要求14～16中的任何一個所述的方法，其中在所述第二膜的所述形成中，所述第二材料為包含有硅的絕緣材料。
19.如權(quán)利要求14～16中的任何一個所述的方法，其中在所述第二膜的所述形成中，所述第二材料為金屬或合金。
20.如權(quán)利要求19所述的方法，其中所述第二材料為從由Al、Ti、Cu、Ta、W和Ni組成的組中選出的一種金屬，或由所述金屬制成的合金，或者主要由所述組中的兩種或更多金屬組成的合金。
全文摘要
在中間層絕緣層上形成釩氧化物膜，并且在釩氧化物膜上依次形成硅氧化物膜和硅氮化物膜。使用抗蝕劑圖形作為掩模，對硅氮化物膜進行構(gòu)圖。然后，通過使用剝離溶液或氧等離子體灰化來去除抗蝕劑圖形。接下來，使用構(gòu)圖的硅氮化膜作為掩模，對硅氧化物膜和釩氧化物膜進行蝕刻，以形成釩氧化物的電阻膜。
文檔編號H01L21/3213GK1677670SQ200510062519
公開日2005年10月5日 申請日期2005年3月30日 優(yōu)先權(quán)日2004年3月30日
發(fā)明者川原尚由, 村瀨寬, 大漥宏明, 中柴康隆, 小田直樹, 佐佐木得人, 伊藤信和 申請人:恩益禧電子股份有限公司, 日本電氣株式會社