專利名稱：高壓mos器件及其工藝實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體集成電路制造技術(shù)，具體涉及一種高壓MOS器件，本發(fā)明還涉及用于該高壓MOS器件的工藝實現(xiàn)方法。
背景技術(shù)：
現(xiàn)有的MOS器件，通常采用增大器件橫向尺寸來滿足其在高電壓下工作的要求。但是隨著對產(chǎn)品集成度的要求不斷增高，如果MOS器件尺寸進一步縮小，尤其溝道長度的不斷縮小，將會導致其源漏兩端在高壓下的穿通，從而導致?lián)舸╇妷弘S著溝道長度的縮小而迅速下降，這一點將影響高壓器件的正常工作。
圖1為現(xiàn)有的高壓MOS器件的結(jié)構(gòu)示意圖，隨著溝道長度的不斷減小，源漏兩端向溝道方向的耗盡區(qū)逐漸靠近，擊穿電壓迅速減小。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種高壓MOS器件，它可以防止MOS器件源漏穿通，提高器件的擊穿電壓。為此，本發(fā)明還要提供一種用于該器件的工藝實現(xiàn)方法。
為解決上述技術(shù)問題，本發(fā)明高壓MOS器件，在原有器件的源漏兩端靠近溝道的位置加入埋入式氧化硅隔離層。
為了在現(xiàn)有的高壓MOS器件中加入埋入式氧化硅隔離層，其工藝實現(xiàn)方法是，
首先在普通的硅基板上刻蝕出兩條深溝，溝的深度應(yīng)與源漏到襯底的PN結(jié)結(jié)深相匹配；在深溝中淀積一定厚度的氧化硅；通過對氧化硅的干法刻蝕形成氧化硅隔離層；緊接著通過外延法成長硅，直至高過硅最初的基板水平面；再通過化學機械平面化工藝(CMP)形成擁有埋入式氧化硅隔離層的硅基板。
本發(fā)明在現(xiàn)有高壓MOS器件的基礎(chǔ)上，采用埋入式氧化硅隔離層，防止或改善MOS器件源漏穿通，從而在相同溝道長度的情況下，增大了器件的擊穿電壓。比起現(xiàn)有的高壓MOS器件，本發(fā)明可以在保證相同擊穿電壓的前提下縮小器件的尺寸，更大程度地增加產(chǎn)品集成度。


下面結(jié)合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明圖1是現(xiàn)有的高壓MOS器件截面示意圖；圖2是本發(fā)明高壓MOS器件截面示意圖；圖3是現(xiàn)有的高壓MOS器件在擊穿時(漏端電壓等于-12V)的載流子分布圖(空穴和電子)Vd＝-12V，Vs＝Vg＝Vb＝0V；圖4是本發(fā)明高壓MOS器件在擊穿(漏端電壓等于-29V)狀態(tài)下的載流子分布圖(空穴和電子)Vd＝-29V，Vs＝Vg＝Vb＝0V；圖5～圖10是本發(fā)明高壓MOS器件的工藝實現(xiàn)方法示意圖。
具體實施例方式
如圖2所示，本發(fā)明高壓MOS器件，在現(xiàn)有的高壓MOS器件結(jié)構(gòu)中，位于源漏兩端靠近溝道的位置加入埋入式氧化硅隔離層的結(jié)構(gòu)，通過這個結(jié)構(gòu)有效的減小了源漏兩端(尤其在漏端加上高壓的情況下)對溝道部分耗盡的影響，從而在不改變柵的有效長度的情況下增大了有效溝道長度。比起現(xiàn)有高壓MOS器件，在其他條件相同的情況下，更大程度上避免了溝道穿通的發(fā)生。下面通過一組TCAD(技術(shù)計算機模擬設(shè)計)模擬的數(shù)據(jù)結(jié)果來說明這一改進的具體實際效果。
在現(xiàn)有高壓PMOS器件的基礎(chǔ)上，柵的物理長度從原有的4um縮小到1.1um，由于溝道穿通的發(fā)生，擊穿電壓從原先的-36V降低到-12V，當保持其他條件不變，采用本發(fā)明所提出的埋入式氧化硅隔離結(jié)構(gòu)以后，擊穿電壓在1.1um的柵長情況下提高到-29V，效果提升非常明顯。與此同時，ION(驅(qū)動電流)從柵長等于4um的現(xiàn)有工藝條件下的-152uA/um提升到本發(fā)明采用的埋入式氧化硅隔離結(jié)構(gòu)1.1um柵長條件下的-217uA/um。
圖3是現(xiàn)有高壓MOS器件在擊穿時(漏端電壓等于-12V)的載流子分布圖。從圖3中可以看出對于現(xiàn)有高壓MOS器件，當漏端加上工作電壓時，源漏兩端對溝道部分的耗盡非常劇烈，已經(jīng)導致溝道穿通的發(fā)生，并且該擊穿是由于溝道穿通引起的。圖4是采用本發(fā)明的埋入式氧化硅隔離結(jié)構(gòu)以后的高壓MOS器件，在擊穿(漏端電壓等于-29V)狀態(tài)下的載流子分布圖。從圖4中可以看出當采用了埋入式氧化硅隔離結(jié)構(gòu)以后，源漏兩端對溝道部分的耗盡被大大削弱，溝道的穿通也因此得以避免，在此情況下?lián)舸┦怯捎诼┒说揭r底之間的PN結(jié)擊穿造成的。
圖5～圖10是本發(fā)明高壓MOS器件的工藝實現(xiàn)方法示意圖。
首先在普通的硅基板上刻蝕出兩條深溝，溝的深度應(yīng)與源漏到襯底的PN結(jié)結(jié)深相匹配(見圖5)。在所述深溝中淀積一定厚度(與兩側(cè)已刻去溝深相當)的氧化硅(見圖6)，通過對氧化硅的干法刻蝕形成氧化硅隔離層，類似于常規(guī)MOS器件工藝中氧化硅側(cè)墻的形成(見圖7)。緊接著通過外延法成長硅。契形的氧化硅隔離結(jié)構(gòu)會使外延硅最終成長融合在一起，直至高過硅最初的基板水平面(見圖8)。再通過化學機械平面化(CMP)工藝形成擁有埋入式氧化硅隔離層的硅基板(見圖9)。該埋入式氧化硅隔離結(jié)構(gòu)的頂部到硅表面的距離需要根據(jù)具體情況進行優(yōu)化。該距離過大會降低防止溝道穿通的效果；該距離過小會降低器件的驅(qū)動電流(I0N)。最后在此基礎(chǔ)上采用現(xiàn)有高壓MOS器件工藝獲得本發(fā)明所提出的新型高壓MOS器件結(jié)構(gòu)(見圖10)。在此后續(xù)的器件制作過程中，需要注意柵與埋入式氧化硅結(jié)構(gòu)之間的對準(Overlay)，該對準在高壓大尺寸器件工藝中不難實現(xiàn)。
權(quán)利要求
1.一種高壓MOS器件，其特征在于在器件的源漏兩端靠近溝道的位置加入埋入式氧化硅隔離層。
2.根據(jù)權(quán)利要求1所述的高壓MOS器件的工藝實現(xiàn)方法，其特征在于首先在普通的硅基板上刻蝕出兩條深溝；在深溝中淀積一定厚度的氧化硅；通過對氧化硅的干法刻蝕形成氧化硅隔離層；緊接著通過外延法成長硅，直至高過硅最初的基板水平面；再通過化學機械平面化工藝形成擁有埋入式氧化硅隔離層的硅基板。
3.根據(jù)權(quán)利要求2所述的工藝實現(xiàn)方法，其特征在于所述深溝的深度應(yīng)與源漏到襯底的PN結(jié)結(jié)深相匹配。
全文摘要
本發(fā)明公開了一種高壓MOS器件及其工藝實現(xiàn)方法，在原有器件的源漏兩端靠近溝道的位置加入埋入式氧化硅隔離層，并通過化學機械平面化(CMP)工藝形成擁有埋入式氧化硅隔離層的硅基板。本發(fā)明可以防止MOS器件源漏穿通，提高器件的擊穿電壓。
文檔編號H01L21/02GK1909242SQ20051002840
公開日2007年2月7日 申請日期2005年8月3日 優(yōu)先權(quán)日2005年8月3日
發(fā)明者陳曉波, 伍宏 申請人:上海華虹Nec電子有限公司