專利名稱：一種部分絕緣層上硅材料結構及制備方法
技術領域：
本發(fā)明半導體材料技術領域，主要應用于硅半導體集成電路，尤其是智能功率集成電路制造中。
背景技術：
在高低壓大電流兼容集成電路制造工藝中，常常需要設計一個或者幾個功率晶體管，而這些功率晶體管由于通常希望與低壓控制電路一起集成和工藝上的限制，一般只能從集成電路表面引出導線，在電流較小的時候，不會對集成電路功能和可靠性產生影響，但是在較大電流下，要求功率晶體管具有較小導通電阻時，集成電路的有效管芯面積與功率特性以及電路的制造成本有很大的關系?，F在大多數的功率集成電路中的功率晶體管還是縱向和橫向混合導電的，一般電流路徑都是通過外延或者較低摻雜的器件層流向埋層，再通過埋層橫向導電流出器件。這種器件在橫向方向很大(同時面積也很大)時將存在問題，這種問題表現為隨著面積的增大，器件的比導通電阻也越來越大。
如何限制器件的比導通電阻無限制地增大，是一個實際制造中值得研究的課題。
解決這個問題的方法可以簡單地分為兩種，一種是在所有電極引線尤其是功率器件的引線都從集成電路表面引出情況下進行器件結構、工藝進行優(yōu)化，以最大程度減弱這種對電路的不利影響的情況。其典型的材料結構為絕緣層上硅(SOI)，如圖2所示它包括三層結構，底層位普通基底材料，如硅，第二層(D層)為絕緣層，如二氧化硅，第三層為器件層，通常為摻雜的硅。該材料結構中，所述器件層中還可以有縱向絕緣隔離層，縱向絕緣隔離層一般為二氧化硅，其作用是將器件層分成不同的區(qū)域，如高壓器件區(qū)和低壓器件區(qū)，以便于將高壓器件和低壓器件集成在一個芯片上。但是普通的SOI結構是不能夠允許功率器件進行縱向垂直導電的，并且普通SOI在集成功率較大的器件時，其自身功耗引起的熱量受底部低熱導率的二氧化硅結構的限制，比較難于散發(fā)，這使得普通SOI材料結構在功率器件領域的商用化上受到限制。
另一種辦法是把功率器件做成縱向垂直導電的結構，其典型的材料結構如圖1所示在N+硅層上方具有兩層摻雜濃度不同的兩層N-硅層，兩層N-硅層之間有一段橫向隔離層(A層，用做PN結隔離用的P型導電區(qū))，上層N-硅層為與橫向隔離層的正上方具有兩層縱向隔離層(A層，用做PN結隔離用的P型導電區(qū))，所述隔離層將半導體材料分成高壓器件區(qū)(C)和低壓器件區(qū)(B)，其中高壓器件區(qū)(C)為縱向垂直導電的結構，可以集成縱向高壓功率器件。這種結構實質上是采用傳統(tǒng)的PN結隔離方式來形成垂直縱向導電的功率器件。采用PN結隔離的集成化功率器件在可靠性、工藝設計、器件結構帶來難度和某些性能的限制，如圖1所示這種結構存在寄生PNPN四層晶閘管結構，某些大電流和強干擾的情況下可能導致電路的閉鎖而失效，同時也可以看出這種結構因為需要較深的隔離PN結，工藝加工難度也較大，需要較好地結合工藝來設計器件。
如何將上述兩種方案的優(yōu)點結合起來，使材料結構及能將低壓器件和高壓器件分區(qū)集成，滿足高壓功率器件對功率處理能力和散熱的需要，又能避免采用傳統(tǒng)的PN結隔離方式帶來的寄生效應，是目前尚未解決的技術問題。解決這一問題的難點在于縱向高壓器件區(qū)的上下兩層之間的連接問題，即上下兩層之間應當具有較小的接觸電阻(保證良好的導電性)。

發(fā)明內容
本發(fā)明提供了一種部分絕緣層上硅材料結構(Partial SOI)，所述材料結構不僅有利于高壓器件和低壓器件的分區(qū)集成，同時避免了采用傳統(tǒng)的PN結隔離方式帶來的寄生效應，而且高壓器件區(qū)上下兩層之間具有良好的導電性(接觸電阻很小)和散熱性；同時，本發(fā)明給出了其材料結構的兩種制備方法。
一種部分絕緣層上硅材料結構，包括三層，第一層為支撐硅片層2，第三層為器件層1，其特征是，它還包括一層中間層3，所述中間層為起鍵合和導電作用的多晶硅層3，所述多晶硅層中勘入了一層開有一個或多個窗口的縱向隔離介質層5。
上述材料結構中，所述器件層1中可以包含一個或多個橫向隔離層介質層4，所述橫向隔離層介質層4位于縱向隔離介質層5的正上方，其作用是將器件層分成不同的區(qū)域，以便于高壓器件和低壓器件的分區(qū)集成。
縱向隔離介質層和橫向隔離介質層為介質材料，通?？梢允嵌趸?、氮化硅等，橫向隔離介質層還可以是其它不導電的多晶填充物?？v向隔離層的厚度沒有特別限制，但是，為了起到隔離作用，一般為10納米到10微米，總的厚度不宜超過多晶硅層3的厚度。橫向隔離層的厚度也沒有特別限制，但是，為了起到隔離作用，一般為10納米到10微米，總的厚度不宜太厚，太厚的話，會減小器件層的利用效率。
支撐硅片層的底部還可以有光刻對位標記6，以便后續(xù)工藝的制作。
本發(fā)明所述材料結構的制備方法可以分為二種，一種需要雙面光刻技術，另一種不需要雙面光刻技術。
本發(fā)明所述結構材料的制備方法之一(不需要雙面光刻技術)1)、材料準備選取所需要雜質濃度、分布、雜質類型、晶向以及其它應用中有特別要求的兩個硅片，要求它們至少一面是鏡面的光潔度。這些材料外形應符合半導體材料Semi標準，或者滿足半導體集成電路商業(yè)標準要求。
2)、橫向隔離介質層制備把準備作器件層的硅片采用深槽刻蝕和填充技術做成大致深槽基本填滿的硅片材料，填充材料可以是二氧化硅、氮化硅等，如圖5、圖6所示。
3)、縱向隔離層制備在做好橫向隔離介質層的硅片上采用熱氧化或者汽相沉積(CVD)等方式形成二氧化硅、氮化硅等介質層，并根據需要光刻開出介質層窗口，如圖7所示。
4)、多晶硅的生長把開出介質層窗口的片子的窗口部分刻蝕干凈，完好地露出硅表面，然后通過清洗后，利用低壓汽相化學淀積(LPCVD)技術生長多晶硅，多晶硅的厚度根據前面的介質層和后面化學機械拋光(CMP)的拋光損失來定，可以參考相應設備參數來確定，一般厚度范圍在0.1um-200um。在生長多晶時注意多晶與硅片開出介質層窗口的硅保持最小的自然氧化層，最好是沒有自然氧化層，如果設備條件良好，則可以一次生長到要求的厚度，如果設備條件不允許一次生長很厚的多晶硅，也可以多次生長多晶層以滿足所需的厚度，但是要保證每次多晶生長前及過程中自然氧化層厚度最小。如果設備條件限制，可以先生長一定厚度的多晶再轉到下面的外延步驟來滿足多晶硅的厚度要求。生長多晶可以根據需要進行原位摻雜，或者多晶生長完成后進行擴散、注入進行摻雜。也可以根據這種情況，進行多次多晶生長和摻雜。
把上一步生長過一層LPCVD多晶的硅片放到外延設備中去生長多晶硅或者單晶硅到所需的厚度，要求生長出來的多晶或者單晶硅粗糙度對CMP化學機械拋光設備來說是能夠接受的。當然外延過程中可以根據需要進行相應的摻雜。如果掌握直接在有二氧化硅圖形的硅片上生長出適合CMP化學機械拋光設備粗糙度的單晶或者多晶，也可以省略前一步驟工藝，如圖8所示。
5)、CMP平整化把前述生長適當多晶或者單晶厚度的片子拿到精度足夠的CMP化學機械拋光機上進行拋光，如果前面硅片生長二氧化硅和二氧化硅刻蝕后造成的表面臺階過大，比如10um以上，需要進行精密減薄再進行CMP化學機械拋光，如圖9，拋光后的多晶面是很平整的，且符合鍵合技術的要求。
6)、硅片鍵合把前述拋光后的片子與另一片硅片通過鍵合需要的親水處理后進行鍵合，注意的是這里兩個硅片都是除了親水處理形成的薄氧化外，沒有更多的氧化層，以保證鍵合硅片的電氣連接性。圖10是鍵合前先形成深槽方式在鍵合完成后示意圖，這個有橫向隔離層的片子可以是經過垂直方向鏡象操作完成的。
7)、器件層硅片減薄、拋光對需要進行減薄的器件層硅片進行減薄、拋光，以到達后需加工工藝的要求，如圖11。本發(fā)明所述結構材料的制備方法之二(需要雙面光刻技術)1)、材料準備選取所需要雜質濃度、分布、雜質類型、晶向以及其它應用中有特別要求的兩個硅片，要求它們至少一面是鏡面的光潔度，如果所用的硅片是雙面拋光的片子，則可以方便后面的光刻。這些材料外形應符合半導體材料Semi標準，或者滿足半導體集成電路商業(yè)標準要求。
2)、介質層生長采用熱氧化或者CVD等方式形成氧化層、氮化硅等介質層，介質厚度在10nm-50um范圍，介質生長的硅片可以是后面要被減薄的片子，也可以是襯底支撐片(這里以襯底支撐片為例子，這樣為例子雙面光刻步驟要簡單一點)，如圖12。
3)、開介質層窗口和光刻對位標記把生長介質層的硅片按照所需的圖形進行雙面光刻，一面根據需要開出介質層創(chuàng)口，而其背面刻出光刻對位標記，如圖13。
4)、多晶生長把開出介質層窗口的片子的窗口部分刻蝕干凈，完好地露出硅表面，然后通過清洗后，利用低壓汽相化學淀積技術生長多晶硅，多晶硅的厚度一般厚度范圍在0.1um-200um。在生長多晶時注意多晶與硅片開出介質層窗口的硅保持最小的自然氧化層，最好是沒有自然氧化層，如果設備條件良好，則可以一次生長到要求的厚度，如果設備條件不允許一次生長很厚的多晶硅，也可以多次生長多晶層以滿足所需的厚度，但是要保證每次多晶生長前及過程中自然氧化層厚度最小。如果設備條件限制，可以先生長一定厚度的多晶再轉到下面的外延步驟來滿足多晶硅的厚度要求。生長多晶可以根據需要進行原位摻雜，或者多晶生長完成后進行擴散、注入進行摻雜。也可以根據這種情況，進行多次多晶生長和摻雜。
把上一步生長過一層LPCVD多晶的硅片放到外延設備中去生長到所需的厚度，要求生長出來的多晶或者單晶硅粗糙度對CMP化學機械拋光設備來說是能夠接受的。當然外延過程中可以根據需要進行相應的摻雜。如果掌握直接在有二氧化硅圖形的硅片上生長出適合CMP化學機械拋光設備粗糙度的單晶或者多晶，也可以省略前一步工藝，如圖14。
5)、CMP平整化把前述生長適當多晶或者單晶厚度的片子拿到精度足夠的CMP化學機械拋光機上進行拋光，如果前面硅片生長二氧化硅和二氧化硅刻蝕后造成的表面臺階過大，比如10um以上，需要進行精密減薄再進行CMP化學機械拋光，如圖15，拋光后的多晶面是很平整的，且符合鍵合技術的要求。
6)、硅片鍵合把前述拋光后的片子與另一片硅片通過鍵合需要的親水處理后進行鍵合，注意的是這里兩個硅片都是除了親水處理形成的薄氧化外，沒有更多的氧化層，以保證鍵合硅片的電氣連接性。
7)、對位標記處理如果是對位標記制作在將要減薄的硅片上，就還需要進行一次雙面光刻將對位標記轉移到不進行減薄的硅片上來，以保證圖形在后續(xù)加工工藝的對位，否則可以跳過此步驟。
8)、器件層硅片減薄對需要進行減薄的器件層硅片進行減薄、拋光，以到達后需加工工藝的要求。
9)、橫向隔離層制備把準備作器件層的硅片采用深槽刻蝕和填充技術做成大致深槽基本填滿的硅片材料，并且平整化，填充材料可以是二氧化硅、氮化硅等。
至此，通過本方法完成了硅和二氧化硅平面混合鍵合材料的制造。可以在后續(xù)工藝進行所需要的加工了。
自然，行業(yè)內技術人員根據本方法的精神還可以在其它表面不平整的硅片上實現硅片直接鍵合，如圖17就是這樣的一個例子，圖中(8)、(9)表示不是硅的其它材料，如二氧化硅、氮化硅等，這里不再詳細敘述了。
本發(fā)明的有益效果是1)、在高低壓大電流兼容集成電路制造工藝中，采用本結構和方法，可以集成一個或者數個能夠縱向垂直導電的大電流功率器件。
2)、本方法與PN結隔離方法相比有更好的可靠性，降低了干擾環(huán)境下電路閉鎖效應引起電路失效的幾率。
3)、與PN結隔離相比，由于不必特別考慮隔離問題，器件的工藝設計考慮相對比較容易一些。
4)、與普通SOI結構相比，由于在垂直導電的部分沒有熱阻較大的二氧化硅，因此散熱性好。


圖1是具有PN結隔離方法示意圖，圖中A表示用做PN結隔離用的P型導電區(qū)，B是低壓小功率集成電路區(qū)，C是高壓大電流垂直導電區(qū)。
圖2是普通SOI材料結構示意圖，相應的D是做隔離用的二氧化硅，E是器件區(qū)。
圖3是本發(fā)明所述一種材料結構的剖面示意圖，1為器件層，2表示導電或支撐硅片，3表示起鍵合和導電作用的多晶硅層，4表示起橫向隔離作用的介質層，可以是二氧化硅、氮化硅及可能的多晶等填充物，5表示起縱向隔離作用的介質層，可以是二氧化硅、氮化硅等。
圖4是本發(fā)明所述另一種材料結構的剖面示意圖，1為器件層，2表示導電或支撐硅片，3表示起鍵合和導電作用的多晶硅層，5表示起縱向隔離作用的介質層，可以是二氧化硅、氮化硅等，6表示雙面光刻對位標記。
圖5是硅片刻蝕出深槽后的剖面圖。
圖6是圖5結構填充深槽及形成橫向隔離層后剖面示意圖。
圖7是圖6開出介質層窗口后剖面示意圖。
圖8是圖7生長多晶硅和外延層后剖面示意圖。
圖9圖8經過減薄、拋光后的剖面示意圖。
圖10是圖9與另一個襯底支撐硅片鍵合后，在垂直方向上進行鏡象對稱(翻轉)后剖面示意圖。
圖11是圖10減薄、拋光上面的一個硅片后的剖面示意圖。
圖12是采用雙面光刻方式生長縱向隔離介質層后的剖面示意圖。
圖13是圖12開出二氧化硅窗口后剖面示意圖。
圖14是圖13生長多晶硅和外延層后剖面示意圖。
圖15是圖14經過減薄、拋光后的剖面示意圖。
圖16是圖15通過與另一個襯底支撐硅片鍵合，并且減薄、拋光上面硅片后剖面示意圖。
圖11、16與圖3、4是同樣的圖，這里是為了更清楚表示出制作流程而重設。
圖17表示根據本方法精神可以在表面不平整的硅片上實現鍵合的例子，圖中(8)、(9)表示不是硅的其它材料，如二氧化硅、氮化硅等。
具體實施例方式
本發(fā)明的具體實施方式
不僅限于以下的描述，可以根據本發(fā)明的精神，采用其他類似的方法。
下面以采用雙面光刻來形成如圖4結構，作為本發(fā)明的一個具體實施方式
。
選取經清洗、拋光處理好的4時硅片(2)，通過熱氧化方法或者其它CVD或者濺射方法形成一定氧化層，比如1um，如圖12所示；再通過雙面光刻腐蝕出氧化層窗口，并在其背面形成雙面對位標記(6)，如圖13所示；然后在LPCVD設備中采用常規(guī)多晶硅生長方法生長一層多晶硅，厚度在20nm-1um，然后進行所需的雜質摻雜，此多晶生長時需要防止在硅片氧化層窗口形成較厚的自然氧化層，多晶生長和摻雜完成后把此硅片經過清洗后放到外延設備中進行含有需要雜質的外延生長，生長厚度10-20um(如圖14)所示)；此厚度應該大于氧化層厚度，并適合減薄、CMP化學機械拋光加工工藝，這里氧化層厚度不大，只需要CMP化學機械拋光就行了，在拋光過程中要求硅片表面要平整光潔，盡量接近理想平面，局部不平整小于0.3um，總厚度變化小于5um，翹曲度小于20um，如圖15所示；將硅片(1)和經過上述工藝的硅片(2)進行清洗，處理掉表面自然氧化層，再通過親水性清洗處理，再送到鍵合設備進行預鍵合，預鍵合后經過清洗通過800-1150攝氏度的溫度增加鍵合強度，經過強化后將鍵合好的沒有對位標記的硅片(1)這一面送到精密減薄機去減薄，減薄到距離鍵合面比如20um處，然后再通過拋光掉5-10um的硅層，最后得到10-15um的硅層(1)，結構如圖16所示。這樣就完成材料制備的一個例子。
本發(fā)明方法描述中所涉及的半導體集成電路器件的制造工藝，如硅片的準備(清洗、拋光)、氧化形成氧化層、減薄、鍵合、深槽刻蝕填充、摻雜(如離子注入、擴散)、外延、顯影、腐蝕等的具體工藝方法、工藝參數、所用材料、化工藥品不是本發(fā)明的主題，并且這些是本領域技術人員所熟知和基本通用的，這里不再詳述。
權利要求
1.一種部分絕緣層上硅材料結構，包括三層，第一層為支撐硅片層(2)，第三層為器件層(1)，其特征是，它還包括一層中間層，所述中間層為起鍵合和導電作用的多晶硅層(3)，所述多晶硅層中勘入了一層開有一個或多個窗口的縱向隔離介質層(5)。
2.根據權利要求1所述的一種部分絕緣層上硅材料結構，其特征是，所述器件層(1)中可以包含一個或多個橫向隔離介質層(4)，所述橫向隔離介質層(4)位于縱向隔離介質層(5)的正上方，其作用是將器件層分成不同的區(qū)域，以便于高壓器件和低壓器件的分區(qū)集成。
3.根據權利要求1或2所述的一種部分絕緣層上硅材料結構，其特征是，所述縱向隔離介質層(5)可以是二氧化硅、氮化硅；所述橫向隔離介質層(4)可以是二氧化硅、氮化硅或者其它不導電的多晶填充物。
4.根據權利要求2所述的一種部分絕緣層上硅材料結構，其特征是，所述隔離介質層(4、5)的厚度為10納米到10微米。
5.根據權利要求1或2所述的一種部分絕緣層上硅材料結構，其特征是，所述支撐硅片層(2)的底部還可以有光刻對位標記(6)。
6.一種部分絕緣層上硅材料結構的制備方法，其特征是，它包括以下步驟1)、材料準備選取所需要雜質濃度、分布、雜質類型、晶向以及其它應用中有特別要求的兩個硅片，要求它們至少一面是鏡面的光潔度；2)、橫向隔離介質層制備把準備作器件層的硅片采用深槽刻蝕和填充技術做成大致深槽基本填滿的硅片材料，填充材料可以是二氧化硅、氮化硅等；3)、縱向隔離層制備在做好橫向隔離介質層的硅片上采用熱氧化或者汽相沉積等方式形成二氧化硅、氮化硅等介質層，并根據需要光刻開出介質層窗口；4)、多晶硅的生長把開出介質層窗口的片子的窗口部分刻蝕干凈，完好地露出硅表面，然后通過清洗后，利用低壓汽相化學淀積技術和外延生長技術生長多晶硅，多晶硅的厚度一般厚度范圍在0.1um-200um；5)、CMP平整化將前述生長適當多晶硅厚度的片子進行拋光，拋光之前也可以進行適當的減?。?)、硅片鍵合把前述拋光后的片子與另一片硅片通過親水處理后進行鍵合；7)、器件層硅片減薄、拋光對需要進行減薄的器件層硅片進行減薄、拋光，以到達后需加工工藝的要求。
7.一種部分絕緣層上硅材料結構的制備方法，其特征是，它包括以下步驟1)、材料準備選取所需要雜質濃度、分布、雜質類型、晶向以及其它應用中有特別要求的兩個硅片，要求它們至少一面是鏡面的光潔度；2)、介質層生長采用熱氧化或者CVD等方式形成氧化層、氮化硅等介質層，介質厚度在10nm-50um范圍；3)、開介質層窗口和光刻對位標記把生長介質層的硅片按照所需的圖形進行雙面光刻，一面根據需要開出介質層窗口，而其背面刻出光刻對位標記；4)、多晶生長把開出介質層窗口的片子的窗口部分刻蝕干凈，完好地露出硅表面，然后通過清洗后，利用低壓汽相化學淀積技術生長多晶硅，多晶硅的厚度一般厚度范圍在0.1um-200um；5)、CMP平整化將前述生長適當多晶硅厚度的片子進行拋光，拋光之前也可以進行適當的減?。?)、硅片鍵合把前述拋光后的片子與另一片硅片通過親水處理后進行鍵合；7)、對位標記處理如果是對位標記制作在將要減薄的硅片上，就還需要進行一次雙面光刻將對位標記轉移到不進行減薄的硅片上來，以保證圖形在后續(xù)加工工藝的對位，否則可以跳過此步驟；8)、器件層硅片減薄對需要進行減薄的器件層硅片進行減薄、拋光，以到達后需加工工藝的要求；9)、橫向隔離層制備把準備作器件層的硅片采用深槽刻蝕和填充技術做成大致深槽基本填滿的硅片材料，并且平整化，填充材料可以是二氧化硅、氮化硅等。
全文摘要
一種部分絕緣層上硅材料結構，包括三層，第一層為支撐硅片層，第三層為器件層，其特征是，它還包括起鍵合和導電作用的多晶硅中間層，多晶硅層中勘入了一層開有一個或多個窗口的縱向隔離介質層，器件層中可以包含一個或多個位于縱向隔離介質層正上方的橫向隔離層介質層。一種部分絕緣層上硅材料結構的制備方法，主要包括采用深槽刻蝕和填充技術制備橫向隔離層的步驟；采用熱氧化或者汽相沉積等方式和光刻技術制備縱向隔離層步驟；利用低壓汽相化學淀積和外延技術制備多晶硅步驟；以及鍵合、減薄、拋光等步驟。所屬材料結構不僅有利于高壓器件和低壓器件的分區(qū)集成，同時避免了采用傳統(tǒng)的PN結隔離方式帶來的寄生效應，而且高壓器件區(qū)上下兩層之間具有良好的導電性和散熱性。
文檔編號H01L21/762GK1719613SQ20051002112
公開日2006年1月11日 申請日期2005年6月21日 優(yōu)先權日2005年6月21日
發(fā)明者譚開洲, 楊謨華, 劉勇, 徐世六, 馮建, 楊洪東, 于奇, 李竟春 申請人:電子科技大學