專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及對(duì)等離子體顯示板的電極施加放電維持脈沖電壓的維持驅(qū)動(dòng)器。
背景技術(shù)：
等離子體顯示裝置如圖4所示，具有PDP101、維持驅(qū)動(dòng)器102、掃描驅(qū)動(dòng)器103、數(shù)據(jù)驅(qū)動(dòng)器104以及顯示板控制部105。
三電極面放電型構(gòu)造的PDP101，背面基板上沿顯示板的縱方向配置地址電極A，前面基板上交替地沿顯示板的橫方向配置維持電極X與掃描電極Y。
維持電極X互相相連，電位實(shí)質(zhì)上相等。地址電極A與掃描電極Y，可由數(shù)據(jù)驅(qū)動(dòng)器104與掃描驅(qū)動(dòng)器103逐條地使電位分別產(chǎn)生變化。
在維持電極X與掃描電極Y的互相緊挨著的電極對(duì)與地址電極A的交叉點(diǎn)上，設(shè)置放電單元P。各放電單元P的內(nèi)部封入氣體。在放電單元P的表面設(shè)有電介質(zhì)層、保護(hù)電極與電介質(zhì)層的保護(hù)層以及含有熒光體的熒光層。
熒光層上對(duì)每個(gè)放電單元分別涂上發(fā)出RGB各色熒光的熒光體，各放電單元構(gòu)成RGB中的任意一個(gè)子像素。RGB三色的子像素構(gòu)成一個(gè)像素。
維持驅(qū)動(dòng)器102同時(shí)驅(qū)動(dòng)PDP101的維持電極X的全部電極，僅在規(guī)定時(shí)間輸出周期性地反復(fù)的放電維持脈沖電壓。
掃描驅(qū)動(dòng)器103使PDP101的掃描電極Y的各電位個(gè)別地變化。特別是以規(guī)定的順序?qū)呙桦姌OY施加掃描脈沖電壓。
數(shù)據(jù)驅(qū)動(dòng)器104使PDP101的地址電極A的各電位個(gè)別地變化，特別是將視頻信號(hào)存儲(chǔ)于每行，選擇應(yīng)發(fā)光的子像素存在的列的地址電極A，對(duì)選中的地址電極施加地址脈沖電壓。
顯示板控制部105控制維持驅(qū)動(dòng)器102、掃描驅(qū)動(dòng)器103、數(shù)據(jù)驅(qū)動(dòng)器104各自產(chǎn)生的脈沖電壓的定時(shí)。
維持驅(qū)動(dòng)器102要求高的輸出電壓電平，因此用高耐壓元件構(gòu)成電路。又，為提高電路的電源效率，往往采用將輸出振幅回授到控制電路的電源線的自舉電路，使只在輸出電壓波形高電平時(shí)，電路動(dòng)作有效地起作用。
圖5示出含有自舉電路的維持驅(qū)動(dòng)器102。將輸出MOS晶體管36、37的連接點(diǎn)OUT連接到維持電極X。
這里，維持驅(qū)動(dòng)器102用集成化的半導(dǎo)體裝置構(gòu)成，電源端子VCC、接地端子GND、高電位側(cè)電源端子VB、輸出端子NO、以及低電位側(cè)端子VS等是半導(dǎo)體裝置的外部端子，輸入電路1、電平位移電路2、接收電路3、基準(zhǔn)電壓電路20、保護(hù)電路7以及輸出電路18集成于半導(dǎo)體裝置內(nèi)。
高耐壓浮置塊19其構(gòu)成浮置塊19的島區(qū)域被連接到比電源端子VCC更高的半導(dǎo)體裝置內(nèi)的最高電位即高電位側(cè)電源端子VB，以其最高電位偏置。而且接收電路3、基準(zhǔn)電壓電路20、保護(hù)電路7以及輸出電路18做進(jìn)高耐壓浮置塊19內(nèi)的元件形成區(qū)域內(nèi)。
該維持驅(qū)動(dòng)器102通過(guò)輸入電路1接收從外部輸入的輸入信號(hào)HIN，電平位移電路2將輸入電路1的輸出信號(hào)作電平位移，傳送到高耐壓浮置塊19內(nèi)的接收電路3。
接收電路3進(jìn)行脈沖波形的整形。輸出電路18是為擴(kuò)大輸出電流能力用的電路，謀求信號(hào)處理電路的輸出信號(hào)的功率放大。然后，維持驅(qū)動(dòng)器102高速地開(kāi)關(guān)驅(qū)動(dòng)接于輸出端子HO的輸出NOS晶體管36的柵極。
基準(zhǔn)電壓電路20由共同連接漏極與柵極、二極管連接的MOS晶體管22與接于其漏極與高電位側(cè)電位端子VB之間的電阻21的串聯(lián)電路構(gòu)成，取出MOS晶體管22的源-漏極間的電壓作為基準(zhǔn)電壓Vref。該基準(zhǔn)電壓與MOS晶體管22的閾值電壓Vt相等。
保護(hù)電路7通過(guò)用電阻5、6對(duì)高電位側(cè)電源端子VB與低電位側(cè)電源端子VS之間的電壓進(jìn)行電阻分壓，并用比較器4將電阻分壓后的電位與MOS晶體管22的漏極電位加以比較，從而監(jiān)視高耐壓浮置塊19內(nèi)的電源電壓(高電位側(cè)電源端子VB與低電位側(cè)電源端子VS之間的電壓)的異常。
而且，通過(guò)將比較器4的輸出端連接于所述輸出電路18的輸入端，以構(gòu)成線“與”電路。這樣，當(dāng)高耐壓浮置塊19的電源電壓異常增大時(shí)，比較器4的輸出就為低電平，阻斷輸出電路18的輸入，使輸出電路18的動(dòng)作停止。防止對(duì)構(gòu)成輸出電路18的功率晶體管、外部連接到輸出端子HO的輸出MOS晶體管36、37的柵極施加過(guò)大的電壓，從而防止對(duì)它們的破壞。
根據(jù)外部輸入的信號(hào)LIN，通過(guò)輸入電路40、信號(hào)處理電路41、輸出電路42對(duì)輸出MOS晶體管37進(jìn)行控制。
圖5中輸出MOS晶體管37導(dǎo)通期間，對(duì)電容器39供給從低電壓側(cè)電源VCC只降低二極管38的VF0.7V的電壓。輸出MOS晶體管36導(dǎo)通期間，VS端子大致上升到HV電壓，高電壓電源VB為“VS+VCC-0.7”V。輸出MOS晶體管36、37的導(dǎo)通期間，高電壓電源VB因電容器39的容量值產(chǎn)生變化。
因此就以控制電路的電源電壓變化的狀態(tài)使電路動(dòng)作，當(dāng)該電源電壓上重疊浪涌電壓時(shí)，就存在控制電路破壞的危險(xiǎn)性。進(jìn)而也會(huì)產(chǎn)生破壞輸出MOS晶體管36、37的危險(xiǎn)性。
因此也要求對(duì)電源電壓上重疊的浪涌電壓的保護(hù)動(dòng)作功能。如要使該保護(hù)動(dòng)作功能穩(wěn)定地發(fā)揮作用，穩(wěn)定的基準(zhǔn)電壓源是必要的。
圖5中采用由MOS晶體管22與電阻21的串聯(lián)電路構(gòu)成的簡(jiǎn)單的基準(zhǔn)電壓電路20，基準(zhǔn)電壓Vref取決于MOS晶體管22的閾值電壓Vt。MOS晶體管22的閾值電壓Vt的大小，或因MOS晶體管的制造離散性而異，或具有固有的溫度特性。因此存在的問(wèn)題是，這成為每個(gè)半導(dǎo)體裝置保護(hù)電路7的檢測(cè)靈敏度不同、或檢測(cè)靈敏度隨環(huán)境溫度而變化的原因，而產(chǎn)生難以保證半導(dǎo)體裝置的電路動(dòng)作的問(wèn)題。
因此，即使增加電路構(gòu)成的MOS晶體管數(shù)，設(shè)計(jì)溫度特性穩(wěn)定且偏差小的線性電路(基準(zhǔn)電壓電路)，因?yàn)樽鲞M(jìn)半導(dǎo)體裝置內(nèi)的MOS晶體管之間的電氣特性的相對(duì)離散性大，也不能使偏差小到用雙極晶體管構(gòu)成的線性電路的程度。
而且一般說(shuō)，用雙極晶體管構(gòu)成的半導(dǎo)體裝置的情況，由于雙極晶體管的相對(duì)離散性小、容易構(gòu)成精度好、絕對(duì)值偏差小的基準(zhǔn)電壓電路20。然而，在將維持驅(qū)動(dòng)器102集成于半導(dǎo)體裝置內(nèi)那樣的前提下進(jìn)行考慮時(shí)，作為用于維持驅(qū)動(dòng)器102的雙極晶體管，要求400V以上的高耐壓特性，有必要使用高耐壓用的雙極晶體管。
高耐壓雙極晶體管有必要將護(hù)圈形成于形成晶體管的島區(qū)域內(nèi)，產(chǎn)生單體的形狀比通常的雙極晶體管的問(wèn)題。對(duì)于這一點(diǎn)說(shuō)明如下。
圖6(a)示出形成于半導(dǎo)體基板內(nèi)的高耐壓浮置塊19的平面構(gòu)成。圖6(b)示出NPN雙極晶體管的平面圖。這里圖6(a)與圖6(b)的放大倍數(shù)相同。
如圖6(b)所示，為使NPN雙極晶體管作為單體元件起作用，以分離擴(kuò)散區(qū)域23對(duì)NPN雙極晶體管的最外環(huán)進(jìn)行電氣分離。保持NPN雙極晶體管的晶體管作用的主要部分是晶體管活性區(qū)域24，位于晶體管島區(qū)域的中央。在晶體管活性區(qū)域24中形成未圖示的集電極擴(kuò)散層、基極擴(kuò)散層、發(fā)射極擴(kuò)散層以及連接它們的電極。而且，NPN雙極晶體管的元件耐壓，通過(guò)在晶體管活性區(qū)域24與分離擴(kuò)散區(qū)域之間形成護(hù)圈25a、25b、25C，從而確保高的耐壓特性。為進(jìn)一步確保高的耐壓，必須進(jìn)一步增加護(hù)圈數(shù)，在晶體管活性區(qū)域24的周圍形成護(hù)圈用的寬大的面積是必要的。
高耐壓浮置塊19，如圖6(a)所示由N型半導(dǎo)體產(chǎn)生的島區(qū)域構(gòu)成，其中央部分集成MOS晶體管、電阻、電容等半導(dǎo)體元件，將這些元件組形成于元件形成區(qū)域26內(nèi)(1200μ×400μm大小)，為包圍該元件形成區(qū)域26，有約100μm寬的護(hù)圈區(qū)域，在最外環(huán)形成分離擴(kuò)散區(qū)域27。因此，高耐壓浮置塊19形成1400μm×600μm左右的大小。
該高耐壓浮置塊19也在元件形成區(qū)域26與分離擴(kuò)散區(qū)域27之間設(shè)有護(hù)圈28a、28b、28c，包括元件形成區(qū)域26的全部，謀求耐壓的提高。為增大元件耐壓，護(hù)圈對(duì)于元件形成區(qū)域26的周邊部是必要的，這在特開(kāi)平6-21358號(hào)公報(bào)被介紹。
又，為構(gòu)成穩(wěn)定的基準(zhǔn)電壓電路，至少需要2個(gè)NPN雙極晶體管，對(duì)于由與周邊部分離、獨(dú)立動(dòng)作的高耐壓NPN雙極晶體管的構(gòu)成來(lái)說(shuō)，在高耐壓NPN雙極晶體管的元件區(qū)域內(nèi)需要多個(gè)護(hù)圈。而且，配置護(hù)圈的護(hù)圈區(qū)其所要的耐壓越大面積也越大。舉一例說(shuō)明之，如圖6(b)所示，約400V耐壓的一個(gè)NPN雙極晶體管的形成所要的區(qū)域，晶體管動(dòng)作的主要部分即晶體管活性區(qū)域24的大小為約40μm×60μm，形成3條護(hù)圈的護(hù)圈區(qū)域的寬度為約100μm。
具體地說(shuō)，如圖7所示為使基準(zhǔn)電壓電路20穩(wěn)定化，將2個(gè)NPN雙極管23A、23B配置于高耐壓浮置塊19的外側(cè)，就需要寬大的面積，使半導(dǎo)體裝置的集成度降低。
如上所述，采用圖5所示的簡(jiǎn)單電路構(gòu)成的基準(zhǔn)電壓電路20時(shí)，電阻21或MOS晶體管22的制造離散性大，特別是MOS晶體管22的閾值電壓Vt的離散，成為使保護(hù)電路的檢測(cè)精度劣化的主要原因，存在不能充分保證半導(dǎo)體裝置電氣特性的問(wèn)題。因此說(shuō)，當(dāng)用多個(gè)MOS晶體管構(gòu)成電路時(shí)，存在不能充分得到MOS晶體管的相對(duì)值精度，保證保護(hù)電路7的檢測(cè)靈敏度的絕對(duì)值的電路設(shè)計(jì)困難的問(wèn)題。
如用相對(duì)值精度好的雙極晶體管，則可以構(gòu)成可保證動(dòng)作電壓絕對(duì)值的基準(zhǔn)電壓電路。然而為了集成維持驅(qū)動(dòng)器102，就要有高耐壓特性的雙極晶體管，當(dāng)用有護(hù)圈的高耐壓雙極晶體管構(gòu)成電路時(shí)，存在半導(dǎo)體裝置集成度惡化的問(wèn)題。
本發(fā)明為解決上述問(wèn)題，其第1目的在于即使不用有護(hù)圈的高耐壓雙極晶體管也能提供可集成化的半導(dǎo)體裝置。
又，第2目的在于提供內(nèi)藏能保證穩(wěn)定的電路動(dòng)作的保護(hù)電路的高耐壓的半導(dǎo)體裝置。

發(fā)明內(nèi)容
本發(fā)明的權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于具備施加從低電位變動(dòng)到高電位的電源電壓的高電位側(cè)電源端子，以分離擴(kuò)散區(qū)域包圍在半導(dǎo)體基板上形成的半導(dǎo)體層，構(gòu)成島狀，用所述高電位側(cè)電源端子的電壓偏置該島的電位的浮置塊、源極連接于低電位側(cè)電源端子，對(duì)所述高電位側(cè)電源端子與漏極之間輸出基準(zhǔn)電壓的MOS晶體管、將集電極與基極一起連接到所述高電位側(cè)電源端子的第1和第2雙極晶體管、連接于所述第1雙極晶體管的發(fā)射極與所述MOS晶體管的漏極之間的第1電阻、串聯(lián)連接于所述第2雙極晶體管的發(fā)射極與所述MOS晶體管的漏極之間的第2、第3電阻、以及比較所述第2、第3電阻的中間連接點(diǎn)與所述第1雙極晶體管的發(fā)射極電位，控制所述MOS晶體管的導(dǎo)通的差動(dòng)放大器，將所述第1、第2雙極晶體管的晶體管活性區(qū)域、所述MOS晶體管以及所述第1～第3電阻形成于所述浮置塊內(nèi)。
又，本發(fā)明的權(quán)利要求2所述的半導(dǎo)體裝置是權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述浮置塊以其中央部分作為元件形成區(qū)域，形成護(hù)圈使其包圍所述元件形成區(qū)域的外側(cè)，在所述元件形成區(qū)域內(nèi)形成所述第1、第2雙極晶體管、所述MOS晶體管以及所述第1～第3電阻。
又，本發(fā)明的權(quán)利要求3所述的半導(dǎo)體裝置是權(quán)利要求1或2所述的半導(dǎo)體管裝置，其特征在于，具備串聯(lián)連接于所述低電位側(cè)電源端子與所述高電位側(cè)電源端子之間的第4、第5電阻，和比較所述MOS晶體管的漏極電位與所述第4、第5電阻形成的中間連接點(diǎn)的電位的比較器，根據(jù)所述比較器的輸出，使集成于所述浮置塊內(nèi)的元件形成區(qū)域中的信號(hào)處理電路的輸出信號(hào)停止。
又，本發(fā)明的權(quán)利要求4所述的半導(dǎo)體裝置是權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，具備恒流電源連接到發(fā)射極，集電極與基極連接于所述高電位側(cè)電源端子的第3雙極晶體管、以及將所述第3雙極晶體管的基極-發(fā)射極間電壓與以所述基準(zhǔn)電壓的基礎(chǔ)的規(guī)定電壓加以比較的第2比較器，根據(jù)所述第2比較器的輸出，使集成于所述浮置塊內(nèi)的元件形成區(qū)域中的信號(hào)處理電路的輸出信號(hào)停止。
采用此構(gòu)成，共同連接集電極與基極的雙極晶體管能以連接到高電位側(cè)電源端子的狀態(tài)構(gòu)成基準(zhǔn)電壓電路，故在連接高電位側(cè)電源端子的浮置塊的區(qū)域內(nèi)，可以形成不用分離擴(kuò)散區(qū)域的雙極晶體管的基極/發(fā)射極區(qū)域。因此，可以共用第1、第2雙極晶體管用的護(hù)圈與信號(hào)處理電路用的護(hù)圈，可將雙極晶體管集成于浮置塊的內(nèi)部，以小的面積輸出高精度的基準(zhǔn)電壓。
通過(guò)將第4、第5電阻串聯(lián)連接在高電位側(cè)電源端子與低電位側(cè)電源端子之間，用比較器將其中間連接點(diǎn)與基準(zhǔn)電壓加以比較，可以穩(wěn)定地檢測(cè)出集成于浮置塊內(nèi)的信號(hào)處理電路的電源電壓(高電位側(cè)電源端子與低電位側(cè)電源端子之間的電壓)的電源變動(dòng)，從而能保證集成化的信號(hào)處理電路的穩(wěn)定的電路動(dòng)作。
可以在電源電壓下降，且大于等于控制電路正常動(dòng)作的電源電壓時(shí)，停止作為外部連接于輸出端子HO的開(kāi)關(guān)元件的、輸出MOS晶體管或絕緣柵雙極晶體管(Insnlated Gate Bipolar Transistor)的動(dòng)作，防止因電源電壓下降時(shí)的異常動(dòng)作引起的破壞。
具備當(dāng)環(huán)境溫度超過(guò)可動(dòng)作范圍并上升時(shí)，對(duì)所述第3雙極晶體管的基-發(fā)射極間電壓與以所述基準(zhǔn)電壓為基礎(chǔ)的規(guī)定電壓進(jìn)行比較的第2比較器，利用所述比較器的輸出，使集成于所述浮置塊內(nèi)的元件形成區(qū)域的信號(hào)處理電路的輸出信號(hào)停止，從而可防止環(huán)境溫度外升時(shí)的破壞。


圖1為本發(fā)明的實(shí)施形態(tài)1的維持驅(qū)動(dòng)器用的半導(dǎo)體裝置的電路圖。
圖2為該實(shí)施形態(tài)中半導(dǎo)體裝置的主要部分的平面圖。
圖3為本發(fā)明的實(shí)施形態(tài)2維持驅(qū)動(dòng)器用的半導(dǎo)體裝置的電路圖。
圖4為等離子體顯示裝置的一般構(gòu)成圖。
圖5為已有例中的維持驅(qū)動(dòng)器及其周邊的電路圖。
圖6用于說(shuō)明已有的半導(dǎo)體裝置的平面構(gòu)成。
圖7為已有的半導(dǎo)體裝置中使用2個(gè)高耐壓晶體管時(shí)的平面圖。
具體實(shí)施例方式
以下基于圖1～圖3說(shuō)明本發(fā)明的各實(shí)施形態(tài)。
實(shí)施形態(tài)1圖1與圖2示出本發(fā)明的實(shí)施形態(tài)1。
圖1示出具有包含自舉電路的維持驅(qū)動(dòng)器102的PDP信號(hào)處理用的半導(dǎo)體裝置。
圖1所示的維持驅(qū)動(dòng)器中，其輸入電路1與電平位移電路2因施加于電源端子VCC與接地端子GND之間的電源電壓而動(dòng)作。
高耐壓浮置塊19是在半導(dǎo)體基板內(nèi)部構(gòu)成的N型半導(dǎo)體島區(qū)，高電位側(cè)電源端子VB連接到該島區(qū)，島電位以高電位側(cè)電源端子的施加電壓偏置，從低電位(約20V)變化到高電位(約400V)。此外，低電位側(cè)電源端子VS成為集成于高耐壓浮置塊19內(nèi)的信號(hào)處理電路用的低電位側(cè)電源端子。
該高耐壓浮置塊19內(nèi)具有接收電路3、保護(hù)電路7、基準(zhǔn)電壓電路17以及作為信號(hào)處理電路的輸出電路18。
經(jīng)輸入電路1輸入的輸入信號(hào)IN，通過(guò)電平位移電路2輸入到高耐壓浮置塊19內(nèi)的接收電路3，根據(jù)該接收電路3的輸出信號(hào)驅(qū)動(dòng)輸出電路18，從輸出端子HO輸出高電壓輸出信號(hào)。
基準(zhǔn)電壓電路17由以下各部分構(gòu)成作為將集電極與基極連接到高電位側(cè)電源端子VB的第1雙極晶體管的NPN雙極晶體管10，作為連接于NPN雙極晶體管10的發(fā)射極與基準(zhǔn)電壓輸出端之間的第1電阻的電阻9，作為將集電極與基極連接到高電位側(cè)電源端子VB的第2雙極晶體管的NPN雙極晶體管12，作為串聯(lián)連接于NPN雙極晶體管12的發(fā)射極與基準(zhǔn)電壓輸出端之間的第2、第3電阻的電阻11、14，將電阻11與電阻14的中間連接點(diǎn)的電位和NPN雙極晶體管10的發(fā)射極電位之間的電位差加以比較的CMOS差動(dòng)放大器8，以及放大差動(dòng)放大器8的輸出信號(hào)的P溝道MOS晶體管16、N溝道(channel)MOS晶體管15、13。
該基準(zhǔn)電壓電路17是俗稱帶隙型恒壓電路的一種，電路設(shè)定得使NPN雙極晶體管10、12的尺寸、特別是發(fā)射極面積的尺寸不同，進(jìn)而使NPN雙極晶體管10、12的動(dòng)作電流不同。
而且，通過(guò)差動(dòng)放大器8、MOS晶體管16、15、13構(gòu)成負(fù)反饋回路，使電路工作以使電阻11、14的中間連接點(diǎn)的電位與NPN雙極晶體管10的發(fā)射極電位達(dá)到平衡狀態(tài)。
這樣，相對(duì)于環(huán)境溫度也能輸出穩(wěn)定的輸出電壓(基準(zhǔn)電壓Vref)。該基準(zhǔn)電壓Vref約為1.2V，幾乎不發(fā)生偏差。
又，由于基準(zhǔn)電壓電路17將NPN雙極晶極管10、12的集電極連接到高耐壓浮置塊19的高電位側(cè)電源端子VB構(gòu)成電路，故可將NPN雙極晶體管10、12的晶體管活性區(qū)域與其他半導(dǎo)體元件一起形成于高耐壓浮置塊19的元件形成區(qū)域26中。
因此，如圖2所示，即使不設(shè)NPN雙極晶體管10、12的專用護(hù)圈，也能將高耐壓浮置塊19用的護(hù)圈兼用作NPN晶體管用，可將包含接收電路3、輸出電路8以及基準(zhǔn)電壓電路17的維持驅(qū)動(dòng)器的高側(cè)電路構(gòu)成于高耐壓浮置塊19內(nèi)。
保護(hù)電路7由作為串聯(lián)連接于高電位側(cè)電源端子VB與低電位側(cè)電源端子VS之間的第4、第5電阻的電阻5、6，與將電阻5、6的中間連接點(diǎn)與基準(zhǔn)電壓Vref之間的電位差加以比較的比較器4所構(gòu)成，當(dāng)?shù)碗娢粋?cè)電源端子VS與高電位側(cè)電源端子VB之間的電壓增大時(shí)，比較器4的輸出為低電平，阻斷輸出電路18的輸入信號(hào)，使輸出電路18的輸出信號(hào)停止。然后，對(duì)輸出端子HO輸出低電平。
以下，舉出具有400V高耐壓特性的半導(dǎo)體裝置的一例進(jìn)行說(shuō)明。圖2所示的實(shí)施例中，元件形成區(qū)域26中形成MOS晶體管、電阻、電容及雙極晶體管的晶體管活性區(qū)域等的半導(dǎo)體元件，這些半導(dǎo)體元件構(gòu)成由接收電路3、保護(hù)電路7、基準(zhǔn)電壓電路17以及輸出電路18等組成的信號(hào)處理電路。集成于元件形成區(qū)域26的半導(dǎo)體元件的元件數(shù)約為200個(gè)，為集成這些半導(dǎo)體元件，需要1200μm×400μm的面積，該面積中圖2中的元件形成區(qū)域26的大小與圖6所示的已有例相同的。包圍高耐壓浮置塊19的元件形成區(qū)域26的區(qū)域成為護(hù)圈區(qū)域，在該護(hù)圈區(qū)域的表面上設(shè)了個(gè)護(hù)圈28a、28b、28c。
在規(guī)定區(qū)域中集成較多的半導(dǎo)體元件時(shí)，不能無(wú)間隙地鋪滿來(lái)進(jìn)行集成化，如作一般設(shè)計(jì)，則未配置半導(dǎo)體元件的剩余空間約為5～10％。
另一方面，一個(gè)NPN雙極晶體管的晶體管活性區(qū)域24的大小的約為圖6(b)所示的40μm×60μm的大小。因此，每個(gè)晶體管活性區(qū)域24的平均占有面積約為元件形成區(qū)域26的面積的0.5％。這種占有面積小的晶體管活性區(qū)域可在元件形成區(qū)域26內(nèi)產(chǎn)生的剩余空間中毫不費(fèi)力地集成2～3個(gè)。因此，通過(guò)將NPN雙極晶體管10、12的晶體管活性區(qū)域24配置于高耐壓浮置塊19的內(nèi)側(cè)，可將面積增加抑制得比以往更小，幾乎沒(méi)有必要為增加晶體管活性區(qū)域而預(yù)先擴(kuò)大應(yīng)形成的元件形成區(qū)域26的面積。
又，作為使輸出電路18的輸出信號(hào)停止的方法，既可以阻斷從低電位側(cè)電源端子VS和高電位側(cè)電源端子VB對(duì)輸出電路18的電源供給，使其停止，也可以阻斷接收電路3的輸入信號(hào)。
又，上述的實(shí)施形態(tài)中的差動(dòng)放大器8是由MOS晶體管構(gòu)成的CMOS差動(dòng)放大器，比較器4是由MOS晶體管構(gòu)成的比較器。這些MOS晶體管具有即使的不對(duì)每個(gè)單體設(shè)置分離擴(kuò)散區(qū)域也能構(gòu)成電路的特色。
如果采用根據(jù)該維持驅(qū)動(dòng)器用的半導(dǎo)體裝置，即使不用帶有護(hù)圈的雙極晶體管，也可只將雙極晶體管的晶體管活性區(qū)域與其他半導(dǎo)體元件一起集成于高電壓浮置塊內(nèi)，提供能以較小面積集成化的高精度的基準(zhǔn)電壓電路。
又，利用將基準(zhǔn)電壓電路17輸出的基準(zhǔn)電壓Vref與電源電壓經(jīng)分壓的電壓加以比較的比較器4，一旦檢測(cè)出過(guò)大的電壓，就能阻斷輸出電路18的輸入信號(hào)，使信號(hào)處理電路的動(dòng)作停止，只在穩(wěn)定動(dòng)作的電源電壓以下時(shí)可使信號(hào)處理電路動(dòng)作。
又，本實(shí)施形態(tài)中，以用3個(gè)護(hù)圈的例子作了說(shuō)明，但也可增加護(hù)圈數(shù)從而進(jìn)一步加大耐壓，若需要的耐壓小，也可減小護(hù)圈數(shù)。
實(shí)施形態(tài)2以下說(shuō)明具有在電源電壓降低時(shí)動(dòng)作的保護(hù)電路的半導(dǎo)體裝置。
實(shí)施形態(tài)2的電路構(gòu)成得與圖1所示的實(shí)施形態(tài)1大致相同，用所述電阻5、6對(duì)高電位側(cè)電源端子電壓VB進(jìn)行分壓后的電壓施加到比較器4的反相輸入端(-)，對(duì)比較器4的正相輸入端(+)施加所述MOS晶體管13的漏極電壓。這樣，一旦電阻5的端子間電壓小于基準(zhǔn)電壓Vref，比較器4就能使集成于浮置塊19內(nèi)的信號(hào)處理電路(輸出電路8)的輸出信號(hào)停止。這時(shí)，在電源電壓降低且在不足之前作為使信號(hào)處理電路的電路動(dòng)作停止的保護(hù)電路發(fā)揮作用。但是，需要使實(shí)施形態(tài)1的電阻5和電阻6的阻值與本實(shí)施形態(tài)的電阻5和電阻6的阻值不同，使電源電壓的工作點(diǎn)有差別。關(guān)于將這種電路集成到浮置塊19內(nèi)的方面，可期待與實(shí)施形態(tài)1相同的效果。
又，當(dāng)使用本實(shí)施形態(tài)中說(shuō)明的減壓保護(hù)電路與實(shí)施形態(tài)1中說(shuō)明的過(guò)壓保護(hù)電路兩者時(shí)，可構(gòu)成在規(guī)定電源電壓范圍內(nèi)穩(wěn)定動(dòng)作的高側(cè)電路。
實(shí)施形態(tài)3以下用圖3說(shuō)明具有過(guò)熱保護(hù)電路的半導(dǎo)體裝置。
圖3示出本發(fā)明的實(shí)施形態(tài)3的電路構(gòu)成，關(guān)于接收電路3、基準(zhǔn)電壓電路17、過(guò)壓保護(hù)用的保護(hù)電路7以及輸出電路18的說(shuō)明從略。
利用連接到基準(zhǔn)電壓電路17的電阻33與電阻34的串聯(lián)電路，使電阻分割所述基準(zhǔn)電壓Vref，設(shè)定相當(dāng)于檢測(cè)溫度的動(dòng)作點(diǎn)的規(guī)定電壓。將雙極晶體管31的集電極與基極連接到高電位側(cè)電源端子VB，將雙極晶體管31的發(fā)射極連接于恒流電源32的一端，提供恒流電流。然后，將比較器30的反相輸入端(-)連接于雙極晶體管31的發(fā)射極，電阻33與電阻34的中間連接點(diǎn)連接于非反相輸入端(+)，比較器30的輸出連接到輸出電路18的輸入端。雙極晶體管31的基-發(fā)射極間電壓具有-2mV/℃的溫度系數(shù)，表示溫度越高電壓越小的特性。由于該基-發(fā)射極間電壓的絕對(duì)值因擴(kuò)散工藝的條件而異，故以實(shí)驗(yàn)方式求出與檢測(cè)溫度對(duì)應(yīng)的檢測(cè)電壓。然后用電阻33與電阻34的串聯(lián)電路對(duì)基準(zhǔn)電壓Vref進(jìn)行分壓，使電阻33的端子間電壓為檢測(cè)電壓。
利用這樣的結(jié)構(gòu)，在環(huán)境溫度上升超過(guò)可工作范圍時(shí)，根據(jù)將恒流電源32連接到發(fā)射極，且其集電極與基極連接到高電位側(cè)電源端子VB的第3雙極晶極管31的基極-發(fā)射極間電壓與以基準(zhǔn)電壓Vref為基礎(chǔ)的規(guī)定電壓加以比較的比較器30的輸出，阻斷輸出電路18的輸入信號(hào)，停止輸出電路18的輸出信號(hào)，對(duì)輸出端子HO輸出低電平。即，在環(huán)境溫度上升不能保證工作時(shí)，經(jīng)由輸出端HO阻斷驅(qū)動(dòng)功率開(kāi)關(guān)元件的輸出信號(hào)，可保護(hù)功率開(kāi)關(guān)元件不致熱破壞。
上述各實(shí)施形態(tài)中，作為功率開(kāi)關(guān)元件使用了輸出MOS晶體管36、37，但這里使用絕緣柵型雙極晶體管等時(shí)也一樣。
上述各實(shí)施形態(tài)中，根據(jù)比較器4或比較器30的輸出來(lái)阻斷輸出電路18的輸入信號(hào)，停止輸出電路18的輸出信號(hào)，但也可利用比較器4或比較器30的輸出阻斷接收電路3的輸入信號(hào)，也可阻斷對(duì)接收電路3或輸出電路18的電源供給?？傊?，如果停止集成于浮置塊19內(nèi)的信號(hào)處理電路的動(dòng)作，則可得到同樣的效果。
本發(fā)明有助于具有浮置塊的各種半導(dǎo)體裝置的小型化與可靠性的提高，可用于等離子體顯示等平面顯示用的信號(hào)處理的半導(dǎo)體裝置。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于，具備施加從低電位變化到高電位的電源電壓的高電位側(cè)電源端子(VB)，以分離擴(kuò)散區(qū)域包圍并島狀地構(gòu)成在半導(dǎo)體基板上形成的半導(dǎo)體層，用所述高電位側(cè)電源端子(VB)的電壓作為該島的偏置電位的浮置塊(19)，源極連接于低電位側(cè)電源端子(VS)，將基準(zhǔn)電壓輸出于所述高電位側(cè)電源端子(VB)與漏極之間的MOS晶體管(13)，集電極與基極一起連接到所述高電位側(cè)電源端子(VB)的第1和第2雙極晶體管(10、12)，連接于所述第1雙極晶體管(10)的發(fā)射極與所述MOS晶體管(13)的漏極之間的第1電阻(9)，串聯(lián)連接于所述第2雙極晶體管(12)的發(fā)射極與所述MOS晶體管(13)的漏極之間的第2、第3電阻(11、14)，以及比較所述第2、第3電阻(11、14)的中間連接點(diǎn)與所述第1雙極晶體管(10)的發(fā)射極電位，控制所述MOS晶體管(13)的導(dǎo)通的差動(dòng)放大器(8)，將所述第1、第2雙極晶體管(10、12)的晶體管活性區(qū)域、所述MOS晶體管(13)以及所述第1～第3電阻(9、11、14)形成于所述浮置塊(19)內(nèi)。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述浮置塊(19)以其中央部分作為元件形成區(qū)域(26)，形成護(hù)圈(28a、28b、28c)包圍所述元件形成區(qū)域(26)的外側(cè)，在所述元件形成區(qū)域(26)內(nèi)形成所述第1、第2雙極晶體管(10、12)、所述MOS晶體管(13)、以及所述第1～第3電阻(9、11、14)。
3.如權(quán)利要求1或2所述的半導(dǎo)體管裝置，其特征在于，具備串聯(lián)連接于所述低電位側(cè)電源端子(VS)與所述高電位側(cè)電源端子(VB)之間的第4、第5電阻(5、6)，以及比較所述MOS晶體管(13)的漏極電位與所述第4、第5電阻(5、6)形成的中間連接點(diǎn)的電位的比較器(4)，利用所述比較器(4)的輸出，使集成于所述浮置塊內(nèi)的元件形成區(qū)域中的信號(hào)處理電路(18)的輸出信號(hào)停止。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，具備恒流電源(32)連接到發(fā)射極，集電極與基極連接于所述高電位側(cè)電源端子(VB)的第3雙極晶體管(31)，以及比較所述第3雙極晶體管(31)的基極-發(fā)射極間電壓與以所述基準(zhǔn)電壓(Vref)為基礎(chǔ)的規(guī)定電壓的第2比較器(30)，利用所述第2比較器(30)的輸出，使集成于所述浮置塊(19)內(nèi)的元件形成區(qū)域中的信號(hào)處理電路的輸出信號(hào)停止。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置。采用帶隙電路，該電路使用將電源電壓連接于集電極的NPN晶體管(10、12)，將NPN晶體管(10、12)的晶體管活性區(qū)域與構(gòu)成其他信號(hào)處理電路的半導(dǎo)體元件集成于同一高電壓浮置塊(19)內(nèi)。這樣，可緊湊地集成信號(hào)處理電路所用的基準(zhǔn)電壓電路。
文檔編號(hào)H01L29/732GK1652179SQ20051000915
公開(kāi)日2005年8月10日 申請(qǐng)日期2005年2月4日 優(yōu)先權(quán)日2004年2月4日
發(fā)明者稻生正志, 松永弘樹(shù) 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社