專利名稱：半導(dǎo)體裝置及制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種半導(dǎo)體裝置，更詳細(xì)為有關(guān)于一種防止半導(dǎo)體裝置的焊墊部和配線部間的電性短路的技術(shù)。
背景技術(shù)：
已知在設(shè)置于半導(dǎo)體基板上的連接墊(焊墊(bonding pad))和電極為通過配線而電性連接的構(gòu)造的半導(dǎo)體裝置中，具有因配線和保護(hù)膜的熱膨脹系數(shù)差造成熱應(yīng)力產(chǎn)生，導(dǎo)致配線或保護(hù)膜產(chǎn)生裂縫(crack)的問題。
在專利文獻(xiàn)1中，為了解決像這樣的問題，揭示一種在具有將設(shè)置于半導(dǎo)體基板上的連接墊及突起電極(bump electrode)包圍的圖案(pattern)而被設(shè)置的再配線設(shè)有縫隙，將突起電極被按壓時(shí)產(chǎn)生的應(yīng)力通過縫隙分散、緩和而抑制配線短路或切斷不良的技術(shù)。
專利文獻(xiàn)1日本特開2004-22653號公報(bào)發(fā)明內(nèi)容發(fā)明欲解決的課題然而，近年來的半導(dǎo)體產(chǎn)品伴隨設(shè)計(jì)方針的精細(xì)化，除了要求焊墊的大小，當(dāng)焊墊和鈍化膜的重疊幅度或相鄰的金屬配線彼此的間隔等被配置在焊墊周圍的各要素被要求要盡可能地精細(xì)化時(shí)，使以往由于設(shè)計(jì)方針寬松而沒有產(chǎn)生因作為配線材料使用的金屬原子(例如金原子或鋁原子)擴(kuò)散而導(dǎo)致的裂縫的產(chǎn)生、電性短路的問題變得顯而易見。
亦即，通過在半導(dǎo)體裝置的組合步驟的金線配線后的樹脂膜塑熱處理或半導(dǎo)體裝置實(shí)際使用中的熱履歷等，會(huì)產(chǎn)生例如金線配線的金原子擴(kuò)散侵入至芯片內(nèi)的鋁配線部等，使鋁配線部體積膨脹而在鈍化膜中產(chǎn)生裂縫，更進(jìn)一步產(chǎn)生讓用于配線的金屬原子侵入該裂縫而接觸到相鄰的配線等的現(xiàn)象。
第1圖是了說明這種問題的圖式，其中第1圖(a)是顯示相互鄰接配置的焊墊11和配線層12的位置關(guān)系的平面概念圖。此外，第1圖(b)及第1圖(c)是在第1圖(a)中沿著C-C’線的剖面概要圖，個(gè)別圖標(biāo)出將接合線(bonding wire)16連接于焊墊11之前(第1圖(b))和之后(第1圖(c))。此外，圖式中的以組件符號13表示者是了保護(hù)表面的鈍化膜、14為形成于半導(dǎo)體基板15上的絕緣膜、18為設(shè)置于焊墊11的接合用開口、然后17為產(chǎn)生在鈍化膜13中的裂縫。
例如，在p型半導(dǎo)體基板15的主面以CVD法(化學(xué)氣相沉積法)成膜的絕緣膜14上，通過微影技術(shù)(photolithography)形成焊墊11和配線層12，將預(yù)定部位以鈍化膜13覆蓋。于此，暫定焊墊11和配線層12中的任一個(gè)為以鋁形成者，且連接于設(shè)置在焊墊11的接合用開口18的接合線16為金線。此外，該接合線16是將裝設(shè)在芯片外側(cè)的未圖標(biāo)的導(dǎo)線架(leadframe)和焊墊11予以電性連接者。
在連接接合線16后，使用膜塑樹脂以進(jìn)行芯片的封裝，不過因應(yīng)伴隨于該封裝添加的熱或半導(dǎo)體裝置實(shí)際運(yùn)作溫度等，在接合線16和焊墊11的連接處(接觸處)中，接合線16的金原子擴(kuò)散侵入至由鋁構(gòu)成的焊墊11。擴(kuò)散侵入至鋁中的金原子是在焊墊11內(nèi)迅速擴(kuò)散而引起因應(yīng)其濃度的體積膨脹。
這種體積膨脹進(jìn)行到焊墊11和配線層12的厚度差超過一定程度時(shí)，在鈍化膜13會(huì)產(chǎn)生如第1圖(c)中圖標(biāo)的裂縫17。此外，在這種裂縫17內(nèi)會(huì)有從焊墊11體積膨脹的金或鋁侵入，當(dāng)此現(xiàn)象到達(dá)配線層12時(shí)，焊墊11和配線層12會(huì)電性短路。并且，亦會(huì)產(chǎn)生周遭氣體中的水分經(jīng)由裂縫17滲入而使配線層12腐蝕的問題。
于此，雖然金屬原子侵入至上述裂縫的程度(侵入量及侵入深度)是依存于施加的溫度或時(shí)間，但為了回避因這種金屬原子擴(kuò)散而導(dǎo)致的組件不良，有必要設(shè)定將朝向焊墊11的接合線16的連接處從焊墊端部分離設(shè)置(例如，使L1為8μm以上)，或使焊墊11和配線層12的間隔為一定值以上(例如，使L2為15μm以上)等的邊限，而有使芯片大小不得不變大的問題。
本發(fā)明有鑒于上述問題而研創(chuàng)者，其目的在于提供一種適合半導(dǎo)體產(chǎn)品設(shè)計(jì)方針的精細(xì)化，并防止半導(dǎo)體裝置的焊墊部和配線部間電性短路的技術(shù)。
解決課題的手段為了解決上述問題，本發(fā)明的半導(dǎo)體裝置具備有相鄰設(shè)置的焊墊部和配線部，并且，具有在上述焊墊的上述配線部側(cè)的區(qū)域設(shè)置有和該焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域的構(gòu)造。
在該半導(dǎo)體裝置中，可為于上述焊墊的上述配線部側(cè)的區(qū)域，至少設(shè)有3個(gè)上述空隙區(qū)域，而該空隙區(qū)域被配置為有復(fù)數(shù)列的構(gòu)造。此外，可為上述配線部和上述焊墊的一部分區(qū)域由單一的保護(hù)膜覆蓋，而在設(shè)置于上述一部分區(qū)域的空隙區(qū)域充填有上述保護(hù)膜的一部分的構(gòu)造。此時(shí)，可為在上述焊墊的內(nèi)側(cè)區(qū)域設(shè)有接合線連接用的開口，而上述至少3個(gè)的空隙區(qū)域中的任一個(gè)設(shè)置于上述開口的形成區(qū)域的構(gòu)造。
上述保護(hù)膜是將相對軟性的第1絕緣膜和相對硬性的第2絕緣膜依序疊層的多層膜，并可為上述空隙區(qū)域的充填物為上述第1絕緣膜的一部分的構(gòu)造。此外，可為上述第1絕緣膜為SOG(Spin on Glass；旋涂玻璃)膜，且上述第2絕緣膜為氮化硅膜的構(gòu)造。并且，可為在包圍上述空隙區(qū)域的上述焊墊的側(cè)壁設(shè)有側(cè)面壁(side wall)的構(gòu)造。上述側(cè)面壁可由鈦或含鈦的合金所形成。上述焊墊部和配線部是可裝設(shè)在以覆蓋埋入配線圖案的方式形成在氧化硅膜上的構(gòu)造。
本發(fā)明包含有一種半導(dǎo)體裝置的制造方法，該制造方法是在絕緣層上形成導(dǎo)電層.將該導(dǎo)電層圖案化成焊墊部和配線部，并通過上述焊墊的圖案化，在上述焊墊的上述配線部側(cè)的區(qū)域，形成有和該焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域。此時(shí)，可具備在上述焊墊的內(nèi)側(cè)區(qū)域形成有接合線連接用的開口的步驟。
本發(fā)明還包含有一種半導(dǎo)體裝置的制造方法，該制造方法是形成通過絕緣層覆蓋埋入配線圖案，并在上述絕緣層上形成導(dǎo)電層，將該導(dǎo)電層圖案化成焊墊部和配線部，通過上述焊墊的圖案化，在上述焊墊的上述配線部側(cè)的區(qū)域，形成有和上述焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域。
發(fā)明的效果本發(fā)明中，由于將空隙區(qū)域設(shè)在焊墊的一部分區(qū)域，故可提供一種適合半導(dǎo)體產(chǎn)品設(shè)計(jì)方針的精細(xì)化，并防止半導(dǎo)體裝置的焊墊部和配線部間電性短路的技術(shù)。


第1圖是用以說明習(xí)知技術(shù)的問題的圖式，其中(a)是顯示相互鄰接配置的焊墊和配線層的位置關(guān)系的平面概念圖。(b)及(c)是在(a)中沿著C-C’線的剖面概要圖，個(gè)別圖標(biāo)出將接合線連接于焊墊之前(b)和之后(c)。
第2圖是用以說明裝設(shè)于本發(fā)明的半導(dǎo)體裝置的焊墊以及與焊墊相鄰的配線層的配置的圖式，其中(a)是顯示相互鄰接配置的焊墊和配線層的位置關(guān)系的平面概念圖。(b)及(c)是在(a)中沿著A-A’線的剖面概要圖。
第3圖是加速實(shí)驗(yàn)后的半導(dǎo)體裝置的剖面SEM像((a)本發(fā)明的半導(dǎo)體裝置，(b)習(xí)知配置的半導(dǎo)體裝置)。
第4圖是用以說明在接合用開口內(nèi)設(shè)置空隙區(qū)域的范例的圖式。
第5圖是用以說明裝設(shè)于本發(fā)明的半導(dǎo)體裝置的焊墊以及與焊墊相鄰的配線層配置的其它范例的圖式，其中(a)是顯示相互鄰接配置的焊墊和配線層的位置關(guān)系的平面概念圖。(b)是在(a)中沿著B-B’線的剖面概要圖。
具體實(shí)施例方式
以下參照圖式，針對用以實(shí)施本發(fā)明的形態(tài)進(jìn)行說明。
實(shí)施例1第2圖是用以說明裝設(shè)于本發(fā)明的半導(dǎo)體裝置的焊墊以及與焊墊相鄰的配線層配置的一例的圖式，其中第2圖(a)是顯示相互鄰接配置的焊墊101和配線層102的位置關(guān)系的平面概念圖。第2圖(b)是在第2圖(a)中沿著A-A’線的剖面概要圖。此外，圖式中的以組件符號103表示者是用以保護(hù)表面的鈍化膜、104為形成于半導(dǎo)體基板105上的絕緣膜、108為設(shè)置于焊墊101的接合用開口、組件符號106為連接在接合用開口108的接合線。
在本發(fā)明的半導(dǎo)體裝置中，于包圍接合用開口108的焊墊101各邊設(shè)有縫隙狀的空隙區(qū)域107。此外，在此揭示的例中，由于假定為在焊墊101的上側(cè)和下側(cè)以及右側(cè)皆設(shè)有未圖標(biāo)的配線層者而在全部的4個(gè)邊設(shè)置空隙區(qū)域107，但一般而言，該空隙區(qū)域107僅設(shè)置在設(shè)有相鄰的配線層的邊即可。因此，在相鄰配置于焊墊101的配線層僅為102的情形下，空隙區(qū)域僅為107a即可。
觀察設(shè)有這種空隙區(qū)域107的焊墊101沿著A-A’線的剖面時(shí)，如第2圖(b)所示，以空隙區(qū)域107a作為邊界，分割為焊墊101的接合用開口108側(cè)區(qū)域101a和相鄰設(shè)置的配線層102側(cè)區(qū)域101b。該配線層102側(cè)區(qū)域101b中，和接合用開口108側(cè)區(qū)域101a是分離達(dá)空隙區(qū)域107a的寬度，且因?yàn)樵谠摬糠钟锈g化膜103的一部分形成被埋入的狀態(tài)，所以實(shí)際上不會(huì)產(chǎn)生因應(yīng)伴隨在接合線106連接后進(jìn)行的使用膜塑樹脂的封裝而施加的熱(例如，200℃、5小時(shí))或半導(dǎo)體裝置實(shí)際使用環(huán)境溫度等而產(chǎn)生的接合線106的金屬分子朝向101b的擴(kuò)散通過會(huì)因空隙區(qū)域107a而截?cái)?。通過此外，因體積膨脹所產(chǎn)生的裂縫雖產(chǎn)生于空隙區(qū)域107a，但通過該裂縫的產(chǎn)生使體積膨脹的應(yīng)力被緩和，而不會(huì)產(chǎn)生朝向配線層102的裂縫。
這種配置可使用精細(xì)加工技術(shù)，如以下方式實(shí)現(xiàn)。亦即，例如在電阻系數(shù)(specific resistance)為20Ω/cm的p型半導(dǎo)體基板105主面以CVD法成膜的氧化硅膜(膜厚800nm左右)的絕緣膜104上，通過微影技術(shù)形成焊墊101和配線層102。于此，焊墊101和配線層102是例如將膜厚500nm左右的AlCu合金(Cu0.5wt％)膜以PVD法(物理氣相沉積法)成膜，并通過微影技術(shù)對該AlCu合金膜進(jìn)行圖案化(patterning)而形成。此外，在該圖案化的過程中，使焊墊101的期望位置(例如，在包圍接合用開口108的4個(gè)邊全部)的金屬被去除而形成空隙區(qū)域107。
接著，使膜厚1000nm左右的氮化硅膜以CVD成長，將預(yù)定部位以鈍化膜103覆蓋，并將該膜的一部分以蝕刻(etching)去除而在焊墊101的內(nèi)側(cè)區(qū)域形成接合用開口108。然后，將接合線106連接在設(shè)置于焊墊101內(nèi)側(cè)區(qū)域的接合用開口108。在焊墊101連接有直徑30nm金線的接合線106。
此外，在第2圖所示的例中，接合用開口108是單邊約90μm的矩形，而焊墊101的接合用開口108側(cè)區(qū)域101a的寬W1為2μm，空隙區(qū)域107a的寬W2為1μm，且焊墊101的配線層102側(cè)區(qū)域101b的寬W3為2μm。
此外，如第2圖所示，亦可根據(jù)期望而在焊墊101的接合用開口108側(cè)區(qū)域101a的側(cè)壁以及焊墊101的配線層102側(cè)區(qū)域101b的側(cè)壁，形成由鈦或含鈦的合金所構(gòu)成的側(cè)面壁109、110。
在有關(guān)于這種配置的本發(fā)明的半導(dǎo)體裝置中，進(jìn)行加速實(shí)驗(yàn)(150℃、1000小時(shí))以和習(xí)知配置的半導(dǎo)體裝置進(jìn)行信賴性比較。
第3圖是顯示將這種加速實(shí)驗(yàn)后的半導(dǎo)體裝置的剖面SEM像修整的圖式(第3圖(a)本發(fā)明的半導(dǎo)體裝置，第3圖(b)習(xí)知配置的半導(dǎo)體裝置)。從這些SEM(scanning electron microscope；掃描式電子顯微鏡)像是明了，在習(xí)知構(gòu)造的半導(dǎo)體裝置中，通過加熱而使裂縫產(chǎn)生，且相對于在該裂縫部分從焊墊擴(kuò)散侵入的金屬到達(dá)相鄰的配線層而產(chǎn)生電性短路的情形，在本發(fā)明的半導(dǎo)體裝置中，由于含有空隙區(qū)域107的應(yīng)力的吸收、分散效果，而在焊墊101的配線層102側(cè)區(qū)域101b產(chǎn)生異種金屬的連接，故能將以往原子等級的擴(kuò)散，由該連接面以物理方式限制移動(dòng)，結(jié)果可作為金屬原子的擴(kuò)散障壁而進(jìn)行作用，且確認(rèn)未產(chǎn)生到達(dá)配線層102的裂縫。
上述的空隙區(qū)域亦可設(shè)置在形成于焊墊101內(nèi)側(cè)區(qū)域的接合用開口108內(nèi)。
第4圖是用以說明在接合用開口108內(nèi)設(shè)置空隙區(qū)域107的范例的圖式，在該圖所示的例中，空隙區(qū)域107a至107d的寬為1μm，長為20μm。
實(shí)施例2第5圖是顯示裝設(shè)于本發(fā)明的半導(dǎo)體裝置的焊墊以及與焊墊相鄰的配線層的配置，并用以說明其它范例的圖式。第5圖(a)是顯示相互鄰接配置的焊墊101和配線層102的位置關(guān)系的平面概念圖。第5圖(b)是在第5圖(a)中沿著B-B’線的剖面概要圖。此外，在該圖中，組件符號111是通過熱氧化法成長的氧化硅膜，112是在以CVD法成長的氧化硅膜104上形成的配線圖案，113是以CVD法成長的氧化硅膜，并且有關(guān)于其它和實(shí)施例1相同的構(gòu)成要素是標(biāo)示相同的組件符號。
如第5圖(a)所示，在本實(shí)施例的半導(dǎo)體裝置中，以于焊墊101的各邊包圍接合用開口108的方式，形成相互以預(yù)定間隔設(shè)置的一對的縫隙狀空隙區(qū)域(107a至107h)，再于對應(yīng)這些一對的空隙區(qū)域107a至107h的分離區(qū)域的接合用開口108內(nèi)的位置亦設(shè)置各1個(gè)的空隙區(qū)域(107i至107l)。亦即，空隙區(qū)域(107a至107h)和空隙區(qū)域(107i至107l)是設(shè)置于相互鋸齒形配置的位置。通過這種鋸齒形配置的方式，本案作為問題提出的將金線的接合線連接到焊墊101，并加上預(yù)定的熱履歷時(shí)產(chǎn)生的來自接合線的金原子擴(kuò)散以及伴隨于此產(chǎn)生的鋁分子擴(kuò)散，在用以到達(dá)配線層102所必要的實(shí)際有效擴(kuò)散距離變長，而可將焊墊101和配線層102的間隔設(shè)計(jì)變狹窄。結(jié)果可提供滿足精細(xì)化的要求，并且防止半導(dǎo)體裝置的焊墊部和配線部間的的電性短路的技術(shù)。
此外，于此揭示的例中，由于假定為在焊墊101的上側(cè)和下側(cè)以及右側(cè)皆設(shè)有未圖標(biāo)的配線層者，故雖在焊墊101的4個(gè)外側(cè)附近區(qū)域全部設(shè)置一對的空隙區(qū)域，但一般而言，該成對的空隙區(qū)域只要僅設(shè)置在設(shè)有相鄰的配線層的邊即可。因此，在相鄰配置于焊墊101的配線層僅有102的情形下，亦可將一對的空隙區(qū)域僅設(shè)為107a和107b，而使對應(yīng)于此設(shè)置的接合用開口108內(nèi)的空隙區(qū)域僅設(shè)為107i。
這種配置亦可使用精細(xì)加工技術(shù)而如以下方式實(shí)現(xiàn)。亦即，例如在電阻系數(shù)為20Ω/cm的p型半導(dǎo)體基板105主面以熱氧化法成膜為氧化硅膜111(膜厚300nm左右)，在氧化硅膜111上設(shè)置以CVD法成膜為氧化硅膜(膜厚700nm左右)的絕緣膜104，并在該絕緣膜104上形成期望的配線圖案112。該配線圖案112是例如將膜厚500nm左右的AlCu合金(Cu0.5wt％)膜以PVD法成膜，并通過微影技術(shù)對AlCu合金膜進(jìn)行圖案化而形成。
接著，以CVD法使覆蓋配線圖案112的氧化硅膜113(膜厚900nm左右)成膜，在該氧化硅膜113上通過微影技術(shù)形成焊墊101和配線層102。于此，焊墊101和配線層102是以例如將膜厚500nm左右的AlCu合金(Cu0.5wt％)膜以PVD法成膜，并通過微影技術(shù)對AlCu合金膜進(jìn)行圖案化而形成。此外，在該圖案化的過程中，形成有焊墊101的空隙區(qū)域107a至107l。此外，在第5圖所示的例中，各空隙區(qū)域是寬2μm，長20μm的縫隙狀者。
接著，作為鈍化膜103將SOG(膜厚500nm左右)和氮化硅膜(膜厚700nm左右)依此順序成膜。在該SOG成膜過程中于上述的空隙區(qū)域充填有SOG。此外，鈍化膜103為2層構(gòu)造是了在空隙區(qū)域充填較為柔軟的SOG，且為了使被預(yù)測在的后步驟中產(chǎn)生的體積膨脹應(yīng)力于SOG有效地被吸收從而抑制裂縫產(chǎn)生。然后，通過微影技術(shù)將鈍化膜103的一部分予以蝕刻去除，在焊墊101的內(nèi)側(cè)區(qū)域形成接合用開口108。
伴隨于接合用開口108形成的蝕刻步驟中，由于在焊墊101的配線層102側(cè)區(qū)域形成的空隙區(qū)域107a至107h雖以鈍化膜103覆蓋著，使充填于其中的SOG不會(huì)被蝕刻而殘留下來，但由于在焊墊101的接合用開口108區(qū)域所形成的空隙區(qū)域107i至107l沒有以鈍化膜103覆蓋，故使充填于其中的SOG被蝕刻而去除。
最后，于設(shè)置在焊墊101內(nèi)側(cè)區(qū)域的接合用開口108連接未圖標(biāo)的接合線。
當(dāng)設(shè)置這種空隙區(qū)域時(shí)，伴隨在接合線連接后進(jìn)行的使用膜塑樹脂的封裝而施加的熱(例如，200℃、5小時(shí))或半導(dǎo)體裝置的實(shí)際使用環(huán)境溫度等而產(chǎn)生的體積膨脹會(huì)通過空隙區(qū)域107a至107l而被吸收、分散，尤其因?yàn)樵诳障秴^(qū)域107i至107l的內(nèi)部為沒有充填SOG的「空區(qū)域」和成為實(shí)際分子移動(dòng)產(chǎn)生地點(diǎn)的與接合線間的連接部距離近，所以大部分的體積膨脹部分都在這些空隙區(qū)域107i至107l被吸收。此外，由于大幅地抑制金屬原子從接合用開口108側(cè)區(qū)域擴(kuò)散到配線層102側(cè)區(qū)域，故裂縫的產(chǎn)生頻率亦顯著地降低。因此，即使作為在設(shè)有焊墊101和配線層102的面的下方埋入配線圖案112的裝置(device)構(gòu)造，亦不會(huì)因?yàn)閼?yīng)力而產(chǎn)生裂縫。
此外，雖然上述都以縫隙狀作為空隙區(qū)域的形狀來說明，但并非限定于該形狀。由于空隙區(qū)域只要為用以將體積膨脹造成的應(yīng)力緩和、分散，且作為從焊墊側(cè)到配線層側(cè)的金屬原子的擴(kuò)散障壁而進(jìn)行作用者即可，故明了可根據(jù)設(shè)置像這樣的空隙區(qū)域的場所，而將該形狀、配列或數(shù)量進(jìn)行適當(dāng)變更。
如以上的說明，依據(jù)本發(fā)明，可提供一種適合半導(dǎo)體產(chǎn)品設(shè)計(jì)方針的精細(xì)化，并防止半導(dǎo)體裝置的焊墊部和配線部間短路的技術(shù)。
以上雖詳述有關(guān)于本發(fā)明較佳的實(shí)施形態(tài)，但本發(fā)明非限定于相關(guān)的特定的實(shí)施形態(tài)者，在記載于權(quán)利要求的本發(fā)明要旨的范圍內(nèi)，可進(jìn)行各種的變形、變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，具備有相鄰設(shè)置的焊墊部和配線部，并且在上述焊墊的上述配線部側(cè)的區(qū)域，設(shè)有和該焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中，在上述焊墊的上述配線部側(cè)的區(qū)域至少設(shè)有3個(gè)上述空隙區(qū)域，且該空隙區(qū)域配置有數(shù)列。
3.如權(quán)利要求1或2所述的半導(dǎo)體裝置，其中，上述配線部和上述焊墊的一部分區(qū)域由單一的保護(hù)膜覆蓋，而在設(shè)置于上述一部分區(qū)域的空隙區(qū)域充填有上述保護(hù)膜的一部分。
4.如權(quán)利要求2或3所述的半導(dǎo)體裝置，其中，在上述焊墊的內(nèi)側(cè)區(qū)域設(shè)有接合線連接用的開口，且上述至少3個(gè)空隙區(qū)域中的任一個(gè)設(shè)置于上述開口的形成區(qū)域。
5.如權(quán)利要求3或4所述的半導(dǎo)體裝置，其中，上述保護(hù)膜是將相對軟性的第1絕緣膜和相對硬性的第2絕緣膜依序疊層的多層膜，而上述空隙區(qū)域的充填物為上述第1絕緣膜的一部分。
6.如權(quán)利要求5所述的半導(dǎo)體裝置，其中，上述第1絕緣膜為SOG膜，上述第2絕緣膜為氮化硅膜。
7.如權(quán)利要求1至6中任一項(xiàng)所述的半導(dǎo)體裝置，其中，在包圍上述空隙區(qū)域的上述焊墊的側(cè)壁設(shè)有側(cè)面壁。
8.如權(quán)利要求7所述的半導(dǎo)體裝置，其中，上述側(cè)面壁由鈦或含鈦的合金所形成。
9.如權(quán)利要求1至8中任一項(xiàng)所述的半導(dǎo)體裝置，其中，上述焊墊部和配線部裝設(shè)在以覆蓋埋入配線圖案的方式所形成的氧化硅膜上。
10.一種半導(dǎo)體裝置制造方法，包括在絕緣層上形成導(dǎo)電層，并將該導(dǎo)電層圖案化成焊墊部和配線部，通過上述焊墊的圖案化，在上述焊墊的上述配線部側(cè)的區(qū)域，形成有和上述焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域。
11.如權(quán)利要求10所述的半導(dǎo)體裝置制造方法，其中，在上述焊墊的內(nèi)側(cè)區(qū)域形成有接合線連接用的開口。
12.一種半導(dǎo)體裝置制造方法，包括形成通過絕緣層覆蓋的埋入配線圖案，并在上述絕緣層上形成導(dǎo)電層，將該導(dǎo)電層圖案化成焊墊部和配線部，通過上述焊墊的圖案化，在上述焊墊的上述配線部側(cè)的區(qū)域，形成有和上述焊墊的外周緣往實(shí)際相同方向延伸的空隙區(qū)域。
全文摘要
本發(fā)明的目的在于提供一種半導(dǎo)體裝置及其制造方法，在包圍接合用開口(108)的焊墊(101)各邊設(shè)有縫隙狀的空隙區(qū)域(107)，以空隙區(qū)域(107a)作為邊界，分割為焊墊(101)的接合用開口(108)側(cè)區(qū)域(101a)和相鄰設(shè)置的配線層(102)側(cè)區(qū)域(101b)。配線層(102)側(cè)區(qū)域(101b)與接合用開口(108)側(cè)區(qū)域(101a)分離達(dá)空隙區(qū)域(107a)的寬度，且因?yàn)樵谠摬糠钟斜冉饘俨牧细彳洸牧系拟g化膜(103)的一部分形成被埋入的狀態(tài)，所以熱應(yīng)力是通過空隙區(qū)域(107a)吸收、分散，并且大幅地抑制金屬原子從接合用開口(108)側(cè)區(qū)域(101a)擴(kuò)散到配線層(102)側(cè)區(qū)域(101b)。
文檔編號H01L21/3205GK101091240SQ200480044750
公開日2007年12月19日 申請日期2004年10月29日 優(yōu)先權(quán)日2004年10月29日
發(fā)明者鈴木清市 申請人:斯班遜有限公司, 斯班遜日本有限公司