專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及一種適用于具備鐵電電容器的非易失性存儲器的半導體裝置及其制造方法。
背景技術：
設置在鐵電存儲器等中的鐵電電容器是在下部電極和上部電極之間夾有鐵電膜而構成的。
但是鐵電膜和上部電極的粘合性低，如圖6所示，上部電極從鐵電膜剝離，它們之間呈現出間隙。當出現這樣的間隙時，該鐵電電容器不能正常工作。
專利文獻1JP特開2001-351920號公報。
發(fā)明的公開本發(fā)明的目的是提供一種可以抑制上部電極從鐵電膜剝離的半導體裝置及其制造方法。
為了解決上述問題，本申請的發(fā)明人悉心研究的結果，想到以下所示的發(fā)明的各種方式。
本發(fā)明涉及的半導體裝置具有半導體基板；鐵電電容器，其形成在上述半導體基板的上方；層間絕緣膜，其覆蓋上述鐵電電容器，形成有到達上述鐵電電容器的上部電極的孔；配線，其形成在上述層間絕緣膜上，通過上述孔而連接到上述上部電極。并且，本發(fā)明涉及的半導體裝置的特征在于，上述孔的平面形狀為相互垂直的兩個軸的長度不同的形狀。
在本發(fā)明涉及的半導體裝置的制造方法中，在半導體基板的上方形成鐵電電容器后，形成覆蓋上述鐵電電容器的層間絕緣膜。接著，在上述層間絕緣膜形成到達上述鐵電電容器的上部電極的孔。之后，在上述層間絕緣膜上形成通過上述孔而連接到上述上部電極的配線。并且，在上述孔的形成工序中，使上述孔的平面形狀為相互垂直的兩個軸的長度不同的形狀。
附圖的簡單說明

圖1是表示通過本發(fā)明的實施方式涉及的方法而制造的鐵電存儲器(半導體裝置)的存儲單元陣列的結構的電路圖。
圖2A是按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2B是接著圖2A，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2C是接著圖2B，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2D是接著圖2C，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2E是接著圖2D，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2F是接著圖2E，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2G是接著圖2F，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2H是接著圖2G，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2I是接著圖2H，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2J是接著圖2I，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2K是接著圖2J，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2L是接著圖2K，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2M是接著圖2L，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖2N是接著圖2M，按照工序順序表示本發(fā)明的實施方式涉及的鐵電存儲器的制造方法的剖面圖。
圖3A是表示本發(fā)明的實施方式的配線17的平面形狀的示意圖。
圖3B是表示以往的鐵電存儲器的配線117的平面形狀的示意圖。
圖4A是表示本發(fā)明的實施方式的配線17的形狀的示意圖。
圖4B是表示以往的鐵電存儲器的配線117的形狀的示意圖。
圖5A是表示接觸孔的平面形狀的一個例子的圖。
圖5B是表示接觸孔的平面形狀的其他例子的圖。
圖6是表示上部電極的剝離狀態(tài)的SME照片。
圖7是表示接觸孔20的剖面圖。
圖8是表示插件31的剖面圖。
圖9是表示配線17的平面形狀的其他例子的示意圖。
圖10是表示配線17的形狀的其他例子的示意圖。
實施發(fā)明的最佳方式下面，針對本發(fā)明的實施方式，參照附圖進行具體的說明。圖1是表示通過本發(fā)明的實施方式涉及的方法而制造的鐵電存儲器(半導體裝置)的存儲單元陣列的結構的電路圖。
在該存儲單元陣列中設有向一個方向延伸的多根位線103，及向相對于位線103的延伸方向而垂直的方向延伸的多根字線104及板線105。另外，以與這些位線103、字線104及板線105所構成的格子相匹配的方式，將本實施方式涉及的鐵電存儲器的多個存儲單元配置為陣列狀。在各個存儲單元中，設有鐵電電容器101及MOS晶體管102。
MOS晶體管102的柵極連接有字線104。另外，MOS晶體管102的一方的源極·漏極與位線103相連接，另一方的源極·漏極與鐵電電容器101的一方的電極相連接。并且，鐵電電容器101的另一方的電極與板線105相連接。另外，各字線104及板線105被在與其延伸方向相同的方向上排列的多個MOS晶體管102所共有。同樣，各位線103被在與其延伸方向相同的方向上排列的多個MOS晶體管102所共有。字線104及板線105的延伸方向、位線103的延伸方向分別被稱作行方向、列方向。但是，位線103、字線104及板線105的配置并不限于如上所述。
在這樣構成的鐵電存儲器的存儲單元陣列中，根據設置在鐵電電容器101上的鐵電膜的分極狀態(tài)，進行數據存儲。
下面，對本發(fā)明的實施方式進行說明。其中，在這里為了方便，對鐵電存儲器的各存儲單元的剖面構造與其制造方法同時進行說明。圖2A至圖2N是按工序順序表示本發(fā)明實施方式涉及的鐵電存儲器(半導體裝置)的制造方法的剖面圖。另外，圖3是表示與圖2D相同工序的俯視圖。另外，在以下的說明中，在俯視狀況下，將某部分的面積以晶片(半導體基板)的面積為基準的比例稱為該部分的面積率。另外，圖7是表示與圖2L所示的剖面垂直的剖面的圖。
在本實施方式中，首先，如圖2A所示，在Si基板等的半導體基板1的表面，通過例如硅的局部氧化法(LOCOSLocal Oxidation of Silicon)形成劃分元件有源區(qū)域的元件分離絕緣膜2。接著，在通過元件分離絕緣膜2劃分的元件有源區(qū)域內，形成具備有柵絕緣膜3、柵電極4、硅化物層5、側壁隔離件6、及由低濃度擴散層21及高濃度擴散層22構成的源極·漏極擴散層的晶體管(MOSFET)。接著，形成全面覆蓋MOSFET的氮氧化硅膜7，進而全面形成氧化硅膜8。氮氧化硅膜7是為了防止形成氧化硅膜8時的柵絕緣膜3等的氫老化而形成的。
然后，在氧化硅膜8a上使用TEOS，進而形成氧化硅膜8b。氧化硅膜8b的厚度為例如100nm左右。接著，在氧化硅膜8b上形成下部電極膜9。下部電極膜9由例如Ti膜及其上形成的Pt膜構成。Ti膜及Pt膜的厚度為例如20nm、180nm。
然后，如圖2B所示，在下部電極膜9上以非結晶狀態(tài)形成鐵電膜10。例如，形成PZT(Pb(Zr，Ti)O3)膜作為鐵電膜10。鐵電膜10的厚度為例如200nm左右。接著，在含有Ar及O2的環(huán)境中，以600℃～700℃的程度進行熱處理。其結果是使鐵電膜10結晶化。
之后，如圖2C所示，在鐵電膜10上形成上部電極膜11。例如，形成IrO1.4膜及IrO2膜等的IrOx膜(氧化銥膜)作為上部電極膜11。
接著，如圖2D所示，通過對上部電極膜11進行圖案成形，形成上部電極11a。然后，在含有氧氣的環(huán)境中進行熱處理來恢復由于圖案成形而產生的損傷等。
之后，如圖2E所示，通過對鐵電膜10進行圖案成形，形成容量絕緣膜10a。接著，進行防止之后形成的Al2O3膜的剝離用的氧退火。
然后，如圖2F所示，用濺射法全面形成Al2O3膜12作為保護膜。接著，為了緩和由于濺射而產生的損傷，進行氧退火。通過保護膜(Al2O3膜12)，防止來自外部的氫侵入鐵電電容器。
之后，如圖2G所示，通過進行Al2O3膜12及下部電極膜9的圖案成形來形成下部電極9a。接著，進行防止之后形成的Al2O3膜12的剝離用的氧退火。
然后，如圖2H所示，用濺射法全面形成Al2O3膜13作為保護膜。接著，為了降低電容器泄漏(キヤパシタリ一ク)，進行氧退火。
然后，如圖2I所示，通過高密度等離子法全面形成層間絕緣膜14。層間絕緣膜14的厚度為例如1.5μm左右。
接著，如圖2J所示，通過CMP(化學機械研磨)法，對層間絕緣膜14進行平坦化處理。然后，進行使用N2O氣體的等離子處理。其結果是層間絕緣膜14的表層部被稍許氮化，水分難于侵入到其內部。另外，該等離子處理若使用含有氮氣或氧氣至少一方的氣體則有效果。接著，在層間絕緣膜14、Al2O3膜13、氧化硅膜8b、氧化硅膜8a及氮氧化硅膜7形成到達晶體管的高濃度擴散層22的孔。之后，通過濺射法，在孔內連續(xù)形成Ti膜及TiN膜，從而形成阻擋金屬膜(沒有圖示)。接著，進而在孔內通過CVD(化學氣相成長)法埋入W膜，通過CMP法進行W膜的平坦化處理，從而形成W插件15。
然后，如圖2K所示，例如通過等離子增速CVD法形成SiON膜16作為W插件15的氧化防止膜。
接著，如圖2L及圖7所示，在SiON膜16、層間絕緣膜14、Al2O3膜13及Al2O3膜12形成到達上部電極11a的接觸孔19和到達下部電極9a的接觸孔20。然后，為了恢復損傷，進行氧退火。
另外，在本實施方式中，如圖3A及圖4A所示，接觸孔19的平面形狀為橢圓形。此時，使橢圓的長軸的延伸方向與上部電極11a的長軸的延伸方向一致。另外，優(yōu)選長軸和短軸的長度分別在能夠將與上部電極11a的外緣之間的間隔確保在規(guī)定量的范圍內，盡量伸長。即，優(yōu)選長軸和短軸在相對于上部電極11a所設定的位置偏移界限的范圍內，盡量伸長，特別優(yōu)選與位置偏移界限的范圍一致。
接著，如圖2M所示，通過蝕刻來全面除去SiON膜16，從而露出W插件15的表面。接著，如圖2N所示，在上部電極11a的表面的一部分、下部電極9a的表面的一部分、及W插件15的表面露出的狀態(tài)下，形成Al膜，通過對該Al膜進行圖案成形，形成Al配線17。此時，例如，W插件15和上部電極11a通過Al配線17的一部分而相互連接。
然后，進而形成層間絕緣膜、形成接觸插件及形成下數第二層以后的配線等。然后，例如形成由TEOS氧化膜及SiN膜構成的蓋膜，從而完成具有鐵電電容器的鐵電存儲器。
在這樣的本實施方式中，如上所述，使到達上部電極11a的接觸孔19的平面形狀為在長軸沿伸方向與上部電極11a的長軸延伸方向一致的橢圓形。因此，在可確保與上部電極11a的外緣之間的間隔為規(guī)定量的范圍內，盡量伸長短軸長度，同時也可以伸長長軸的長度。即，接觸孔19的面積不僅考慮到上部電極11a的短軸長度，也考慮長軸的長度來決定。因此，接觸孔19的面積能夠比以往的接觸孔的面積大。由此，能夠加大Al配線17和上部電極11a的接觸面積，可以降低作用在Al配線17和上部電極11a的接觸面上的應力(每單位面積的外力)及作用在上部電極11a和鐵電膜10a的接觸面上的應力。其結果是，能夠抑制上部電極11a從鐵電膜10a的剝離。
對此，在以往的鐵電存儲器的制造方法中，與DRAM等的其他半導體裝置的制造方法相同，如圖3B及圖4B所示，由于將接觸孔的平面形狀作成為圓形，Al配線117和上部電極111的接觸面積的最大值僅基于上部電極111的短軸的長度來決定。因此，作用在Al配線117和上部電極111的接觸面上的應力及作用在上部電極111和鐵電膜110的接觸面上的應力容易變大，容易使上部電極111產生剝離。
另外，到達上部電極的接觸孔的平面形狀并不限定于橢圓形，只要是相互垂直的兩個軸的長度不同即可，如圖5A及圖5B所示，例如也可以為長方形、田徑比賽用的跑道那樣的形狀(將長方形的四個角去除后的形狀)等。
另外，本發(fā)明可適用于堆疊型結構的鐵電電容器及平面型結構的鐵電電容器中的任意一種。
進一步，上部電極、鐵電膜及上部電極的材料并不限定于上述的實施方式所述材料。
另外，在上述實施方式中，在接觸孔19內埋入Al配線，但也可以例如如圖8所示，在接觸孔19內埋入了由W或Al-Cu合金等構成的插件31的基礎之上，使W插件15和插件31相連接來形成Al配線17。但是，當在到達包含Pt的下部電極9a的接觸孔20內埋入W時，優(yōu)選在埋入W之前，通過形成TiN膜等阻擋金屬膜，來抑制插件31和下部電極9a的反應。
另外，對配線17的延伸方向也未作特別限定，例如，如圖9及圖10所示，也可以向與接觸孔的長軸方向平行的方向延伸。
工業(yè)上的可利用性如上所述，根據本發(fā)明，由于能夠確保配線和上部電極的接觸面增大，因此可以降低作用在上部電極和鐵電膜的接觸面的應力，抑制上部電極從鐵電膜剝離。
權利要求
1.一種半導體裝置，其特征在于，具有半導體基板；鐵電電容器，其形成在上述半導體基板的上方；層間絕緣膜，其覆蓋上述鐵電電容器，形成有到達上述鐵電電容器的上部電極的孔；配線，其形成在上述層間絕緣膜上，通過上述孔而連接到上述上部電極，上述孔的平面形狀為相互垂直的兩個軸的長度不同的形狀。
2.如權利要求1所述的半導體裝置，其特征在于，上述孔的平面形狀為橢圓形。
3.如權利要求1所述的半導體裝置，其特征在于，上述孔的平面形狀為長方形。
4.如權利要求1所述的半導體裝置，其特征在于，上述孔的平面形狀為將長方形的四個角去除后的形狀。
5.如權利要求1所述的半導體裝置，其特征在于，上述孔的長軸的延伸方向與上述上部電極的長軸的延伸方向一致。
6.如權利要求1所述的半導體裝置，其特征在于，上述鐵電電容器具有鐵電膜，其含有Pb、Zr及Ti；上部電極，其形成在上述鐵電膜上，含有Ir。
7.一種半導體裝置的制造方法，其特征在于，具有在半導體基板的上方形成鐵電電容器的工序；形成覆蓋上述鐵電電容器的層間絕緣膜的工序；在上述層間絕緣膜形成到達上述鐵電電容器的上部電極的孔的工序；在上述層間絕緣膜上形成通過上述孔而連接到上述上部電極的配線的工序，在上述孔的形成工序中，使上述孔的平面形狀為相互垂直的兩個軸的長度不同的形狀。
8.如權利要求7所述的半導體裝置的制造方法，其特征在于，使上述孔的平面形狀為橢圓形。
9.如權利要求7所述的半導體裝置的制造方法，其特征在于，使上述孔的平面形狀為長方形。
10.如權利要求7所述的半導體裝置的制造方法，其特征在于，使上述孔的平面形狀為將長方形的四個角去除后的形狀。
11.如權利要求7所述的半導體裝置的制造方法，其特征在于，使上述孔的長軸的延伸方向與上述上部電極的長軸的延伸方向一致。
12.如權利要求7所述的半導體裝置的制造方法，其特征在于，上述鐵電電容器的形成工序具有形成含有Pb、Zr及Ti的鐵電膜的工序，形成含有Ir的導電膜作為上述上部電極。
13.如權利要求7所述的半導體裝置的制造方法，其特征在于，使上述孔的長軸及短軸雙方的長度與相對于上述上部電極而設定的位置偏移界限的范圍相一致。
全文摘要
形成有覆蓋鐵電電容器的層間絕緣膜(14)，在層間絕緣膜(14)形成有到達上部電極(11a)的接觸孔(19)。并且，在層間絕緣膜(14)上形成有通過接觸孔(19)而連接到上部電極(11a)的Al配線(17)。接觸孔(19)的平面形狀為橢圓形。
文檔編號H01L21/02GK1943033SQ200480042808
公開日2007年4月4日 申請日期2004年6月4日 優(yōu)先權日2004年6月4日
發(fā)明者永井孝一 申請人:富士通株式會社