專利名稱：具有分割阱結構的隔離高壓ldmos晶體管的制作方法
技術領域：
本發(fā)明涉及半導體裝置，且尤其涉及橫向功率MOSFET(lateral powerMOSFET)。
背景技術：
用于將功率開關與控制電路集成在一起的單芯片制程的發(fā)展是電源IC發(fā)展領域中的主要趨勢。最近，尤其是LDMOS(橫向雙擴散MOS)制程被應用于制造單片IC。LDMOS制程包括在半導體襯底的表面上執(zhí)行平面擴散以形成定向于橫向方向上的主電流路徑。由于橫向雙擴散MOS是使用典型IC制程所制造，所以控制電路和橫向雙擴散MOS可集成到單片電源IC上。使用具有低厚度EPI或N阱的減少的表面電場(RESURF)技術的LDMOS制程可達到具有高電壓與低導通電阻(on-resistance)的特性。
最近，已有許多將控制電路與功率開關集成在一起的LDMOS設計相繼被提出。在這些LDMOS設計中，高壓LDMOS晶體管在以下現有技術中被提及Klas H.Eklund的″High Voltage MOS Transistors″，美國專利4,811,075；Vladimir Rumennik和Robert W.Busse的″Narrow Radius Tipsfor High Voltage Semiconductor Devices with Interdigitated Sourceand Drain Electrodes″，美國專利5,258,636和Masaaki Noda的″HighBreakdown Voltage Semiconductor Device″，美國專利6,617,652 B2。
在以下專利中揭示高壓和低電阻LDMOSKlas H.Eklind的″HighVoltage MOS Transistor with a Low On-Resistance″，美國專利5,313,082；Gen Tada、Akio Kitamura、Masaru Saito和Naoto Fujishima的″MIS Semiconductor Device with Low On Resistance and High BreakdownVoltage″，美國專利6,525,390 B2以及Vladimir Rumennik、Donald R.Disney和Janardhanan S.Ajit的″High-voltage Transistor withMulti-layer Conductor Region″，美國專利6,570,219 B2。
所有這些現有技術的一個缺點在于晶體管的電場最大值發(fā)生于硅表面的附近。這可能在高溫操作期間導致可靠性問題。這些現有技術晶體管的另一個缺點在于非隔離的源極結構。由于采用單片電路設計，非隔離的晶體管電流可在襯底的周圍流動并對控制電路產生噪音干擾。
為克服這些缺點，本發(fā)明提出分割阱結構，用于將電場擴展到晶體管的主體中。這可以實質上改進晶體管的可靠性。另外，隔離的晶體管結構被提出用以控制晶體管電流流動。
發(fā)明內容
根據本發(fā)明的隔離高壓LDMOS晶體管制造在P襯底的頂部上。具有N導電性類型的一第一擴散區(qū)域和一第二擴散區(qū)域形成設置于P襯底中的一N阱。第一擴散區(qū)域還充當延伸的漏極區(qū)域。具有N+導電性類型的一漏極擴散區(qū)域形成設置于延伸的漏極區(qū)域中的一漏極區(qū)域。具有P導電性類型的一第三擴散區(qū)域形成獨立地位于所述延伸的漏極區(qū)域中的一P阱。
具有N+導電性類型的一源極擴散區(qū)域形成一源極區(qū)域。具有P+導電性類型的一接點擴散區(qū)域形成一接點區(qū)域。具有P導電性類型的一第四擴散區(qū)域形成用于防止擊穿的一隔離P阱。隔離P阱位于第二擴散區(qū)域中，以將源極區(qū)域和接點區(qū)域包圍起。導電溝道穿過N阱而形成。導電溝道連接源極區(qū)域與漏極區(qū)域。將多晶硅柵極電極嵌于導電溝道上，以控制晶體管電流流動。
將P阱放置于N阱的延伸的漏極區(qū)域中以在N阱中形成分割接面場(split junction-field)。分割N阱和P阱耗盡漂移區(qū)域(drift region)，將電場最大值轉移到N阱的區(qū)域內。此外，由第二擴散區(qū)域產生的N阱為源極區(qū)域提供一低阻抗路徑，以限制漏極區(qū)域與源極區(qū)域之間的晶體管電流流動。
應了解，先前的一般性描述和以下的詳細描述均為示范性的，且如所主張意在提供對本發(fā)明的進一步解釋。更進一步的目標和優(yōu)勢將自隨后的描述和附圖變得顯而易見。
本文隨附的附圖用以提供對本發(fā)明的進一步理解，且附圖并入并構成本說明書的一部分。以下
本發(fā)明的實施例，且連同描述內容一起用于解釋本發(fā)明的原理。
圖1展示根據本發(fā)明的優(yōu)選實施例的高壓LDMOS晶體管的俯視圖。
圖2是展示根據本發(fā)明的優(yōu)選實施例的高壓LDMOS晶體管的第一橫截面圖，其展示了一分割P阱。
圖3是展示根據本發(fā)明的優(yōu)選實施例的高壓LDMOS晶體管的第二橫截面圖，其展示了一分割N阱。
圖4是展示根據本發(fā)明的優(yōu)選實施例的高壓LDMOS晶體管的第三橫截面圖，其展示了分割N阱和P阱。
具體實施例方式
圖1是根據本發(fā)明的優(yōu)選實施例的一LDMOS晶體管100的俯視圖。根據本發(fā)明的LDMOS晶體管100由一分割N阱30和一分割P阱60組成。
LDMOS晶體管100進一步包括一漏極電極10、一源極電極20、一多晶硅柵極電極40、漏極電極10的一接合墊12、源極電極20的一接合墊22和多晶硅柵極電極40的一接合墊42。P阱60對N阱30進行分割。N阱30建立于漏極電極10與源極電極20之間。
圖2是根據本發(fā)明的優(yōu)選實施例的LDMOS晶體管100的第一橫截面圖。其展示了LDMOS晶體管100位于源極電極20與漏極電極10之間。第一橫截面結構是沿圖1中的虛線W-V所截。圖3是第二橫截面圖。第二橫截面結構是沿圖1中的虛線X-Y所截。
LDMOS晶體管100形成于一P襯底90的頂部上。經由將具有N導電性類型的一第一擴散區(qū)域33和具有N導電性類型的一第二擴散區(qū)域37嵌入P襯底90中來形成一N阱30。第一擴散區(qū)域33還充當第一擴散區(qū)域33的區(qū)域中的一延伸的漏極區(qū)域50。具有N+導電性類型的一漏極擴散區(qū)域53在延伸的漏極區(qū)域50中形成一漏極區(qū)域52。
P阱60是由具有P導電性類型的第三擴散區(qū)域63所形成。第三擴散區(qū)域63獨立地位于延伸的漏極區(qū)域50中。
具有N+導電性類型的一源極擴散區(qū)域55形成一源極區(qū)域56。具有P+導電性類型的一接點擴散區(qū)域57形成一接點區(qū)域58。具有P導電性類型的一第四擴散區(qū)域67形成用于防止擊穿的一隔離P阱65。隔離P阱65位于第二擴散區(qū)域37中以將源極區(qū)域56和接點區(qū)域58包圍起。
一導電溝道穿過N阱30而形成。導電溝道將源極區(qū)域56與漏極區(qū)域52相連接。一薄柵極氧化層81和一厚場氧化層87形成在P襯底90上方。多晶硅柵極40形成于柵極氧化層81和場氧化層87的部分上，以控制導電溝道的晶體管電流流動。一漏極間隙71在漏極擴散區(qū)域53與場氧化層87之間維持一間隔。一源極間隙72在場氧化層87與隔離P阱65之間維持另一間隔。妥善分配漏極間隙71和源極間隙72可以實質上提高LDMOS晶體管100的擊穿電壓。
一二氧化硅絕緣層85和一二氧化硅絕緣層86覆蓋多晶硅柵極40、場氧化層87和場氧化層88。一漏極金屬接點15充當用于與漏極擴散區(qū)域53相接觸的一金屬電極。一源極金屬接點25充當用于與源極擴散區(qū)域55和接點擴散區(qū)域57相接觸的另一金屬電極。
復參看圖1和圖2，延伸的漏極區(qū)域50與漏極擴散區(qū)域53一同形成漏極電極10。隔離P阱65、源極擴散區(qū)域55和接點擴散區(qū)域57一同形成源極電極20。接合墊12連接到漏極金屬接點15。接合墊22連接到源極金屬接點25。接合墊42連接到多晶硅柵極電極40。
圖4是LDMOS晶體管100的第三橫截面圖。第三橫截面結構是沿圖1中的虛線P-Q所截。P阱60配置于延伸的漏極區(qū)域50中，以便在N阱30中形成一分割接面場結構。分割N阱30和P阱60耗盡一漂移區(qū)域，將電場最大值轉移到N阱30的區(qū)域內。當漂移區(qū)域被完全耗盡時，導電溝道實質上更不易于擊穿。為提高LDMOS晶體管100的擊穿電壓，延伸的漏極區(qū)域50必須在擊穿發(fā)生前被完全耗盡。即使漂移區(qū)域的摻雜密度較高，分割N阱30和P阱60也使延伸的漏極區(qū)域50能夠在擊穿發(fā)生前被耗盡。另外，每個分割接面場可進一步分散電場。
LDMOS晶體管100的耗盡區(qū)域增加到導電溝道的區(qū)域之外。耗盡區(qū)域的面積從大體上N阱30與P阱60的垂直接面上延伸到大體上N阱30與P襯底90的邊界下。這允許了漂移區(qū)域具有高摻雜密度和低電阻。為了使LDOMS晶體管100能夠同時具有低電阻和高擊穿電壓，分割N阱30和P阱60的寬度和摻雜密度必須經合理選擇。
此外，由第二擴散區(qū)域37產生的N阱30為源極區(qū)域56產生一低阻抗路徑，以限制漏極區(qū)域52與源極區(qū)域56之間的晶體管電流流動。
所屬領域的技術人員將明了，可在不脫離本發(fā)明的范疇或精神的情況下，對本發(fā)明的結構作各種修改和改變。鑒于前述內容，倘若本發(fā)明的修改和改變在所附權利要求書和其均等物的范疇內，則希望本發(fā)明涵蓋這些修改和改變。
權利要求
1.一種隔離高壓LDMOS晶體管，其特征在于其包括一P襯底；具有N導電性類型的一第一擴散區(qū)域和一第二擴散區(qū)域，其中所述第一擴散區(qū)域和所述第二擴散區(qū)域在所述P襯底中形成一N阱，其中所述第一擴散區(qū)域形成一延伸的漏極區(qū)域；一漏極擴散區(qū)域，用于形成一漏極區(qū)域，所述漏極擴散區(qū)域具有N+導電性類型，其中所述漏極區(qū)域設置于所述延伸的漏極區(qū)域中；一第三擴散區(qū)域，用于形成獨立地位于所述N阱的所述延伸的漏極區(qū)域中的一P阱；所述第三擴散區(qū)域具有P導電性類型；一源極擴散區(qū)域，用于形成一源極區(qū)域，所述源極擴散區(qū)域具有N+導電性類型，其中導電溝道穿過所述N阱而形成，其中所述導電溝道連接所述源極區(qū)域與所述漏極區(qū)域；一接點擴散區(qū)域，用于形成接點區(qū)域，所述接點擴散區(qū)域具有P+導電性類型；以及一第四擴散區(qū)域，用于形成一隔離P阱以防止擊穿，所述第四擴散區(qū)域具有P導電性類型，其中所述隔離P阱位于所述第二擴散區(qū)域中，以便將所述源極區(qū)域和所述接點區(qū)域包圍起，其中由所述第二擴散區(qū)域形成的所述N阱為所述源極區(qū)域產生一低阻抗路徑，其中由所述第二擴散區(qū)域形成的所述N阱限制所述漏極區(qū)域與所述源極區(qū)域之間的晶體管電流流動。
2.根據權利要求1所述的隔離高壓LDMOS，其特征在于其中所述延伸的漏極區(qū)域和所述漏極擴散區(qū)域形成一漏極電極。
3.根據權利要求1所述的隔離高壓LDMOS，其特征在于其中所述隔離P阱、所述源極擴散區(qū)域和所述接點擴散區(qū)域形成一源極電極。
4.根據權利要求1所述的隔離高壓LDMOS，其特征在于其中所述延伸的漏極區(qū)域和所述漏極擴散區(qū)域形成一漏極電極，所述隔離P阱、所述源極擴散區(qū)域和所述接點擴散區(qū)域形成一源極電極，而所述N阱建立于所述漏極電極與所述源極電極之間。
5.根據權利要求1所述的隔離高壓LDMOS，其特征在于其中所述P阱對所述N阱進行分割。
6.根據權利要求1所述的隔離高壓LDMOS，其特征在于其進一步包括形成于所述P襯底上的一薄柵極氧化層和一厚場氧化層；一多晶硅柵極電極，用于控制所述導電溝道中的所述晶體管電流流動，其中所述多晶硅柵極電極放置于所述薄柵極氧化層和所述厚場氧化層的部分上；一漏極間隙，用于維持所述漏極擴散區(qū)域與所述厚場氧化層之間的間隔；一源極間隙，用于維持所述厚場氧化層與所述隔離P阱之間的間隔，其中所述漏極間隙和所述源極間隙的適當配置實質上增加了所述隔離高壓LDMOS晶體管的擊穿電壓；一二氧化硅絕緣層，其覆蓋所述多晶硅柵極電極和所述厚場氧化層；一漏極金屬接點，其具有用于與所述漏極擴散區(qū)域相接觸的一金屬電極；以及一源極金屬接點，其具有用于與所述源極擴散區(qū)域和所述接點擴散區(qū)域相接觸的另一金屬電極。
7.根據權利要求1所述的隔離高壓LDMOS，其特征在于其進一步包括一漏極接合墊，用于所述漏極電極，其中所述漏極接合墊連接到所述漏極金屬接點；一源極接合墊，用于所述源極電極，其中所述源極接合墊連接到所述源極金屬接點；以及一柵極接合墊，其連接到所述多晶硅柵極電極。
8.根據權利要求1所述的隔離高壓LDMOS，其特征在于其中所述P阱對所述N阱的所述延伸的漏極區(qū)域進行分割，以在所述N阱中形成分割接面場，其中所述分割N阱和所述P阱耗盡漂移區(qū)域。
全文摘要
根據本發(fā)明的隔離高壓LDMOS晶體管包括位于延伸的漏極區(qū)域中的分割N阱和P阱。P阱在N阱的延伸的漏極區(qū)域中進行分割，以在N阱中形成一分割接面場。分割N阱和P阱耗盡漂移區(qū)域，以將電場最大值轉移到N阱的本體內。這達到更高的擊穿電壓并允許N阱具有更高的摻雜密度。此外，根據本發(fā)明的LDMOS晶體管包括嵌入源極擴散區(qū)域的下面的N阱。這為源極區(qū)域提供一低阻抗路徑，以限制漏極區(qū)域與源極區(qū)域之間的晶體管電流流動。
文檔編號H01L29/94GK1926690SQ200480039746
公開日2007年3月7日 申請日期2004年6月25日 優(yōu)先權日2004年1月16日
發(fā)明者黃志豐, 楊大勇, 林振宇, 簡鐸欣 申請人:崇貿科技股份有限公司