專利名稱：非易失性觸發(fā)電路及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及移位寄存器、幀緩存(frame buffer)等中使用的非易失性觸發(fā)(flip-flop)電路及其驅(qū)動(dòng)方法。
背景技術(shù)：
在以液晶顯示裝置等為代表的圖像顯示裝置中，在被稱作幀緩存的臨時(shí)存儲(chǔ)裝置中順序地讀入一幀圖像的信息，通過(guò)在規(guī)定時(shí)間內(nèi)并行地讀取該信息并輸入到圖像顯示裝置的各像素來(lái)高速地顯示圖像。幀緩存陣列狀地配置在圖像顯示裝置的圖像顯示面板的周圍，包括被稱作移位寄存器的電路元件。該移位寄存器由多個(gè)鎖存電路和觸發(fā)電路構(gòu)成。
以下，參照?qǐng)D1到圖3，說(shuō)明這些內(nèi)容。首先，參照?qǐng)D1，說(shuō)明圖像顯示裝置中含有的圖像顯示面板以及幀緩存。
在圖1中表示有圖像顯示面板101、和X軸幀緩存105及Y軸幀緩存106，圖像顯示面板101由縱n行、橫m列構(gòu)成的n×m個(gè)的像素102構(gòu)成。各像素的顯示·非顯示由從列方向的信號(hào)線103和行方向的信號(hào)線104兩種類型的信號(hào)線輸入的信號(hào)疊加來(lái)決定。這里，對(duì)列方向的信號(hào)線103、行方向的信號(hào)線104的兩條信號(hào)線的信號(hào)輸入，分別經(jīng)X軸幀緩存105及Y軸幀緩存106進(jìn)行。
X軸幀緩存的結(jié)構(gòu)和Y軸幀緩存的結(jié)構(gòu)大致相同。以X軸幀緩存105為例說(shuō)明其構(gòu)造，X軸幀緩存105由至少一個(gè)以上的移位寄存器107構(gòu)成。在移位寄存器107中，信號(hào)D通過(guò)信號(hào)輸入線108順序地輸入。另外，在移位寄存器107中，輸入至少一個(gè)系統(tǒng)以上的所謂時(shí)鐘信號(hào)以取得與電路動(dòng)作同期。這里，CK1和CK2兩個(gè)時(shí)鐘信號(hào)通過(guò)時(shí)鐘信號(hào)線109、110輸入。
移位寄存器107中順序地輸入的信號(hào)D伴隨時(shí)鐘信號(hào)，在每一個(gè)時(shí)鐘內(nèi)在移位寄存器中連續(xù)的觸發(fā)器之間傳播，可以進(jìn)行任意個(gè)數(shù)的觸發(fā)器輸入。此外，根據(jù)經(jīng)時(shí)鐘信號(hào)線111輸入的圖像輸出用時(shí)鐘信號(hào)CK3，從信號(hào)輸出線112并行地輸出到圖像顯示面板101。
接下來(lái)，參照?qǐng)D2(a)及(b)，說(shuō)明移位存儲(chǔ)器107的內(nèi)部。圖2(a)所示的移位寄存器201，是僅取出圖1的幀緩存105中的一個(gè)移位存儲(chǔ)器107后的結(jié)構(gòu)，圖2(b)詳細(xì)表示該移位寄存器。
如圖2(b)所示，這里的移位寄存器是帶鎖存器的移位寄存器。即，由移位寄存器部分202和鎖存器部分203構(gòu)成。
移位寄存器部分202含有兩個(gè)以上的觸發(fā)器204，并且，各觸發(fā)器204通過(guò)輸入信號(hào)D的信號(hào)線205、和輸入時(shí)鐘的時(shí)鐘線206連接。鎖存器部分203也含有兩個(gè)以上的觸發(fā)器204，鎖存器部分203的各觸發(fā)器204通過(guò)輸入信號(hào)D的信號(hào)線207與移位寄存器部分202的各個(gè)觸發(fā)器204連接。另外，鎖存器部分203的各觸發(fā)器204，與時(shí)鐘線208連接，通過(guò)時(shí)鐘線208輸入第二時(shí)鐘CK2。
此外，輸出信號(hào)線209從鎖存器部分203的各觸發(fā)器204延伸。輸出信號(hào)線209分別與柵極210連接，根據(jù)從時(shí)鐘線206輸入的時(shí)鐘信號(hào)，輸出信號(hào)被輸入到圖像面板。即，順序輸入的信號(hào)，在時(shí)鐘信號(hào)的每一個(gè)時(shí)鐘內(nèi)在移位寄存器中的各觸發(fā)器中傳播，可遍及任意個(gè)數(shù)的觸發(fā)器進(jìn)行傳播。并且，輸入至各時(shí)鐘定時(shí)的各觸發(fā)器中的值保存在鎖存器部分。另外，鎖存器部分203保存的信息，根據(jù)施加到柵極201的時(shí)鐘信號(hào)CK3，在期望的定時(shí)內(nèi)并行輸出，由此在圖像面板顯示圖像。
接下來(lái)，參照?qǐng)D3(a)及圖3(b)，說(shuō)明移位寄存器中觸發(fā)器的內(nèi)部。其中，對(duì)該觸發(fā)器詳細(xì)的說(shuō)明，例如，在《觸發(fā)器的使用方法》(晶體管技術(shù)SPECIAL，CQ出版株式會(huì)社，No.58，p.114-127中有記載。
圖3(a)詳細(xì)表示圖2(b)的觸發(fā)器204。如圖3(a)所示，觸發(fā)器由反相器(inverter)和時(shí)鐘反相器(clocked inverter)構(gòu)成。這里，輸入的信號(hào)D經(jīng)第一時(shí)鐘反相器302輸入到反相器301，接下來(lái)，反相器301的輸出通過(guò)第二時(shí)鐘反相器303再次反饋到反相器301的輸入。即，符號(hào)304的部分成為第一反饋電路。
該第一反饋電路304的輸出通過(guò)第三時(shí)鐘反相器305輸入到第二反相器306中，接下來(lái)，第二反相器306的輸出通過(guò)第四時(shí)鐘反相器307反饋到第二反相器306的輸入。即，符號(hào)308的部分成為第二反饋電路。
另外，第二反相器306的輸出作為該觸發(fā)器的輸出Q輸出，另一方面，反饋到第二反相器306的輸入的信號(hào)作為輸出Q的翻轉(zhuǎn)-Q(稱作“Q非”。也可以在Q上加橫杠表記。)輸出。這里，第一反饋電路304稱為主鎖存器(master latch)，另一方面，第二反饋電路308稱為從鎖存器(slave latch)。另外，具有這樣結(jié)構(gòu)的觸發(fā)電路稱為主從型觸發(fā)電路。
從時(shí)鐘電路309輸入時(shí)鐘信號(hào)到各個(gè)時(shí)鐘反相器中。在如圖3(a)所示的狀態(tài)下，對(duì)第一及第四時(shí)鐘反相器(302、307)輸入作為時(shí)鐘信號(hào)CK的翻轉(zhuǎn)的翻轉(zhuǎn)時(shí)鐘信號(hào)-CK，對(duì)第二及第三時(shí)鐘反相器(303、305)輸入時(shí)鐘信號(hào)CK。由此，對(duì)主鎖存器和從鎖存器，在每一個(gè)時(shí)鐘內(nèi)將信號(hào)從主鎖存器移動(dòng)到從鎖存器，而在一個(gè)時(shí)鐘內(nèi)信號(hào)絕不會(huì)透過(guò)主鎖存器和從鎖存器二者。
其中，時(shí)鐘電路309不必分別包括在觸發(fā)器電路中，從外部供給亦可。另外，一般時(shí)鐘反相器具有如圖3(b)所示的構(gòu)造。這里，施加到源極接地的n溝道MOSFET的時(shí)鐘與施加到源極接電源的p溝道MOSFET的時(shí)鐘是逆相位的。
具備上述結(jié)構(gòu)的現(xiàn)有觸發(fā)器電路，因?yàn)橹袛嚯娫葱畔⒕筒槐槐４?，所以要保存輸入的信息必須持續(xù)不斷的供給電源，有難以減低電能消耗的問(wèn)題。
另外，在中斷電源的情況下，要輸出電源中斷前的信息，首先將該信息再次輸入到觸發(fā)器電路成為必要工序，處理工序產(chǎn)生了累贅。此外，要讀取觸發(fā)器電路中的信息，必須給電路整體供給電源，這一點(diǎn)也存在降低電能消耗的余地。

發(fā)明內(nèi)容
這樣的問(wèn)題是必須解決的，本發(fā)明的目的在于，提供能夠降低電能消耗的非易失性觸發(fā)器電路及其驅(qū)動(dòng)方法。
為了達(dá)到上述目的，本發(fā)明相關(guān)的非易失性觸發(fā)電路具備輸入數(shù)據(jù)信號(hào)D的第一時(shí)鐘反相器604，；與上述第一時(shí)鐘反相器604的輸出端的柵極連接，源極和基體(body)短路的鐵電體柵極晶體管601；與上述鐵電體柵極晶體管601并列連接的第二時(shí)鐘反相器603；與上述鐵電體柵極晶體管601的柵極的一端側(cè)連接，其它端側(cè)接低電位線的第一開(kāi)關(guān)元件605；與上述鐵電體柵極晶體管601的源極一端側(cè)連接，其它端側(cè)接低電位線的第二開(kāi)關(guān)元件607；與上述鐵電體柵極晶體管601的漏極連接的第三時(shí)鐘反相器608；與上述第三時(shí)鐘反相器608的輸入端的一端側(cè)連接，其它端側(cè)接電源的第三開(kāi)關(guān)元件602及第四開(kāi)關(guān)元件606，具備經(jīng)上述第三時(shí)鐘反相器608的輸出端輸出輸出信號(hào)Q(-Q)的結(jié)構(gòu)。
另外，本發(fā)明相關(guān)的非易失性觸發(fā)電路的驅(qū)動(dòng)方法具備在上述觸發(fā)電路的結(jié)構(gòu)中，上述第一時(shí)鐘反相器604、第二時(shí)鐘反相器603及第三開(kāi)關(guān)元件602處于開(kāi)的狀態(tài)，并且，上述第一開(kāi)關(guān)元件605、第二開(kāi)關(guān)元件607及第三時(shí)鐘反相器608處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)D，利用具有上述鐵電體柵極晶體管601的鐵電體的極化，保持輸入的數(shù)據(jù)信號(hào)D的數(shù)據(jù)保持步驟；上述第一時(shí)鐘反相器604、第二時(shí)鐘反相器603及第三開(kāi)關(guān)元件602處于關(guān)的狀態(tài)，并且，通過(guò)切換使上述第一開(kāi)關(guān)元件605、第二開(kāi)關(guān)元件607及第三時(shí)鐘反相器608成開(kāi)的狀態(tài)，中斷數(shù)據(jù)信號(hào)D的輸入的同時(shí)維持具有上述鐵電體柵極晶體管601的鐵電體的極化狀態(tài)，根據(jù)保存的數(shù)據(jù)信號(hào)D輸出輸出信號(hào)Q(-Q)的數(shù)據(jù)輸出步驟。
另外，本發(fā)明相關(guān)的其它非易失性觸發(fā)電路具備輸入數(shù)據(jù)信號(hào)D的第一時(shí)鐘反相器504；與上述第一時(shí)鐘反相器504的輸出端的柵極連接，源極和基體短路的鐵電體柵極晶體管501；與上述鐵電體柵極晶體管501并列連接的第二時(shí)鐘反相器503；與上述鐵電體柵極晶體管501的柵極一端側(cè)連接，其它端側(cè)接低電位線的第一開(kāi)關(guān)元件505；與上述鐵電體柵極晶體管501的源極的一端側(cè)連接，其它端側(cè)接低電位線的第二開(kāi)關(guān)元件506；與上述鐵電體柵極晶體管501的漏極連接的第三時(shí)鐘反相器507；以及與上述第三時(shí)鐘反相器507的輸入端的一端側(cè)連接，其它端側(cè)接電源的阻抗性元件502，具備經(jīng)上述第三時(shí)鐘反相器507的輸出端輸出輸出信號(hào)Q(-Q)的結(jié)構(gòu)。
另外，本發(fā)明相關(guān)的其它的非易失性觸發(fā)電路的驅(qū)動(dòng)方法具備在上述觸發(fā)電路的結(jié)構(gòu)中，上述第一時(shí)鐘反相器504及第二時(shí)鐘反相器503處于開(kāi)的狀態(tài)，并且，上述第一開(kāi)關(guān)元件505、第二開(kāi)關(guān)元件506及第三時(shí)鐘反相器507處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)D，利用具有上述鐵電體柵極晶體管501的鐵電體的極化，保持輸入的數(shù)據(jù)信號(hào)D的數(shù)據(jù)保持步驟；上述第一的時(shí)鐘反相器504及第二時(shí)鐘反相器503處于關(guān)的狀態(tài)，并且，通過(guò)切換使上述第一開(kāi)關(guān)元件505、第二開(kāi)關(guān)元件506及第三時(shí)鐘反相器507成開(kāi)的狀態(tài)，中斷數(shù)據(jù)信號(hào)D的輸入的同時(shí)維持具有上述鐵電體柵極晶體管501的鐵電體的極化狀態(tài)，根據(jù)保持的數(shù)據(jù)信號(hào)D輸出輸出信號(hào)Q(-Q)的數(shù)據(jù)輸出步驟。


圖1是表示現(xiàn)有的圖像顯示裝置及幀緩存結(jié)構(gòu)的示意圖。
圖2(a)及(b)是表示現(xiàn)有的移位寄存器結(jié)構(gòu)的示意圖。
圖3(a)及(b)是表示現(xiàn)有的主從型觸發(fā)電路的電路圖。
圖4是表示與本發(fā)明的一個(gè)實(shí)施方式相關(guān)的具備非易失性觸發(fā)電路的非易失性反相器電路的電路圖。
圖5是表示與本發(fā)明的一個(gè)實(shí)施方式相關(guān)的非易失性觸發(fā)電路的電路圖。
圖6是表示與本發(fā)明的其它實(shí)施方式相關(guān)的非易失性觸發(fā)電路的電路圖。
圖7是表示說(shuō)明圖6所示的非易失性觸發(fā)電路的各節(jié)點(diǎn)動(dòng)作的時(shí)序圖。
圖8是表示圖6所示的非易失性觸發(fā)電路的鐵電體柵極晶體管的漏極電流和柵極電壓之間關(guān)系(Id-Vg線圖)的示意圖。
圖9A是表示說(shuō)明圖6所示的非易失性電路中規(guī)定的定時(shí)的信號(hào)流的示意圖。
圖9B是表示說(shuō)明圖6所示的非易失性電路中規(guī)定的定時(shí)的信號(hào)流的示意圖。
圖9C是表示說(shuō)明圖6所示的非易失性電路中規(guī)定的定時(shí)的信號(hào)流的示意圖。
圖9D是表示說(shuō)明圖6所示的非易失性電路中規(guī)定的定時(shí)的信號(hào)流的示意圖。
圖10是分別表示(a)現(xiàn)有的使用非易失性觸發(fā)電路構(gòu)成的大規(guī)模集成電路(LSI)及，(b)本發(fā)明使用的非易失性觸發(fā)電路構(gòu)成的大規(guī)模集成電路(LSI)的各電路規(guī)模的示意圖。
圖11是表示圖5所示的非易失性觸發(fā)電路的變形例的電路圖。
圖12是表示圖6所示的非易失性觸發(fā)電路的變形例的電路圖。
具體實(shí)施例方式
以下，參照附圖，說(shuō)明本發(fā)明的實(shí)施方式。圖4是表示與本發(fā)明的一個(gè)實(shí)施方式相關(guān)的具備非易失性觸發(fā)電路的非易失性反相器電路的電路圖。圖5是表示與本發(fā)明的一個(gè)實(shí)施方式相關(guān)的非易失性觸發(fā)電路結(jié)構(gòu)的示意圖。
圖4所示的非易失性反相器電路具備鐵電體柵極晶體管401；阻抗元件402；時(shí)鐘反相器404。鐵電體柵極晶體管401的柵極絕緣膜使用鐵電體薄膜，漏極與阻抗元件402的一端連接。阻抗元件402的其它端接電源。對(duì)時(shí)鐘反相器404的輸入，與對(duì)鐵電體柵極晶體管401的柵極的輸入并聯(lián)，時(shí)鐘反相器404的輸出與鐵電體柵極晶體管401的源極連接。鐵電體柵極晶體管401的源極與基體(基板)短路。鐵電體柵極晶體管401可以是鐵電體薄膜上形成柵極電極的結(jié)構(gòu)，或者，也可以是柵極電極經(jīng)配線連接于鐵電體薄膜上形成的導(dǎo)電層的結(jié)構(gòu)。
這里，對(duì)該非易失性反相器電路輸入正的電源電位和接地電位的二值的信號(hào)。其中，通常該二值是數(shù)字電路的輸入信號(hào)，以高(H)或低(L)表示。
首先，考察鐵電體柵極晶體管401的柵極輸入正的電位的情況。在此情況下，時(shí)鐘反相器404的輸出為接地電位，由此，鐵電體柵極電極晶體管401的源極和基體(基板)也成為接地電位，因此柵極和基體之間產(chǎn)生正的電位梯度。
通過(guò)該正的電位梯度，產(chǎn)生鐵電體柵極晶體管401具有的鐵電體電容器的極化，在鐵電體柵極晶體管401中的浮游柵極電極，引起采取某有限值的正的電位。結(jié)果是，鐵電體柵極晶體管401的閥值降低，溝道阻抗減小。即，晶體管成為開(kāi)的狀態(tài)。施加在阻抗元件402上的電源電位，通過(guò)阻抗元件402和該鐵電體柵極晶體管401的溝道阻抗的阻抗比而被分割。
與阻抗元件402的阻抗比較，如果以在浮游柵極上引起正的電位而成為低阻抗時(shí)的鐵電體柵極晶體管401的溝道阻抗充分小的方式設(shè)定二者的阻抗值，那么阻抗元件402和鐵電體柵極晶體管401的連接點(diǎn)403上出現(xiàn)的輸出電位大致成為接地電位，相對(duì)輸入而言輸出翻轉(zhuǎn)。此時(shí)，由于鐵電體柵極晶體管401的溝道阻抗的降低是由鐵電體的極化引起的，所以只要保持鐵電體的極化，而且沒(méi)有新的輸入，就可以保持翻轉(zhuǎn)后的輸出。
另一方面，在對(duì)鐵電體柵極晶體管401輸入接地電位的情況下，時(shí)鐘反相器404的輸出成為正的電源電位，鐵電體柵極晶體管401的源極及與其短路的基體的電位上升，柵極與基體之間產(chǎn)生負(fù)的電位梯度。由此，在鐵電體柵極晶體管401的鐵電體電容器上，產(chǎn)生與上述情況相反方向的極化，在浮游柵極電極上引起負(fù)的電位。結(jié)果是，鐵電體柵極晶體管401的閥值上升，溝道阻抗增大。即，晶體管成為關(guān)的狀態(tài)。施加在阻抗元件402上的電源電位，由阻抗元件402、和溝道阻抗增大后的鐵電體柵極晶體管401分割。
與阻抗元件402的阻抗比較，如果以在浮游柵極上引起負(fù)的電位而成為高阻抗時(shí)的鐵電體柵極晶體管401的溝道阻抗充分大方式設(shè)定二者的阻抗值，那么阻抗元件402和鐵電體柵極晶體管401的連接點(diǎn)403上出現(xiàn)的輸出電位成為大致正的電位，這種情況下輸出也是相對(duì)輸入而翻轉(zhuǎn)。由于鐵電體柵極晶體管401的溝道阻抗的上升是由鐵電體的極化引起的，所以只要保持鐵電體的極化，而且沒(méi)有新的輸入，就可以保持翻轉(zhuǎn)后的輸出。
由此，根據(jù)圖4所示的結(jié)構(gòu)，通過(guò)以正的電源電位和接地電位二值作為信號(hào)輸入，能夠?qū)﹁F電體的正及負(fù)的任一個(gè)極化，能夠?qū)⑤敵鲂盘?hào)以接地電位或正的電源電位二值翻轉(zhuǎn)輸出。該結(jié)構(gòu)中，與現(xiàn)有的反相器電路同樣地準(zhǔn)備正的電源和接地線即可，輸入不必是負(fù)的電源電位。另外，根據(jù)該結(jié)構(gòu)，因?yàn)榧词怪袛嚯娫?，鐵電體柵極晶體管401也可以保存信息，所以能夠?qū)崿F(xiàn)信息非易失的非易失性反相器。
接下來(lái)，參照?qǐng)D5，說(shuō)明利用了該非易失性反相器的觸發(fā)電路。圖5是表示含有上述非易失性反相器的觸發(fā)電路的示意圖。圖5所示的非易失性反相器515與圖4所示的非易失性反相器電路相對(duì)應(yīng)。
在圖5所示的結(jié)構(gòu)中，鐵電體柵極晶體管501的源極和基體短路，鐵電體柵極晶體管501的漏極與阻抗元件502的一端連接。阻抗元件502的其它端接電源。輸入信號(hào)施加在鐵電體柵極晶體管501的柵極上，鐵電體柵極晶體管501和阻抗元件502的連接點(diǎn)511的電位成為輸出。鐵電體柵極晶體管501的輸入和第二時(shí)鐘反相器503的輸出并聯(lián)，第二時(shí)鐘反相器503的輸出與鐵電體柵極晶體管501的源極連接。
在作為非易失性反相器515的輸入側(cè)的前段上，設(shè)置第一時(shí)鐘反相器504，第一時(shí)鐘反相器504和非易失性反相器515之間，與源極接地的作為第一開(kāi)關(guān)元件的n溝道MOSFET505的漏極連接(參照作為節(jié)點(diǎn)的符號(hào)513)。此外，鐵電體柵極晶體管501的源極與源極接地的作為第二開(kāi)關(guān)元件的n溝道MOSFET506的漏極連接(參照作為節(jié)點(diǎn)的符號(hào)512)。在非易失性反相器515的輸出511的后段上，設(shè)置第三時(shí)鐘反相器507。第三時(shí)鐘反相器507的再后段連接輸出用反相器508。
在圖5所示的結(jié)構(gòu)中，符號(hào)509包圍的部分作為主鎖存器，另一方面，符號(hào)510包圍的部分作為從鎖存器。即，主鎖存器509具備在非易失性反相器501的輸入的前段上設(shè)置的第一時(shí)鐘反相器504、n溝道MOSFET505、非易失性反相器515。這里，非易失性反相器515具備鐵電體柵極晶體管501、阻抗元件502、第二時(shí)鐘反相器503。另一方面，從鎖存器510具備鐵電體柵極晶體管501、阻抗元件502、n溝道MOSFET506、第三時(shí)鐘反相器507、輸出用反相器508。輸入到各時(shí)鐘反相器及n-MOSFET的時(shí)鐘相位，如圖5中的各元件CK和-CK(CK非)所示。相對(duì)于CK，-CK的相位翻轉(zhuǎn)180度。圖5所示的對(duì)非易失性觸發(fā)電路中時(shí)鐘信號(hào)的輸入通過(guò)時(shí)鐘電路514進(jìn)行。時(shí)鐘電路514不必是各觸發(fā)電路中分別具有，亦可是從外部供給時(shí)鐘信號(hào)的結(jié)構(gòu)。
通過(guò)這樣的結(jié)構(gòu)，主鎖存器509和從鎖存器510，在每一個(gè)時(shí)鐘內(nèi)信號(hào)從主鎖存器509移動(dòng)到從鎖存器510，在一個(gè)時(shí)鐘內(nèi)信號(hào)不會(huì)透過(guò)主鎖存器509和從鎖存器510二者。另外，在切斷電源的情況下，在非易失性反相器515中保存信息，通過(guò)僅施加至少?gòu)逆i存器510的電源和時(shí)鐘，能夠?qū)崿F(xiàn)可以讀取切斷電源前的信息的非易失性主從型觸發(fā)器。此外，如果該非易失性主從型觸發(fā)器對(duì)內(nèi)部的非易失性反相器515至少一次寫入信息，通過(guò)僅施加從鎖存器510的電源和時(shí)鐘信號(hào)，該信息就可以被任意次讀取。由此，能夠比現(xiàn)有技術(shù)降低電能消耗。觸發(fā)器電路的具體的驅(qū)動(dòng)方法在以下所示的本發(fā)明的其它實(shí)施方式中詳述。
接下來(lái)，參照?qǐng)D6說(shuō)明與本發(fā)明的其它實(shí)施方式相關(guān)的非易失性觸發(fā)器電路的結(jié)構(gòu)。圖6所示的觸發(fā)器電路的基本結(jié)構(gòu)與圖5所示的非易失性觸發(fā)器電路類似，是代替圖5所示的非易失性反相器515的阻抗元件502，使用一端側(cè)與第三時(shí)鐘反相器507的輸入端連接、其它端側(cè)接電源的兩個(gè)P溝道MOSFET的結(jié)構(gòu)。以下，說(shuō)明圖6所示的觸發(fā)器電路的結(jié)構(gòu)。
鐵電體柵極晶體管601的源極和基體短路，與鐵電體柵極晶體管601的漏極、和第三開(kāi)關(guān)元件的p溝道MOSFET602串聯(lián)連接。p溝道MOSFET602為增強(qiáng)(enhancement)型p溝道MOSFET，源極接電源。
以施加在鐵電體柵極晶體管601的柵極上的電位作為輸入，鐵電體柵極晶體管601和p溝道MOSFET602的連接點(diǎn)的電位612作為輸出。以與對(duì)鐵電體柵極晶體管601的輸入并聯(lián)的方式設(shè)置第二時(shí)鐘反相器603的輸入。第二時(shí)鐘反相器603的輸出與鐵電體柵極晶體管601的源極連接。這樣構(gòu)成的非易失性反相器616，在取作為信號(hào)的接地電位和正的電源電位二值的任意一個(gè)的信號(hào)輸入的情況下，將施加在鐵電體柵極晶體管601的鐵電體上的電位轉(zhuǎn)換成為符號(hào)相異的有限的電位的二值，具有寫入及改寫信息的功能。
在該非易失性反相器616的輸入的前段設(shè)置第一時(shí)鐘反相器604，在第一時(shí)鐘反相器604和非易失性反相器616之間，與源極接地的第一開(kāi)關(guān)元件的n溝道MOSFET605的漏極連接(參照作為節(jié)點(diǎn)的符號(hào)614)。另外，在鐵電體柵極晶體管601的源極上，與源極接地的第二開(kāi)關(guān)元件的n溝道MOSFET607的漏極連接(參照作為節(jié)點(diǎn)的符號(hào)613)。在非易失性反相器616的輸入的后段設(shè)置第三時(shí)鐘反相器608。在第三時(shí)鐘反相器608的更后段，連接輸出用反相器609。在非易失性反相器616的輸出與在非易失性反相器616的輸出的后段設(shè)置的第三時(shí)鐘反相器608之間，連接第四開(kāi)關(guān)元件的p溝道MOSFET606的漏極。p溝道MOSFET606的源極接電源。
這里，包含第一時(shí)鐘反相器604、n溝道MOSFET605及非易失性反相器616的部分是主鎖存器610。非易失性反相器616具備鐵電體柵極晶體管601、增強(qiáng)型p溝道MOSFET602及第二時(shí)鐘反相器603。
另一方面，包含n溝道MOSFET607、第三時(shí)鐘反相器608、p溝道MOSFET606、鐵電體柵極晶體管601及輸出用反相器609的部分是從鎖存器611。
在如圖6所示的結(jié)構(gòu)中，一旦使對(duì)主鎖存器610和從鎖存器611供給的時(shí)鐘翻轉(zhuǎn)，該觸發(fā)電路就可以用作主從型觸發(fā)器。時(shí)鐘反相器、輸入到n-MOSFET及p-MOSFET的時(shí)鐘的相位如對(duì)圖6中的各元件用CK和-CK(CK非)所示。相對(duì)于CK，-CK的相位翻轉(zhuǎn)180度。圖6所示的對(duì)非易失性觸發(fā)電路的時(shí)鐘信號(hào)的輸入通過(guò)時(shí)鐘電路615進(jìn)行。時(shí)鐘電路615不必是各觸發(fā)電路中分別具有，從外部供給時(shí)鐘信號(hào)的結(jié)構(gòu)亦可。通過(guò)這樣的結(jié)構(gòu)，圖6的觸發(fā)電路作為非易失性主從型觸發(fā)電路進(jìn)行動(dòng)作，若至少一次寫入信息，則可通過(guò)僅施加從鎖存器611的電源和時(shí)鐘信號(hào)，該信息就可以被任意次讀取。結(jié)果是，能夠比現(xiàn)有降低電能消耗，這一點(diǎn)與圖5的結(jié)構(gòu)相同。
圖7所示的時(shí)序圖表示有關(guān)圖6的非易失性觸發(fā)電路中各節(jié)點(diǎn)的動(dòng)作的時(shí)間變化。圖8是表示圖6所示的非易失性觸發(fā)電路中鐵電體柵極晶體管的漏極電流和柵極電壓之間的關(guān)系的示意圖。另外，圖9A到圖9D分別是說(shuō)明在規(guī)定的定時(shí)內(nèi)信號(hào)流的示意圖。以下，參照?qǐng)D7、圖8以及圖9A到圖9D，詳細(xì)說(shuō)明圖6所示的非易失性觸發(fā)電路的動(dòng)作。
圖7中的“VdM”表示施加在圖6的主鎖存器610的電源的電位，“VdS”表示施加在圖6的從鎖存器611的電源的電位。另外，“D”及“CK”分別表示輸入信號(hào)及時(shí)鐘信號(hào)。此外，“M”表示圖6中節(jié)點(diǎn)614的電位，“N”表示圖6中節(jié)點(diǎn)613的電位，“P”表示圖6中節(jié)點(diǎn)612的電位?！癇”表示圖6中鐵電體柵極晶體管601為ON和OFF的某一種狀態(tài)。
圖7中a、e的各區(qū)域表示連續(xù)地施加電源、時(shí)鐘、信號(hào)全部的狀態(tài)。從該時(shí)序圖可知，本實(shí)施方式的主從型觸發(fā)器的動(dòng)作與現(xiàn)有技術(shù)的主從型觸發(fā)器相同。
另一方面，圖7中b、d、f的各區(qū)域表示電源、時(shí)鐘、信號(hào)全部都切斷的狀態(tài)。在現(xiàn)有的主從型觸發(fā)器中，如果有這樣切斷電源的情況，之前的信息就全部丟失。
另外，圖7中c、g的各區(qū)域表示只對(duì)從鎖存器施以電源和時(shí)鐘的狀態(tài)。在現(xiàn)有的主從型觸發(fā)器中，即使只對(duì)從鎖存器施以電源和時(shí)鐘也不能讀取信息，而本實(shí)施方式的非易失性主從型觸發(fā)器中保存電源切斷前的信息，并且相同的信息不是只能一次，而是可以連續(xù)讀取。
這里參照?qǐng)D8，說(shuō)明鐵電體柵極晶體管處于ON狀態(tài)的情況下和處于OFF狀態(tài)的情況下的動(dòng)作。圖8是表示鐵電體柵極晶體管漏極電流(Id)和柵極電壓(Vg)之間的關(guān)系的示意圖。以下，稱圖8為“Id-Vg線圖”，該圖表示的曲線稱為“Id-Vg線”。
首先，表示在鐵電體柵極晶體管的柵極上疊層的鐵電體沒(méi)有極化的狀態(tài)下漏極電流(Id)和柵極電壓(Vg)之間的關(guān)系的是Id-Vg線901。即，這與典型的電場(chǎng)效應(yīng)型晶體管的動(dòng)作相同，例如該情況下的閥值Vth通常是0.1V左右(參照?qǐng)D中的Vth0)。
一旦變成比閥值Vth0高的電壓，晶體管接通(ON)而成為低阻抗?fàn)顟B(tài)，可得到大的電流Id。另一方面，電壓低于閥值Vth0則晶體管關(guān)閉(OFF)成為高阻抗?fàn)顟B(tài)，得到比接通狀態(tài)下小幾個(gè)數(shù)位以上的電流Id。即，與柵極上施加的電壓無(wú)關(guān)，除去電壓后，晶體管成為OFF狀態(tài)，不保持存儲(chǔ)信息。再有，實(shí)際上如果在柵極上施加一次一定量以上的電壓，由于鐵電體極化，成為以下說(shuō)明的狀態(tài)。
接下來(lái)，表示為使鐵電體極化而一旦在柵極上施加足夠的正的信號(hào)，鐵電體層極化后的漏極電流(Id)和柵極電壓(Vg)之間的關(guān)系的是Id-Vg線902。在此情況下，由于通過(guò)鐵電體的極化在柵極的浮游電極上引起正的電位，表觀閥值電壓偏移(shift)為低電壓側(cè)。該偏移量根據(jù)元件的結(jié)構(gòu)有很大變化，例如可以設(shè)定在0.3V左右。結(jié)果是，閥值電壓(VthL)成為-0.2V。在此情況下，在比閥值電壓VthL高的電壓下晶體管接通成為低阻抗?fàn)顟B(tài)，得到大的電流Id，另一方面，在比閥值VthL低的電壓下晶體管關(guān)閉成為高阻抗?fàn)顟B(tài)，得到比接通狀態(tài)下小幾個(gè)數(shù)位以上的電流Id。這表示的是該狀態(tài)的晶體管在作為柵極電壓輸入正的信號(hào)的時(shí)候一直接通，并且移除柵極電壓后表觀施加電壓成為0V以后，元件也持續(xù)保持接通。換言之，不但在鐵電體柵極晶體管中在柵極上施加正的信號(hào)時(shí)，而且在移除信號(hào)以后，其信息也被存儲(chǔ)保持，結(jié)果是元件保持接通。
接下來(lái)，表示為使鐵電體極化而一旦在柵極上施加足夠的負(fù)的信號(hào)，鐵電體層極化后的漏極電流(Id)和柵極電壓(Vg)之間的關(guān)系的是Id-Vg線903。
由于通過(guò)鐵電體的極化在柵極的浮游電極上引起負(fù)的電位，表觀閥值電壓(VthH)偏移成為高電壓側(cè)。該偏移量根據(jù)元件的結(jié)構(gòu)有很大變化，例如可以設(shè)定在0.3V左右。結(jié)果是，閥值電壓(VthH)成為0.4V。在此情況下，在比閥值電壓VthH高的電壓下晶體管接通成為低阻抗?fàn)顟B(tài)，得到大的電流Id，另一方面，在比閥值VthH低的電壓下晶體管關(guān)閉成為高阻抗?fàn)顟B(tài)，得到比接通狀態(tài)下小幾個(gè)數(shù)位以上的電流Id。這表示是該狀態(tài)的晶體管在作為柵極電壓輸入負(fù)的信號(hào)的時(shí)候一直關(guān)閉，并且移除柵極電壓后表觀施加電壓成為0V以后，元件保持關(guān)閉。換言之，在鐵電體柵極晶體管中，不但柵極上施加負(fù)的信號(hào)時(shí)，而且在移除信號(hào)以后，其信息也被存儲(chǔ)保持，結(jié)果是元件保持關(guān)閉。
這樣，在柵極上施加信號(hào)，使鐵電體在不同的方向上極化，由此可以大幅改變柵極的閥值電壓。結(jié)果是，移除柵極電壓后(即柵極電壓＝0V)元件的開(kāi)、關(guān)都可以保持。
接下來(lái)，參照?qǐng)D9A到圖9D，說(shuō)明信號(hào)的狀態(tài)變化。在圖6所示的電路中，在輸入信號(hào)D及時(shí)鐘CK時(shí)各節(jié)點(diǎn)的狀態(tài)及其變化由圖9A到圖9D表示，在圖9A到圖9D中，新附加的記號(hào)表示以下的狀態(tài)或動(dòng)作。
首先，第二時(shí)鐘反相器603、604及608附加的記號(hào)“○”表示這些時(shí)鐘反相器接通，對(duì)輸入進(jìn)行反相動(dòng)作。另外，記號(hào)“×”表示這些時(shí)鐘反相器關(guān)閉，處于高阻抗?fàn)顟B(tài)，對(duì)輸入信號(hào)為H和L都不輸出的狀態(tài)。N溝道MOSFET605、607及p溝道MOSFET602、606及鐵電體柵極晶體管601上附加的記號(hào)“☆”表示這些晶體管接通。同樣，記號(hào)“★”表示這些晶體管關(guān)閉。此外，各配線附近附加的箭頭中，實(shí)線箭頭表示該部分處于H狀態(tài)，虛線箭頭表示該部分處于L狀態(tài)。
首先，從圖9A的狀態(tài)開(kāi)始進(jìn)行說(shuō)明。圖9A表示作為信號(hào)D輸入H時(shí)的第一個(gè)時(shí)鐘的前半，即CK＝H的狀態(tài)、數(shù)據(jù)保持步驟的非易失性觸發(fā)電路的狀態(tài)。
一旦作為信號(hào)D輸入H，通過(guò)處于ON狀態(tài)的第一時(shí)鐘反相器604，值翻轉(zhuǎn)，節(jié)點(diǎn)M614成為L(zhǎng)。另外，節(jié)點(diǎn)N613通過(guò)又一個(gè)第二時(shí)鐘反相器603，值再次翻轉(zhuǎn)而成為H。即，由于在鐵電體柵極晶體管601的柵極上施加L，另外在基體上施加H，所以鐵電體極化使溝道OFF。
此時(shí)，因?yàn)樵趎溝道MOSFET605及607上施加L，所以為OFF狀態(tài)，而且對(duì)節(jié)點(diǎn)M614及N613沒(méi)有影響。另一方面，因?yàn)樵趐溝道MOSFET602上翻轉(zhuǎn)并施加CK信號(hào)，所以相對(duì)于CK＝H施加-CK＝L而成為ON狀態(tài)。相對(duì)于成為ON狀態(tài)的p溝道MOSFET602的溝道阻抗，設(shè)定成處于OFF狀態(tài)的鐵電體柵極晶體管601的溝道阻抗為充分大(例如100倍左右)，由此，節(jié)點(diǎn)P612的電位成為H。另外，所謂“溝道阻抗充分大”，只要可以明確區(qū)分節(jié)點(diǎn)P612的電位為H，阻抗比就不限定在上述例示的數(shù)值。
另一方面，在第三時(shí)鐘反相器608中，因?yàn)槭┘幼鳛闀r(shí)鐘CK的翻轉(zhuǎn)值的L，成為高阻抗，所以，對(duì)由此后段的Q、-Q不輸出任何信號(hào)。即，此時(shí)的輸出不定。
接下來(lái)，說(shuō)明圖9B的狀態(tài)。這是在第一個(gè)時(shí)鐘的后半，即，信號(hào)D的輸入H保存原樣為CK＝L時(shí)的狀態(tài)、表示數(shù)據(jù)輸出步驟中非易失性觸發(fā)電路的狀態(tài)。
在此狀態(tài)的情況下，由于時(shí)鐘是L，第一時(shí)鐘反相器604成為OFF狀態(tài)，所以成為高阻抗。也就是，包含從鎖存器611，在其后段輸入信號(hào)D的值不受影響。另外，源極接地的n溝道MOSFET605施加翻轉(zhuǎn)時(shí)鐘，成為ON狀態(tài)。由此，節(jié)點(diǎn)M614重新設(shè)置成L。
第二時(shí)鐘反相器603也同樣地成為高阻抗。另外，由于源極接地的n溝道MOSFET607處于ON狀態(tài)，所以節(jié)點(diǎn)N也重新設(shè)置成L。所以，成為對(duì)鐵電體柵極晶體管601的柵極和基體兩者施加L的狀態(tài)，由于其極化狀態(tài)沒(méi)有變化，所以圖9A中的時(shí)鐘CK的前半的值被保存(即，維持關(guān)的狀態(tài))。
此外，源極接電源的p溝道MOSFET602施加翻轉(zhuǎn)時(shí)鐘，成為ON狀態(tài)，另一方面，源極接電源的p溝道MOSFET606成為ON狀態(tài)。如圖9A相關(guān)的上述記載的已有說(shuō)明，相對(duì)于成為ON狀態(tài)的p溝道MOSFET606的溝道阻抗，設(shè)定處于OFF狀態(tài)的鐵電體柵極晶體管601的溝道阻抗為充分大(例如100倍左右)，節(jié)點(diǎn)P612的電位成為H。另外，所謂“溝道阻抗充分大”，只要可以明確區(qū)分節(jié)點(diǎn)P612的電位為H，阻抗比就不限定在上述例示的數(shù)值。
對(duì)在其后段配置的第三時(shí)鐘反相器608，由于施加翻轉(zhuǎn)時(shí)鐘，成為ON狀態(tài)，所以節(jié)點(diǎn)P612的電位輸出為Q和-Q。即，在時(shí)鐘前半，主鎖存器610中輸入的信號(hào)D＝H的值，在時(shí)鐘后半作為Q＝H輸出。
接下來(lái)，說(shuō)明圖9C的狀態(tài)。這是對(duì)信號(hào)D輸入L時(shí)的第一個(gè)時(shí)鐘的前半，即，CK＝H時(shí)的狀態(tài)，表示數(shù)據(jù)輸出步驟中非易失性觸發(fā)電路的狀態(tài)。
在此情況下，由于第一時(shí)鐘反相器604處于ON狀態(tài)，輸入的信號(hào)D翻轉(zhuǎn)并傳送到節(jié)點(diǎn)M614，節(jié)點(diǎn)M614成為H。另一方面，n溝道MOSFET605由于施加翻轉(zhuǎn)時(shí)鐘，不處于ON狀態(tài)，對(duì)節(jié)點(diǎn)M614沒(méi)有影響。
同樣地，第二時(shí)鐘反相器603也處于ON狀態(tài)，所以節(jié)點(diǎn)M614的值翻轉(zhuǎn)并傳送到節(jié)點(diǎn)N613，結(jié)果是節(jié)點(diǎn)N613成為L(zhǎng)。即，對(duì)于鐵電體柵極晶體管601，在柵極施加H，在基體上施加L，所以鐵電體極化使溝道為ON狀態(tài)。
此時(shí)，在n溝道MOSFET605及607上施加L成為OFF狀態(tài)，對(duì)節(jié)點(diǎn)M614及N613沒(méi)有影響。另一方面，因?yàn)樵趐溝道MOSFET602上翻轉(zhuǎn)并施加CK信號(hào)，所以相對(duì)于CK＝H施加-CK＝L，從而成為ON狀態(tài)。通過(guò)相對(duì)于成為ON狀態(tài)的p溝道MOSFET602的溝道阻抗，設(shè)定處于ON狀態(tài)的鐵電體柵極晶體管601的溝道阻抗為充分小(例如1/100左右)，由此節(jié)點(diǎn)P612的電位成為L(zhǎng)。另外，所謂“溝道阻抗充分小”，只要可以明確區(qū)分節(jié)點(diǎn)P612的電位為L(zhǎng)，阻抗比就不限定在上述例示的數(shù)值。
另一方面，在第三時(shí)鐘反相器608中，因?yàn)槭┘幼鳛闀r(shí)鐘CK的翻轉(zhuǎn)值的L，成為高阻抗，所以，在包含從鎖存器611及由此的后段上沒(méi)有任何輸出。即，此時(shí)的輸出不定。
接下來(lái)，說(shuō)明圖9D的狀態(tài)。這是在第一個(gè)時(shí)鐘的后半，即，信號(hào)D的輸入L保存原樣為CK＝L時(shí)的狀態(tài)，表示數(shù)據(jù)輸出步驟中非易失性觸發(fā)電路的狀態(tài)。
在此狀態(tài)的情況下，由于時(shí)鐘是L，所以第一時(shí)鐘反相器604成為OFF狀態(tài)，成為高阻抗。因此，在后段對(duì)輸入信號(hào)D的值不受影響。另外，源極接地的n溝道MOSFET605施加翻轉(zhuǎn)時(shí)鐘成為ON狀態(tài)。由此，節(jié)點(diǎn)M614重新設(shè)置成L。
另外，第二時(shí)鐘反相器603也同樣地成為高阻抗，此外，由于源極接地的n溝道MOSFET607處于ON狀態(tài)，所以節(jié)點(diǎn)N也重新設(shè)置成L。所以，對(duì)鐵電體柵極晶體管601的柵極和基體兩者施加L，但由于其極化狀態(tài)沒(méi)有變化，所以圖9C中的時(shí)鐘CK的前半的值保持不變(即，維持開(kāi)的狀態(tài))。
此外，源極接電源的p溝道MOSFET602施加翻轉(zhuǎn)時(shí)鐘成為OFF狀態(tài)，另一方面，源極接電源的p溝道MOSFET606成為ON狀態(tài)。如圖9C相關(guān)的上述記載的已有說(shuō)明，相對(duì)于成為ON狀態(tài)的p溝道MOSFET606的溝道阻抗，設(shè)定處于ON狀態(tài)的鐵電體柵極晶體管601的溝道阻抗為充分小(例如1/100左右)，所以節(jié)點(diǎn)P612的電位成為L(zhǎng)。嚴(yán)密地說(shuō)明，來(lái)自連接于p溝道MOSFET606的源極的電源的信號(hào)H，通過(guò)處于ON狀態(tài)的p溝道MOSFET606及溝道阻抗充分小的鐵電體柵極晶體管601的溝道，然后經(jīng)由處于ON狀態(tài)的n溝道MOSFET607，脫離接地的低電位線。另外，所謂“溝道阻抗充分小”，只要可以明確區(qū)分節(jié)點(diǎn)P612的電位為L(zhǎng)，阻抗比就不限定在上述例示的數(shù)值。
對(duì)在p溝道MOSFET606的后段上配置的第三時(shí)鐘反相器608，施加翻轉(zhuǎn)時(shí)鐘成為ON狀態(tài)，所以節(jié)點(diǎn)P612的電位輸出為Q、-Q。即，在時(shí)鐘前半，主鎖存器的輸入信號(hào)D＝L的值，在時(shí)鐘后半作為Q＝L輸出。
根據(jù)以上所述，再參照?qǐng)D7，再一次說(shuō)明本實(shí)施方式相關(guān)的非易失性主從型觸發(fā)器的動(dòng)作。
首先，對(duì)區(qū)域a整體，VdM和VdS兩個(gè)電源電位為H，主鎖存器和從鎖存器兩者在動(dòng)作。即，時(shí)鐘信號(hào)CK為H的時(shí)候?qū)χ麈i存器寫入信號(hào)，另外，時(shí)鐘信號(hào)為L(zhǎng)的時(shí)候從從鎖存器讀取信號(hào)。其中，信號(hào)D在此剛好從L開(kāi)始，但是以任意的間隔在H和L之間變化。時(shí)鐘CK在這里從H開(kāi)始接著變成L，接連以一定的周期在H和L之間反復(fù)連續(xù)變化。
M、N、B、P、Q等節(jié)點(diǎn)的狀態(tài)根據(jù)輸入的信號(hào)D和時(shí)鐘CK決定。對(duì)各節(jié)點(diǎn)其關(guān)系如以下所示。以上所述在圖7的圖表上有明示。
即，對(duì)節(jié)點(diǎn)M614，i-CK＝H(CK＝L)時(shí)，與D無(wú)關(guān)為L(zhǎng)k CK＝H并且D＝H下為L(zhǎng)m CK＝H并且D＝L下為Hy VdM＝L、CK＝H時(shí)，與D無(wú)關(guān)為L(zhǎng)。
另外，對(duì)節(jié)點(diǎn)Nn-CK＝H(CK＝L)時(shí)，與M無(wú)關(guān)為L(zhǎng)o CK＝H并且M＝H下為L(zhǎng)p CK＝H并且M＝L下為Hz VdM＝L、CK＝H時(shí)，與M無(wú)關(guān)為L(zhǎng)。
鐵電體柵極晶體管的狀態(tài)Bq-CK＝H(CK＝L)時(shí)，與M無(wú)關(guān)為之前的一個(gè)值h CK＝H并且M＝L下為OFFi CK＝H并且M＝H下為ONj M、N＝L時(shí)，與任意值都無(wú)關(guān)為之前的一個(gè)值。
對(duì)節(jié)點(diǎn)P612r-CK＝H(CK＝L)時(shí)，B＝OFF時(shí)為Hs-CK＝H(CK＝L)時(shí)，B＝ON時(shí)為L(zhǎng)t CK＝H時(shí)，B＝OFF時(shí)為Hu CK＝H時(shí)，B＝ON時(shí)為L(zhǎng)x VdM＝L，并且CK＝H時(shí)，為不定。
對(duì)輸出Qv-CK＝H(CK＝L)時(shí)，P＝L時(shí)為L(zhǎng)w-CK＝H(CK＝L)時(shí)，P＝H時(shí)為Hx CK＝H下為與P無(wú)關(guān)為不定值。
接下來(lái)，對(duì)與上述本發(fā)明的各實(shí)施方式相關(guān)的非易失性觸發(fā)電路應(yīng)用于移位寄存器的情況進(jìn)行說(shuō)明。在此情況下，即使至移位寄存器的電源和時(shí)鐘信號(hào)被切斷，通過(guò)僅至少對(duì)從鎖存器再輸入電源和時(shí)鐘，就能夠讀取切斷電源前的信息。所以，即使沒(méi)有新的輸入也能夠讀取，所以能夠加速信息的讀取。
另外，因?yàn)闆](méi)有必要在外部存儲(chǔ)切斷電源前的信息，所以用于從外部再次輸入的多余的電路、用于驅(qū)動(dòng)該電路的電能等都不必要。再加上，還有節(jié)省用于再次輸入所花的時(shí)間的好處。
此外，一旦輸入了信息，僅通過(guò)至少給從鎖存器上輸入電源和時(shí)鐘，信息可以任意次讀取。所以，用于使輸出反饋到輸入的多余的反饋電路就不需要，結(jié)果是，用于驅(qū)動(dòng)該反饋電路的電能、反饋的時(shí)間等都不必要。
另外，在該移位寄存器應(yīng)用于圖像用幀緩存的情況下，即使切斷至圖像用幀緩存的電源和時(shí)鐘信號(hào)，僅通過(guò)再次輸入電源和時(shí)鐘，就能夠讀取切斷電源前的信息。即，即使沒(méi)有新的輸入也可以讀取，所以信息的讀取迅速，另外沒(méi)有必要在外部存儲(chǔ)切斷電源前的信息，另外用于從外部再次輸入的多余的電路、驅(qū)動(dòng)該電路的電能等都不必要。另外用于再次輸入所花的時(shí)間也不必要。此外，一旦輸入了信息，僅通過(guò)輸入電源和時(shí)鐘，信息可以任意次讀取，所以用于使輸出反饋到輸入的多余的反饋電路不需要，用于驅(qū)動(dòng)該反饋電路的電能、用于反饋的時(shí)間等都不必要。
進(jìn)一步說(shuō)明，例如在上述現(xiàn)有的圖像顯示裝置中的幀緩存，輸入的數(shù)據(jù)僅能讀取一次，為顯示相同的圖像必需使輸出數(shù)據(jù)再次反饋至輸入。由此必須設(shè)置反饋電路，而且該反饋動(dòng)作還要消耗多余的電能。如上所述，本實(shí)施方式中的幀緩存能夠解決這類問(wèn)題。
另外，在上述現(xiàn)有的圖像顯示裝置中，為連續(xù)地顯示相同的圖像必需持續(xù)施加電壓在觸發(fā)器構(gòu)成的圖像畫(huà)面緩存整體上，不得不增大與此相關(guān)的電能消耗，根據(jù)本實(shí)施方式的結(jié)構(gòu)，也可以解決該問(wèn)題。即，根據(jù)本實(shí)施方式的結(jié)構(gòu)，能夠?qū)⒁淮屋斎氲男畔⑷我獯巫x取，結(jié)果是低電能消耗且電路規(guī)模小，切斷電源也可以保存切斷前的圖像信息，不必附加反饋電路就能夠任意次讀取一條信息，可以實(shí)現(xiàn)非揮發(fā)圖像用移位寄存器，及使用非揮發(fā)圖像用移位寄存器的圖像顯示裝置。
另外，也能夠?qū)崿F(xiàn)使用該圖像顯示裝置的家庭電器。作為這樣的電器，包含除圖像顯示以外的具有主要目的功能的機(jī)器，例如可以舉出移動(dòng)電話的例子。使用本實(shí)施方式的結(jié)構(gòu)的移動(dòng)電話可以減少電能消耗，能夠長(zhǎng)時(shí)間使用，成為非常優(yōu)秀的產(chǎn)品。另外，由于電路規(guī)?？梢钥s小，所以適應(yīng)小型化、薄型化。另外，由于電路規(guī)模可能縮小，容易導(dǎo)入其它功能模塊，所以容易實(shí)現(xiàn)高功能化。另外，作為具有以圖像顯示為主要目的功能的電子機(jī)器，例如，可以舉出電子廣告系統(tǒng)等。這樣的電子廣告系統(tǒng)也能夠充分發(fā)揮低電能消耗且電路規(guī)模小，切斷電源也能夠保存切斷前的圖像信息的效果。
此外，在在運(yùn)算電路內(nèi)部設(shè)置上述移位寄存器并使用的情況下，作為運(yùn)算的過(guò)程或結(jié)果輸出的數(shù)據(jù)，沒(méi)有必要暫時(shí)保存在運(yùn)算電路以外設(shè)置的存儲(chǔ)器，能夠在運(yùn)算電路中保存數(shù)據(jù)，并且可以使用。
由此，削減接到運(yùn)算電路外部的配線使運(yùn)算電路內(nèi)部的電路規(guī)模變小的同時(shí)，可以謀求既削減外部存儲(chǔ)器自身又削減包含周邊電路的電路規(guī)模。結(jié)果是，因?yàn)榕c運(yùn)算相關(guān)的外部存儲(chǔ)器的交換變得不必要，所以可以削減運(yùn)算行程數(shù)，減少運(yùn)算時(shí)間，實(shí)現(xiàn)高速化、低電能消耗化。另外在運(yùn)算電路內(nèi)部暫時(shí)保存數(shù)據(jù)的情況下，到再利用該數(shù)據(jù)的時(shí)間內(nèi)，由于不需要從電源施加電壓，所以能夠削減電能消耗。
另外，在不對(duì)該移位寄存器輸入數(shù)據(jù)，只讀取的情況下，因?yàn)閮H對(duì)從鎖存器施加電源電壓即可，所以主鎖存器不用耗電，從而可以削減電能。再加上，在想任意次利用移位寄存器保存的運(yùn)算過(guò)程或結(jié)果的情況下，因?yàn)閮H對(duì)從鎖存器施加電源電壓即可，所以不必設(shè)置新的反饋電路。結(jié)果是，與通常的情況相比能夠削減電路規(guī)模，以及削減其消耗電能。
另外，在大規(guī)模集成電路(LSI)中使用該運(yùn)算電路的情況下，因?yàn)槠渲邪纳鲜鲆莆患拇嫫髂軌虺掷m(xù)保存數(shù)據(jù)，所以大規(guī)模集成電路內(nèi)通常設(shè)置的存儲(chǔ)器區(qū)域的比例能夠削減。結(jié)果是，大規(guī)模集成電路的電路規(guī)模縮小，能夠削減制造成本。另外，通過(guò)運(yùn)算電路的高速化、低電能消耗化，可以使大規(guī)模集成電路自身也高速化、低電能消耗化。
表示大規(guī)模集成電路的電路規(guī)模的示意圖是圖10。圖10(a)表示使用現(xiàn)有的非易失性觸發(fā)電路構(gòu)成的大規(guī)模集成電路(LSI)。另一方面，圖10(b)表示使用本發(fā)明的非易失性觸發(fā)電路構(gòu)成的大規(guī)模集成電路(LSI)。通過(guò)本發(fā)明，大規(guī)模集成電路的電路規(guī)?？s小。
另外，根據(jù)如上所述的本實(shí)施方式的結(jié)構(gòu)，有即使不用負(fù)電源亦可的優(yōu)點(diǎn)。即，為存儲(chǔ)鐵電體柵極晶體管上二值的信息，向該柵極輸入正或負(fù)的電位作為二值的信息是必要的。由此，通常在正的電源之外負(fù)的電源也必要，這成為問(wèn)題。另一方面，在本實(shí)施方式的結(jié)構(gòu)取信號(hào)為0V、和有限的電位的二值的任意一個(gè)輸入的情況下，鐵電體柵極晶體管401的鐵電體層上施加的電位可以轉(zhuǎn)換成符號(hào)相異的有限的電位的二值，由此，能夠進(jìn)行信息的寫入及改寫，可以不用負(fù)電源。其中，上述本實(shí)施方式的結(jié)構(gòu)中，為分割阻抗而使用阻抗元件，在鐵電體柵極晶體管401為高性能的情況下，也有省略阻抗元件構(gòu)成電路的情況。
接下來(lái)，參照?qǐng)D11，說(shuō)明圖5所示的非易失性觸發(fā)電路的變形例。圖11表示，在圖5所示的非易失性觸發(fā)電路中，代替非易失性反相器515的阻抗元件502，使用耗盡型(depletion)p溝道MOSFET。以下，說(shuō)明圖11所示的觸發(fā)電路的結(jié)構(gòu)。
鐵電體柵極晶體管801的源極和基體短路，鐵電體柵極晶體管801的漏極和耗盡型p溝道MOSFET802串聯(lián)連接。耗盡型p溝道MOSFET802的源極接電源。該電源與基體短路。對(duì)耗盡型p溝道MOSFET802的柵極輸入動(dòng)作切斷信號(hào)E。
在本結(jié)構(gòu)中，以鐵電體柵極晶體管801的柵極上施加的電位作為輸入，鐵電體柵極晶體管801和耗盡型p溝道MOSFET802的連接點(diǎn)的電位811作為輸出。
對(duì)鐵電體柵極晶體管801的輸入與時(shí)鐘反相器803的輸入并聯(lián)，時(shí)鐘反相器803的輸出與鐵電體柵極晶體管801的源極連接。由它們構(gòu)成的部分在作為信號(hào)輸入取接地電位和正的電源電位二值的任意一個(gè)的情況下，是將鐵電體柵極晶體管801的鐵電體上施加的的電位轉(zhuǎn)換成符號(hào)相異的有限的電位的二值，寫入及改寫信息的非易失性反相器816。
在該非易失性反相器816的輸入的前段上設(shè)置時(shí)鐘反相器804。時(shí)鐘反相器804與非易失性反相器816之間連接源極接地的n溝道MOSFET805的漏極。另外，非易失性反相器816的源極與源極接地的n溝道MOSFET806的漏極連接。此外，在非易失性反相器816的輸出的后段上設(shè)置時(shí)鐘反相器807。在時(shí)鐘反相器807的后段上設(shè)置反相器808。
在該觸發(fā)電路中，包含時(shí)鐘反相器804、n溝道MOSFET805及非易失性反相器816的部分是主鎖存器809。非易失性反相器816具備鐵電體柵極晶體管801、耗盡型p溝道MOSFET802及時(shí)鐘反相器803。另一方面，包含n溝道MOSFET806、時(shí)鐘反相器807及鐵電體柵極晶體管801的部分是從鎖存器810。
在圖11所示的結(jié)構(gòu)中，一旦使對(duì)主鎖存器809和從鎖存器810供給的時(shí)鐘翻轉(zhuǎn)，就可以將該觸發(fā)器作為主從型觸發(fā)器使用。圖11所示的非易失性觸發(fā)電路的時(shí)鐘信號(hào)的輸入通過(guò)時(shí)鐘電路814進(jìn)行。時(shí)鐘電路814不必是各觸發(fā)電路中分別具有，從外部供給時(shí)鐘信號(hào)的結(jié)構(gòu)亦可。
在耗盡型p溝道MOSFET802的柵極815中，通常，耗盡型p溝道MOSFET802的溝道阻抗相對(duì)于低阻抗?fàn)顟B(tài)的鐵電體柵極晶體管801的溝道阻抗要大，另外相對(duì)于高阻抗?fàn)顟B(tài)的鐵電體柵極晶體管801的溝道阻抗要小，并且，這些阻抗分配的結(jié)果為，施加設(shè)定的電位，使兩者的連接點(diǎn)811輸出的電位為與輸入至鐵電體柵極晶體管801的信號(hào)相反的邏輯值。由于耗盡型p溝道MOSFET802是耗盡型，所以該電位與電源電位相比更接近接地電位。
對(duì)耗盡型p溝道MOSFET802的柵極的輸入電壓，可始終施加一定的電壓，從而示出規(guī)定的阻抗值，在時(shí)鐘信號(hào)的前半和后半的過(guò)渡期中，暫時(shí)地施加高電壓亦可。
另外，在不要求進(jìn)行觸發(fā)電路的寫入、讀取的情況下，能夠通過(guò)動(dòng)作切斷信號(hào)E的控制使動(dòng)作不進(jìn)行。該動(dòng)作切斷信號(hào)E選擇使p溝道耗盡型MOSFET的溝道阻抗盡可能大的電位，通常，成為與接地電位相比更接近電源電位的值。
輸入至?xí)r鐘反相器及n-MOSFET的時(shí)鐘的相位是如圖11所示對(duì)各元件用CK和-CK(CK非)表示。即相對(duì)于CK，-CK的相位翻轉(zhuǎn)180度。
如圖11所示的電路結(jié)構(gòu)，在阻抗元件是耗盡型p溝道MOSFET802構(gòu)成的情況下，暫時(shí)切斷電源后，再次接通電源時(shí)，可以讀取電源切斷前的信息。結(jié)果是，只要通過(guò)僅在讀取電路施加電源，就能讀取信息，所以能夠得到使消耗電能小的效果，以上所述的圖5及圖6所示的電路結(jié)構(gòu)也是一樣。
這樣，作為端連接于從鎖存器810的時(shí)鐘反相器807的輸入端，其它端接地的阻抗元件，并不限定為圖5所示的阻抗元件502，例如，可以優(yōu)選使用本實(shí)施方式的耗盡型p溝道MOSFET。
以上說(shuō)明了本發(fā)明適用的各實(shí)施方式，這樣記述不是限定事項(xiàng)，當(dāng)然，可以有各種變化。例如，在圖6所示的非易失性觸發(fā)電路中，通過(guò)使用觸發(fā)器代替具備非易失性反相器616的第二時(shí)鐘反相器603，能夠構(gòu)成非易失性觸發(fā)電路。
即，如圖12所示，進(jìn)一步設(shè)置輸入端連接于第二時(shí)鐘反相器603的輸出端的第四時(shí)鐘反相器623，通過(guò)將該第四時(shí)鐘反相器623的輸出端與第二時(shí)鐘反相器603的輸入端連接，可以構(gòu)成正反饋電路。在此情況下，通過(guò)與圖6所示的非易失性觸發(fā)電路同樣的作用，可以得到降低消耗電能的效果。同樣地，在如圖5所示的非易失性觸發(fā)電路中，也可以構(gòu)成為設(shè)置新的時(shí)鐘反相器的結(jié)構(gòu)，以便相對(duì)第二時(shí)鐘反相器503，構(gòu)成反饋電路。
產(chǎn)業(yè)上的可利用性如上所示，根據(jù)本發(fā)明，可提供可降低電能消耗的非易失性觸發(fā)電路及其驅(qū)動(dòng)方法。
權(quán)利要求書(shū)(按照條約第19條的修改)還具備與所述第三時(shí)鐘反相器輸出端連接的輸出用反相器。
12.根據(jù)權(quán)利要求7所述的非易失性觸發(fā)電路，其特征在于還具備輸入端與所述第二時(shí)鐘反相器的輸出端連接的第四時(shí)鐘反相器，所述第四時(shí)鐘反相器的輸出端與所述第二時(shí)鐘反相器的輸入端連接，構(gòu)成反饋電路。
13.一種移位寄存器電路，其特征在于構(gòu)成為連接多個(gè)權(quán)利要求7所述的非易失性觸發(fā)電路。
14.一種幀緩存電路，其特征在于包含至少一個(gè)權(quán)利要求13所述的移位寄存器電路。
15.一種非易失性觸發(fā)電路的驅(qū)動(dòng)方法，是具備輸入數(shù)據(jù)信號(hào)的第一時(shí)鐘反相器；柵極與所述第一時(shí)鐘反相器的輸出端連接，源極與基體短路的鐵電體柵極晶體管；與所述鐵電體柵極晶體管并聯(lián)連接的第二時(shí)鐘反相器；一端側(cè)與所述鐵電體柵極晶體管的柵極連接，其它端側(cè)與低電位線連接的第一開(kāi)關(guān)元件；一端側(cè)與所述鐵電體柵極晶體管的源極連接，其它端側(cè)與低電位線連接的第二開(kāi)關(guān)元件；與所述鐵電體柵極晶體管的漏極連接的第三時(shí)鐘反相器；以及與所述第三時(shí)鐘反相器的輸入端的一端側(cè)連接，其它端側(cè)與電源連接的阻抗性元件，經(jīng)所述第三時(shí)鐘反相器的輸出端輸出輸出信號(hào)的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于，具備數(shù)據(jù)保持步驟，所述第一時(shí)鐘反相器及第二時(shí)鐘反相器處于開(kāi)的狀態(tài)，并且，所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)，利用所述鐵電體柵極晶體管具有的
29.一種移位寄存器電路，其特征在于構(gòu)成為連接多個(gè)權(quán)利要求22所述的非易失性觸發(fā)電路。
30.一種幀緩存電路，其特征在于包含至少一個(gè)權(quán)利要求29所述的移位寄存器電路。
權(quán)利要求
1.一種非易失性觸發(fā)電路的驅(qū)動(dòng)方法，是具備輸入數(shù)據(jù)信號(hào)D的第一時(shí)鐘反相器；柵極與所述第一時(shí)鐘反相器的輸出端連接，源極與基體短路的鐵電體柵極晶體管；與所述鐵電體柵極晶體管并聯(lián)連接的第二時(shí)鐘反相器；一端側(cè)與所述鐵電體柵極晶體管的柵極連接，其它端側(cè)與低電位線連接的第一開(kāi)關(guān)元件；一端側(cè)與所述鐵電體柵極晶體管的源極連接，其它端側(cè)與低電位線連接的第二開(kāi)關(guān)元件；與所述鐵電體柵極晶體管的漏極連接的第三時(shí)鐘反相器；以及與所述第三時(shí)鐘反相器的輸入端的一端側(cè)連接，其它端側(cè)與電源連接的第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件，經(jīng)所述第三時(shí)鐘反相器的輸出端輸出輸出信號(hào)的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于，具備數(shù)據(jù)保持步驟，所述第一時(shí)鐘反相器、第二時(shí)鐘反相器及第三開(kāi)關(guān)元件處于開(kāi)的狀態(tài)，并且，所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)，利用所述鐵電體柵極晶體管具有的鐵電體的極化，保持輸入的數(shù)據(jù)信號(hào)；數(shù)據(jù)輸出步驟，所述第一時(shí)鐘反相器、第二時(shí)鐘反相器及第三開(kāi)關(guān)元件處于關(guān)的狀態(tài)，且通過(guò)切換使所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器處于開(kāi)的狀態(tài)，從而在切斷數(shù)據(jù)信號(hào)的輸入的同時(shí)維持所述鐵電體柵極晶體管具有的鐵電體的極化狀態(tài)，基于被保持的數(shù)據(jù)信號(hào)輸出輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值比所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件在開(kāi)的狀態(tài)的阻抗值的任何一個(gè)都充分小，所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值比所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件在開(kāi)的狀態(tài)的阻抗值的任何一個(gè)都充分大。
3.根據(jù)權(quán)利要求1所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于所述第一開(kāi)關(guān)元件及第二開(kāi)關(guān)元件是n溝道MOSFET，所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件是p溝道MOSFET，在所述數(shù)據(jù)保持步驟中，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“高”的時(shí)鐘信號(hào)，同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、第三開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“低”的時(shí)鐘翻轉(zhuǎn)信號(hào)，在所述數(shù)據(jù)保持步驟中，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“低”的時(shí)鐘信號(hào)，同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、第三開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“高”的時(shí)鐘翻轉(zhuǎn)信號(hào)。
4.根據(jù)權(quán)利要求3所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備同時(shí)輸出所述時(shí)鐘信號(hào)及時(shí)鐘翻轉(zhuǎn)信號(hào)的時(shí)鐘電路。
5.根據(jù)權(quán)利要求1所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備與所述第三時(shí)鐘反相器的輸出端連接的輸出用反相器。
6.根據(jù)權(quán)利要求1所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備輸入端與所述第二時(shí)鐘反相器的輸出端連接的第四時(shí)鐘反相器，所述第四時(shí)鐘反相器的輸出端與所述第二時(shí)鐘反相器的輸入端連接，構(gòu)成反饋電路。
7.一種非易失性觸發(fā)電路，其特征在于，具備輸入數(shù)據(jù)信號(hào)的第一時(shí)鐘反相器；柵極與所述第一時(shí)鐘反相器的輸出端連接，源極與基體短路的鐵電體柵極晶體管；與所述鐵電體柵極晶體管并聯(lián)連接的第二時(shí)鐘反相器；一端側(cè)與所述鐵電體柵極晶體管的柵極連接，其它端側(cè)與低電位線連接的第一開(kāi)關(guān)元件；一端側(cè)與所述鐵電體柵極晶體管的源極連接，其它端側(cè)與低電位線連接的第二開(kāi)關(guān)元件；與所述鐵電體柵極晶體管的漏極連接的第三時(shí)鐘反相器；與所述第三時(shí)鐘反相器的輸入端的一端側(cè)連接，其它端側(cè)與電源連接的第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件，經(jīng)所述第三時(shí)鐘反相器的輸出端輸出輸出信號(hào)。
8.根據(jù)權(quán)利要求7所述的非易失性觸發(fā)電路，其特征在于所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值比所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件在開(kāi)的狀態(tài)的阻抗值的任何一個(gè)都充分小，所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值比所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件在開(kāi)的狀態(tài)的阻抗值的任何一個(gè)都充分大。
9.根據(jù)權(quán)利要求7所述的非易失性觸發(fā)電路，其特征在于所述第一開(kāi)關(guān)元件及第二開(kāi)關(guān)元件是n溝道MOSFET，所述第三開(kāi)關(guān)元件及第四開(kāi)關(guān)元件是p溝道MOSFET，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“高”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、第三開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“低”的時(shí)鐘翻轉(zhuǎn)信號(hào)，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“低”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、第三開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“高”的時(shí)鐘翻轉(zhuǎn)信號(hào)。
10.根據(jù)權(quán)利要求9所述的非易失性觸發(fā)電路，其特征在于還具備同時(shí)輸出所述時(shí)鐘信號(hào)及時(shí)鐘翻轉(zhuǎn)信號(hào)的時(shí)鐘電路。
11.根據(jù)權(quán)利要求7所述的非易失性觸發(fā)電路，其特征在于還具備與所述第三時(shí)鐘反相器輸出端連接的輸出用反相器。
12.根據(jù)權(quán)利要求7所述的非易失性觸發(fā)電路，其特征在于還具備輸入端與所述第二時(shí)鐘反相器的輸出端連接的第四時(shí)鐘反相器，所述第四時(shí)鐘反相器的輸出端與所述第二時(shí)鐘反相器的輸入端連接，構(gòu)成反饋電路。
13.一種移位寄存器電路，其特征在于構(gòu)成為連接多個(gè)權(quán)利要求7所述的非易失性觸發(fā)電路。
14.一種幀緩存電路，其特征在于包含至少一個(gè)權(quán)利要求13所述的移位寄存器電路。
15.一種非易失性觸發(fā)電路的驅(qū)動(dòng)方法，是具備輸入數(shù)據(jù)信號(hào)的第一時(shí)鐘反相器；柵極與所述第一時(shí)鐘反相器的輸出端連接，源極與基體短路的鐵電體柵極晶體管；與所述鐵電體柵極晶體管并聯(lián)連接的第二時(shí)鐘反相器；一端側(cè)與所述鐵電體柵極晶體管的柵極連接，其它端側(cè)與低電位線連接的第一開(kāi)關(guān)元件；一端側(cè)與所述鐵電體柵極晶體管的源極連接，其它端側(cè)與低電位線連接的第二開(kāi)關(guān)元件；與所述鐵電體柵極晶體管的漏極連接的第三時(shí)鐘反相器；以及與所述第三時(shí)鐘反相器的輸入端的一端側(cè)連接，其它端側(cè)與電源連接的阻抗性元件，經(jīng)所述第三時(shí)鐘反相器的輸出端輸出輸出信號(hào)的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于，具備數(shù)據(jù)保持步驟，所述第一時(shí)鐘反相器及第二時(shí)鐘反相器處于開(kāi)的狀態(tài)，并且，所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)，利用所述鐵電體柵極晶體管具有的鐵電體的極化，保持輸入的數(shù)據(jù)信號(hào)；數(shù)據(jù)輸出步驟，所述第一時(shí)鐘反相器及第二時(shí)鐘反相器處于關(guān)的狀態(tài)，且通過(guò)切換使所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器處于開(kāi)的狀態(tài)，由此切斷數(shù)據(jù)信號(hào)的輸入，同時(shí)維持所述鐵電體柵極晶體管具有的鐵電體的極化狀態(tài)，基于保持的數(shù)據(jù)信號(hào)輸出輸出信號(hào)。
16.根據(jù)權(quán)利要求15所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值比所述阻抗性元件的阻抗值充分小，所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值比所述阻抗性元件的阻抗值充分大。
17.根據(jù)權(quán)利要求15所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于所述第一開(kāi)關(guān)元件及第二開(kāi)關(guān)元件是n溝道MOSFET，在所述數(shù)據(jù)保持步驟中，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“高”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、及第三時(shí)鐘反相器輸入“低”的時(shí)鐘翻轉(zhuǎn)信號(hào)，在所述數(shù)據(jù)保持步驟中，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“低”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件、及第三時(shí)鐘反相器輸入“高”的時(shí)鐘翻轉(zhuǎn)信號(hào)。
18.根據(jù)權(quán)利要求17所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備同時(shí)輸出所述時(shí)鐘信號(hào)及時(shí)鐘翻轉(zhuǎn)信號(hào)的時(shí)鐘電路。
19.根據(jù)權(quán)利要求15所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備與所述第三時(shí)鐘反相器輸出端連接的輸出用反相器。
20.根據(jù)權(quán)利要求15所述的非易失性觸發(fā)電路的驅(qū)動(dòng)方法，其特征在于還具備輸入端連接于所述第二時(shí)鐘反相器的輸出端的第四時(shí)鐘反相器，所述第四時(shí)鐘反相器的輸出端與所述第二時(shí)鐘反相器的輸入端連接，構(gòu)成反饋電路。
21.根據(jù)權(quán)利要求15所述的非易失性觸發(fā)電路驅(qū)動(dòng)方法，其特征在于所述阻抗元件由耗盡型p溝道MOSFET構(gòu)成，所述耗盡型p溝道MOSFET構(gòu)成為在柵極上施加電壓，使溝道阻抗值比所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值充分大，并且，比所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值充分小。
22.一種非易失性觸發(fā)電路，其特征在于，具備輸入數(shù)據(jù)信號(hào)的第一時(shí)鐘反相器；柵極與所述第一時(shí)鐘反相器的輸出端連接，源極與基體短路的鐵電體柵極晶體管；與所述鐵電體柵極晶體管并聯(lián)連接的第二時(shí)鐘反相器；一端側(cè)與所述鐵電體柵極晶體管的柵極連接，其它端側(cè)與低電位線連接的第一開(kāi)關(guān)元件；一端側(cè)與所述鐵電體柵極晶體管的源極連接，其它端側(cè)與低電位線連接的第二開(kāi)關(guān)元件；與所述鐵電體柵極晶體管的漏極連接的第三時(shí)鐘反相器；以及與所述第三時(shí)鐘反相器的輸入端的一端側(cè)連接，其它端側(cè)與電源連接的阻抗性元件，經(jīng)所述第三時(shí)鐘反相器的輸出端輸出輸出信號(hào)。
23.根據(jù)權(quán)利要求22所述的非易失性觸發(fā)電路，其特征在于所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值比所述阻抗性元件的阻抗值充分小，所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值比所述阻抗性元件的阻抗值充分大。
24.根據(jù)權(quán)利要求22所述的非易失性觸發(fā)電路，其特征在于所述第一開(kāi)關(guān)元件及第二開(kāi)關(guān)元件是n溝道MOSFET，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“高”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“低”的時(shí)鐘翻轉(zhuǎn)信號(hào)，對(duì)所述第一時(shí)鐘反相器及第二時(shí)鐘反相器輸入“低”的時(shí)鐘信號(hào)的同時(shí)，對(duì)所述第一開(kāi)關(guān)元件、第二開(kāi)關(guān)元件及第三時(shí)鐘反相器輸入“高”的時(shí)鐘翻轉(zhuǎn)信號(hào)。
25.根據(jù)權(quán)利要求24所述的非易失性觸發(fā)電路，其特征在于還具備同時(shí)輸出所述時(shí)鐘信號(hào)及時(shí)鐘翻轉(zhuǎn)信號(hào)的時(shí)鐘電路。
26.根據(jù)權(quán)利要求22所述的非易失性觸發(fā)電路，其特征在于還具備與所述第三時(shí)鐘反相器輸出端連接的輸出用反相器。
27.根據(jù)權(quán)利要求22所述的非易失性觸發(fā)電路，其特征在于還具備輸入端連接于所述第二時(shí)鐘反相器的輸出端的第四時(shí)鐘反相器，所述第四時(shí)鐘反相器的輸出端與所述第二時(shí)鐘反相器的輸入端連接，構(gòu)成反饋電路。
28.根據(jù)權(quán)利要求22所述的非易失性觸發(fā)電路，其特征在于所述阻抗性元件由耗盡型p溝道MOSFET構(gòu)成，所述耗盡型p溝道MOSFET構(gòu)成為在柵極上施加電壓，使溝道阻抗值比所述鐵電體柵極晶體管在開(kāi)的狀態(tài)的溝道阻抗值充分大，并且，比所述鐵電體柵極晶體管在關(guān)的狀態(tài)的溝道阻抗值充分小。
29.一種移位寄存器電路，其特征在于構(gòu)成為連接多個(gè)權(quán)利要求22所述的非易失性觸發(fā)電路。
30.一種幀緩存電路，其特征在于包含至少一個(gè)權(quán)利要求29所述的移位寄存器電路。
全文摘要
本發(fā)明提供非易失性觸發(fā)電路的驅(qū)動(dòng)方法，該非易失性觸發(fā)電路具備第一時(shí)鐘反相器(604)、第二時(shí)鐘反相器(603)及第三開(kāi)關(guān)元件(602)處于開(kāi)的狀態(tài)，并且，第一開(kāi)關(guān)元件(605)、第二開(kāi)關(guān)元件(607)及第三時(shí)鐘反相器(608)處于關(guān)的狀態(tài)，通過(guò)輸入數(shù)據(jù)信號(hào)(D)，利用鐵電體柵極晶體管(601)具有的鐵電體的極化，保持輸入的數(shù)據(jù)信號(hào)(D)的數(shù)據(jù)保持步驟；第一時(shí)鐘反相器(604)、第二時(shí)鐘反相器(603)及第三開(kāi)關(guān)元件(602)處于關(guān)的狀態(tài)，并且，通過(guò)使第一開(kāi)關(guān)元件(605)、第二開(kāi)關(guān)元件(607)及第三時(shí)鐘反相器(608)處于開(kāi)的狀態(tài)地切換，切斷數(shù)據(jù)信號(hào)(D)的輸入的同時(shí)維持鐵電體柵極晶體管(601)具有的鐵電體的極化狀態(tài)，輸出基于保持的數(shù)據(jù)信號(hào)(D)的輸出信號(hào)Q(－Q)的數(shù)據(jù)輸出步驟。
文檔編號(hào)H01L21/8247GK1816968SQ20048001901
公開(kāi)日2006年8月9日 申請(qǐng)日期2004年11月30日 優(yōu)先權(quán)日2003年12月4日
發(fā)明者西川孝司, 豐田健治, 大塚隆 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社