專利名稱：集成電路的配電網(wǎng)絡(luò)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，尤其是涉及一種具有用于減小集成電路上各種位置之間的芯片電壓變化的配電網(wǎng)絡(luò)的集成電路。
背景技術(shù)：
集成電路包括用于將功率供給提供在芯片上的各種電路元件的配電網(wǎng)絡(luò)。配電網(wǎng)絡(luò)包括電源總線和接地總線，電源總線將功率提供給電源元件，且接地總線接收(sinking)來自其的功率。
設(shè)計集成電路通常假設(shè)理想的電源可以立即提供任意量的電流，以在整個芯片上保持特定的電壓。然而，事實上，集成電路受到集成電路上的不同位置具有不同電壓水平的缺點的影響。集成電路上的電壓水平變化導(dǎo)致電流穿過電阻元件流動，一般稱為“IR降”。在集成電路上任一給定位置處的電壓受到配電網(wǎng)絡(luò)的電源總線和接地總線中IR降的影響，且電壓降的量依賴于從電源和接地焊盤到集成電路上的各自位置的有效電阻。
越來越希望使集成電路設(shè)計的密度最大，結(jié)果是更窄的金屬線寬導(dǎo)致了電阻增加，因此集成電路中電壓降的量也增加了。
圖1示出了用于集成電路的典型的配電網(wǎng)絡(luò)，其中電源1連接到電源焊盤3和接地焊盤5上。配電網(wǎng)絡(luò)包括電源總線7和接地總線9，用于將功率(Vpower)提供給集成電路的電路元件。將電源總線各段的電阻表示為分別具有電阻值R11、R12、R13和R14的電阻元件11、12、13、14。同樣，將接地總線9各段的電阻表示為分別具有電阻值R21、R22、R23和R24的電阻元件21、22、23、24。示出了電源總線7和接地總線9以邏輯門31、32、33、34的形式將功率提供給電路元件。
可以看出，在每個邏輯門31、32、33、34與電源和接地焊盤3、5之間的有效電阻不同。例如，通過具有電阻R11的一段電源總線7和具有電阻R21的一段接地總線9，將功率提供給邏輯門31。相反，通過具有對應(yīng)R11+R12+R13的電阻的一段電源總線和具有對應(yīng)R21+R22+R23的電阻的一段接地總線，將功率提供給邏輯門33。
該電阻差導(dǎo)致分別在邏輯門31、32、33、34的電源引腳處提供的不同電壓V1P至V4P。例如，在邏輯門32處的電壓V2P在其電源引腳處不具有理想的電源電壓VDD，這是因為該電壓被沿著電源總線7的電阻R11和R12的累積效應(yīng)降低了。
類似地，接地總線9上的IR降有效地增加了分別在邏輯門31、32、33、34處的接地電壓V1G至V4G。最后的結(jié)果是每個邏輯門31、32、33、34都將具有不同的單獨電壓源。例如，邏輯門32兩端的電壓源將比邏輯門31兩端的電壓源小。類似地，由于邏輯門33和34處于更遠離電源和接地焊盤3、5的事實，進一步降低了它們兩端的電壓，由此具有較大的IR降。
電壓源的變化會改變集成電路中某些基本結(jié)構(gòu)的延遲特性，其會導(dǎo)致一個邏輯門具有與另一個不同的延遲。該延遲變化會引起芯片時序問題。
US 4,748,494示出了一種減小集成電路上的電壓變化的公知方法。在US 4,748,494中提議的解決方案具有需要多個分離的電源總線、且將電路元件分成電路元件組缺點，每組都具有專用的偏置電路。
本發(fā)明的目的在于提供一種具有配電網(wǎng)絡(luò)的集成電路，其減小了集成電路上各個位置之間的芯片上電壓變化，而沒有以上提到的缺點。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種具有配電網(wǎng)絡(luò)的集成電路，該配電網(wǎng)絡(luò)包括電源總線和接地總線，用于將來自各自電源和接地焊盤的功率提供給集成電路上的多個電路元件，其特征在于，配電網(wǎng)絡(luò)包括多個去耦單元，用于在電源焊盤和接地焊盤之間提供靜態(tài)電流，且其中配置配電網(wǎng)絡(luò)，使得對于集成電路上的任一給定電路元件，在電源焊盤與所述電路元件之間、以及接地焊盤與所述電路元件之間的組合距離是恒定的。


為了更好的理解本發(fā)明以及更清楚地示出它如何實現(xiàn)，現(xiàn)在將借助例子進行參考附圖，其中圖1示出了用于集成電路的典型的配電網(wǎng)絡(luò)；圖2示出了圖1的配電網(wǎng)絡(luò)的部分；和圖3示出了根據(jù)本發(fā)明優(yōu)選實施例的配電網(wǎng)絡(luò)。
具體實施例方式
圖2示出了如以前在圖1中論述的典型配電網(wǎng)絡(luò)的一個分支。鑒于其他分支與配電網(wǎng)絡(luò)的其余部分分離，來分析對于配電網(wǎng)絡(luò)一個分支的電壓降。以下等式對于這種分析是有效的VG1＝Vpower-ΔVΔV＝VR11+VR21VR11＝I1R11R=l.ρA]]>ΔV∝lR11+lR21lR11＝Δx+Δy其中VG1是邏輯門31兩端的電壓，Vpower是電源1，ΔV是電壓降，R11/R12分別是電源總線和接地總線的電阻，以及Δx和Δy是電源和接地線的長度。
從以上可以看出，對于芯片上的每個點，電壓降依賴于從電源焊盤3(即，VDD焊盤)到接地焊盤5(即，VSS焊盤)的導(dǎo)線的長度。
因此，對于如圖1所示的常規(guī)的配電網(wǎng)絡(luò)，對于集成電路上的不同位置電壓降將是不同的，導(dǎo)致了在每個邏輯門31、32、33、34處可獲得不同的電壓。
圖3示出了具有根據(jù)本發(fā)明的配電網(wǎng)絡(luò)的集成電路51。配電網(wǎng)絡(luò)包括電源焊盤53和接地焊盤55，其接收來自電源(未示出)的功率。電源焊盤53和接地焊盤55對角地設(shè)置在集成電路相對的角處。配電網(wǎng)絡(luò)包括電源總線(67、69)和接地總線(71、73)，其將功率提供給集成電路51上的電路元件，如標準單元61a、61b或標準子塊63。多個去耦單元65提供在配電網(wǎng)絡(luò)上，用于提供電路元件所需的電流，由此保持了在電源焊盤53和接地焊盤55之間的靜態(tài)電流。
電源總線包括連接到電源焊盤53上的垂直段67。垂直段67包括一個或多個水平段69，用于將功率提供給各個電路元件。以類似的方式，接地總線包括連接到接地焊盤55上的垂直段71，具有一個或多個水平段73，用于接收來自各個電路元件的功率。電源總線的水平段69與接地總線的水平段73交錯以形成行75。將電路元件設(shè)置在行75內(nèi)，使得電源總線連接到電路元件的一側(cè)，而接地總線連接到另一側(cè)。
配置配電網(wǎng)絡(luò)，使得電源和各電路元件之間的電壓降是恒定的，由此導(dǎo)致所有的電路元件受到相同電壓的影響。
這通過這樣的方式來實現(xiàn)，即，其中使電源總線和接地總線的組合長度對于集成電路上的所有門都是相同的。換句話說，隨著離電源焊盤53的距離增加，離接地焊盤55的距離降低了互補的量。因此，對于集成電路上的任一點X、Y，電源總線(67、69)和接地總線(71、73)的總長度是恒定的。
由于電源總線和接地總線包括水平和垂直段，所以本發(fā)明將該問題轉(zhuǎn)換成以下示出的等式。為了在整個集成電路上獲得相同的電壓降ΔV，從電源焊盤53和接地焊盤55到矩形XY之內(nèi)可能的坐標XY的距離的所有單獨的段總體上應(yīng)當是恒定的。
因此，(xvdd-xG1)+(yvdd-yG1)+(xves-xG1)+(yvar-yG1)＝常數(shù)給定的矩形XY根據(jù)本發(fā)明，將電源和接地點對角地放置在矩形XY的相對的角處。以交錯的叉形結(jié)構(gòu)設(shè)置對各個單元的配電，以便固定每行的電源和地。這導(dǎo)致X或Y部分被固定。這還意味著，當觀看集成電路的平面圖時，在一側(cè)連接電源，以及在另一側(cè)接地。然后將這些連接擴展到矩形XY的相對的角上。
本發(fā)明提供了一種配電網(wǎng)絡(luò)，其中所有的電路元件或門都具有從單元到電源焊盤相同的總距離。由于每個單元都具有從單元到電源焊盤的相同的總距離，所以其遵循每個單元都具有恒定的電壓降，其導(dǎo)致芯片上電壓較小的變化。
優(yōu)選地，配電網(wǎng)絡(luò)的去耦單元65是去耦電容器，其提供了由電路元件汲取的絕大部分(如果不是全部的話)的動態(tài)電流。使用去耦單元65能夠?qū)崿F(xiàn)在電源焊盤53和接地焊盤55之間將要提供的靜態(tài)電流。優(yōu)選地，去耦單元與集成電路上的其它標準單元一樣高，由此能夠?qū)崿F(xiàn)將去耦單元65自動地放置在電路元件之間。注意到，某些電路元件例如倒裝門，已具有在標準單元之內(nèi)的電容，且因此不需要另外的去耦單元65。去耦單元的面積代價不高，是因為布局面積通常不如布線面積那么關(guān)鍵。
與以上描述的配電結(jié)構(gòu)一起，使用去耦電容器65提供了一種其中減小了芯片上電壓變化的集成電路。
雖然圖3示出了將配電網(wǎng)絡(luò)應(yīng)用到集成電路的給定矩形段上，但注意到還可以在分層的基礎(chǔ)上使用叉形結(jié)構(gòu)。換句話說，可以在特定的位置使用較小的叉形結(jié)構(gòu)，以便利用類似的配電網(wǎng)絡(luò)在特定的位置之內(nèi)分配該功率。這導(dǎo)致具有整個集成電路上較小的芯片上電壓變化的配電網(wǎng)絡(luò)。
注意到，雖然使用了包括水平和垂直段的交錯叉形結(jié)構(gòu)描述了優(yōu)選的實施例，但對于本領(lǐng)域技術(shù)人員將顯而易見的是，可以使用其它的結(jié)構(gòu)，其提供了所希望的效果，例如設(shè)置為斜平行四邊形或菱形型結(jié)構(gòu)的配電網(wǎng)絡(luò)，以便集成電路上的每個坐標都具有到電源和接地供給引腳的相同的總距離。同樣，注意到假如保持所需的對稱，則可以以其它的方式改變配電網(wǎng)絡(luò)。此外，雖然配電網(wǎng)絡(luò)示出了具有恒定寬度的電源總線和接地總線，但假如保持了對稱則可以改變這些。例如，假如接地總線具有類似的垂直段71，其比水平段73更寬，則在電源總線中垂直段67可以比水平段69更寬。
在所附的權(quán)利要求的范圍內(nèi)的其它變形對于本領(lǐng)域技術(shù)人員來說將是顯而易見的。
權(quán)利要求
1.一種具有配電網(wǎng)絡(luò)的集成電路(51)，該配電網(wǎng)絡(luò)包括電源總線(67、69)和接地總線(71、73)，用于將來自相應(yīng)的電源和接地焊盤(53、55)的功率提供給集成電路上的多個電路元件(61a、61b、63)，其特征在于，該配電網(wǎng)絡(luò)包括多個去耦單元(65)，用于在電源焊盤(53)和接地焊盤(55)之間提供靜態(tài)電流，且其中配置配電網(wǎng)絡(luò)，使得對于集成電路上的任一給定電路元件，在電源焊盤與所述電路元件之間、以及在接地焊盤與所述電路元件之間的組合距離是恒定的。
2.如權(quán)利要求1中所要求的集成電路，其中配置配電網(wǎng)絡(luò)，以便隨著離電源焊盤(53)的任一給定電路元件的距離增加，離接地焊盤(55)的距離以互補的方式減小。
3.如權(quán)利要求1或2中所要求的集成電路，其中電源焊盤(53)和接地焊盤(55)對角地設(shè)置在集成電路的相對的角處。
4.如在前權(quán)利要求中任何一個所要求的集成電路，其中配電網(wǎng)絡(luò)包括-電源總線，包括連接到電源焊盤(53)的垂直段(67)，和連接到垂直段(67)的一個或多個水平段(69)；-接地總線，包括連接到接地焊盤(55)的垂直段(71)，和連接到垂直段(71)的一個或多個水平段(73)，其中電源總線的垂直段設(shè)置為與接地總線的垂直段平行，以便電源總線的一個或多個水平段(69)與接地總線的一個或多個水平段(73)交錯。
5.如權(quán)利要求4中所要求的集成電路，其中電源總線的水平段(69)和接地總線的水平段(73)形成用于給一個或多個電路元件供電的行(75)。
6.如權(quán)利要求5中所要求的集成電路，其中一個或多個電路元件設(shè)置在電源總線的水平段(69)和接地總線的水平段(73)之間。
7.如在前權(quán)利要求中任何一個所要求的集成電路，其中去耦單元(65)包括去耦電容器。
8.如權(quán)利要求7中所要求的集成電路，其中配置去耦單元，以便與電路元件一樣的高度。
9.如權(quán)利要求8中所要求的集成電路，其中去耦單元設(shè)置在集成電路上的電路元件之間。
10.如在前權(quán)利要求中任何一個所要求的集成電路，其中配電網(wǎng)絡(luò)包括具有相同結(jié)構(gòu)的一個或多個較小的配電網(wǎng)絡(luò)。
全文摘要
一種集成電路(51)包括配電網(wǎng)絡(luò)，該配電網(wǎng)絡(luò)具有對角地設(shè)置在集成電路(15)相對的角處的電源焊盤(53)和接地焊盤(55)。電源總線(67、69)和接地總線(71、73)將功率提供給集成電路上的電路元件，例如標準單元(61a、61b)或標準子塊(63)。多個去耦單元(65)提供在配電網(wǎng)絡(luò)上，用于保持電源焊盤(53)和接地焊盤(55)之間的靜態(tài)電流。配置電源總線和接地總線，以便使電源總線和接地總線的組合長度對于集成電路上的所有電路元件相同，由此減小了芯片上電壓變化。
文檔編號H01L23/522GK1802745SQ200480016111
公開日2006年7月12日 申請日期2004年6月1日 優(yōu)先權(quán)日2003年6月11日
發(fā)明者A·W·P·G·G·瓦亞斯森 申請人:皇家飛利浦電子股份有限公司