專利名稱：應(yīng)變硅工藝中的淺槽隔離的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路(IC)器件以及制備IC器件的工藝。更具體地，本發(fā)明涉及在含鍺的基片或含鍺的層上形成溝槽隔離結(jié)構(gòu)的方法。
背景技術(shù)：
集成電路(ICs)包括許多形成在半導(dǎo)體基片上的晶體管。本領(lǐng)域中已知有各種不同的方法可在半導(dǎo)體基片上形成晶體管。一般說來，晶體管是通過絕緣或隔離結(jié)構(gòu)而彼此間隔開。
在硅基片上形成晶體管的一種方法涉及眾所周知的局部硅氧化(Local Oxidation of Silicon，LOCOS)工藝。傳統(tǒng)的LOCOS工藝通常包括以下簡化步驟。首先，在硅基片上熱生長(thermally grown)氮化硅層。一般說來，傳統(tǒng)的LOCOS工藝需要高質(zhì)量的熱生長氮化硅層，以避免脫層(delamination)以及其它工藝問題。接下來，使用光刻及蝕刻過程來選擇性去除該氮化物層，以在晶體管的源極/漏極區(qū)將會存在的地方產(chǎn)生圖形。在將源極/漏極區(qū)形成圖形之后，生長場氧化層(field oxide)。因為在仍殘留有氮化物層的地方會抑制氧化物的生長，所以該氧化物只在源極/漏極形成圖形的步驟期間所暴露的硅基片上生長。最后，在氧化物生長完成之后，去除氮化物層的其余部分，只在暴露的硅基片上留下被氧化的源極/漏極區(qū)。
用來形成絕緣結(jié)構(gòu)并界定源極與漏極區(qū)的另一種工藝是淺槽隔離(shallow trench isolation，STI)工藝。傳統(tǒng)的STI工藝通常包括以下簡化步驟。首先，在硅基片上熱生長或沉積氮化硅層。接下來，使用光刻及蝕刻過程來選擇性去除該氮化硅層，以在晶體管的源極/漏極區(qū)將會存在的地方產(chǎn)生圖形。在將源極/漏極區(qū)形成圖形之后，蝕刻該基片以形成溝槽。在形成溝槽之后，在溝槽所暴露的表面上熱生長襯里(liner)。通常是在鹽酸(hydrochloric，HCl)環(huán)境中以很高的溫度形成該襯里氧化物。在溝槽內(nèi)的氮化物層與襯里氧化物之上毯覆式沉積(blanketdeposited)絕緣材料，諸如二氧化硅(SiO2)。將該絕緣材料拋光以產(chǎn)生平坦表面。隨后去除氮化物層以留下溝槽內(nèi)的氧化物結(jié)構(gòu)。
應(yīng)變硅(strained silicon，SMOS)工藝中使用了淺槽隔離(STI)結(jié)構(gòu)。使用SMOS工藝是為了提高晶體管(MOSFET)的性能，這是通過提高硅的載流子遷移率(carrier mobility)，從而減小電阻與能耗并增大驅(qū)動電流、頻率響應(yīng)與操作速度而實現(xiàn)的。通常是通過在硅鍺基片或硅鍺層上生長硅層而形成應(yīng)變硅的。
與硅鍺基片相關(guān)的硅鍺晶格的間隔一般比純硅晶格的更大，鍺的百分比越高則間隔越大。由于硅晶格與較大的硅鍺晶格對準(zhǔn)(aligns)，所以在硅層中產(chǎn)生拉伸應(yīng)變(tensile strain)。硅原子基本上被相互拉開。
無應(yīng)變硅(relaxed silicon)具有包括六個相等價帶(valence bands)的導(dǎo)帶(conductive band)。將拉伸應(yīng)變應(yīng)用到硅導(dǎo)致四個價帶能量增大而兩個價帶能量減小。量子效應(yīng)的效果是當(dāng)電子通過較低能帶時，其有效重量減少百分之30。因此，較低能帶對電子流動具有較小阻力。此外，電子所遭受到的硅原子核的振動能較小，使得電子的散射率比在無應(yīng)變硅中小500到1000倍。結(jié)果，相比于無應(yīng)變硅，應(yīng)變硅中的載流子遷移率大幅提高，使得電子的遷移率提高80％或以上，而空穴的遷移率提高20％或以上。己發(fā)現(xiàn)遷移率的提高在達(dá)1.5百萬伏特/厘米的電流場中可持續(xù)存在。相信這些因素能使器件速度增大35％而不用進(jìn)一步縮小器件尺寸，或者能使能耗減小25％而不降低性能。
在SMOS工藝中使用鍺會造成IC結(jié)構(gòu)、層以及設(shè)備的鍺污染問題。尤其是，鍺的釋氣或外擴(kuò)散(outgassing or outdiffusion)會污染與制備設(shè)備有關(guān)的各種組件以及與所加工的晶片有關(guān)的集成電路結(jié)構(gòu)。再者，鍺的釋氣對薄膜的形成會有負(fù)面影響。此外，鍺的外擴(kuò)散會導(dǎo)致鍺累積(accumulation)或“堆積(pile-up)”在襯里的界面上，從而造成STI結(jié)構(gòu)的可靠性問題。
在與淺槽隔離(STI)結(jié)構(gòu)的襯里有關(guān)的很高溫度及HCl環(huán)境中，鍺的釋氣特別成問題。例如，傳統(tǒng)的STI襯里氧化物工藝可使用約1000℃的溫度，這會增強鍺的釋氣。
因此，需要可在低溫過程中形成的STI襯里。還有，需要一種形成高質(zhì)量氧化物的工藝，該高質(zhì)量氧化物具有優(yōu)良的兼容性(compatibility)但卻不易受到鍺釋氣的影響。再者，需要一種SMOS溝槽襯里形成工藝。此外，需要一種不易受到鍺釋氣影響的襯里形成工藝。而且，需要一種不用高溫來熱生長襯里的STI工藝。

發(fā)明內(nèi)容
一個示例性實施例涉及一種制備集成電路的方法。該集成電路包括在含鍺的基片中的溝槽隔離區(qū)。該方法包括在基片上形成掩模層，并選擇地蝕刻該掩模層以形成與溝槽隔離(STI)區(qū)所在位置有關(guān)的開孔(apertures)。該方法還包括在基片中的所述位置處形成溝槽，在低溫過程中在溝槽內(nèi)提供半導(dǎo)體層或金屬層，以及利用在基片的溝槽中的半導(dǎo)體層或金屬層來形成氧化物襯里。
另一個示例性實施例涉及一種在半導(dǎo)體層中形成淺槽隔離區(qū)的方法。該方法包括在半導(dǎo)體層上提供硬掩模層，在該硬掩模層上提供光刻膠層，以及在光刻過程中選擇性去除部分的光刻膠層。該方法還包括去除在所述位置處的硬掩模層，在位于所述位置之下的硬掩模層中形成溝槽，在溝槽中提供保形半導(dǎo)體層(conformal semiconductor layer)，以及將保形半導(dǎo)體層轉(zhuǎn)變?yōu)闇喜蹆?nèi)的氧化物襯里。
又一個示例性實施例涉及一種在含鍺層的溝槽內(nèi)形成襯里的方法。該方法包括選擇性蝕刻該含鍺層以形成溝槽，在低溫過程中在該溝槽內(nèi)提供半導(dǎo)體層，以及由該半導(dǎo)體層形成氧化物襯里。


結(jié)合附圖，由以下的詳細(xì)描述將會更充分地理解示例性實施例，其中相同的參考數(shù)字表示相同的組件，以及其中圖1是根據(jù)淺槽隔離(STI)工藝一個示例性實施例的硅鍺基片的一部分的橫截面示意圖，該硅鍺基片包括應(yīng)變硅層、氧化物層、硬掩模層和光刻膠層；圖2是示意在圖1中的所述部分的橫截面圖，顯示了光刻形成圖形的步驟；圖3是示意在圖2中的所述部分的橫截面圖，顯示了硬掩模層的選擇性蝕刻步驟；圖4是示意在圖3中的所述部分的橫截面圖，顯示了氧化物層的選擇性蝕刻步驟；圖5是示意在4中的所述部分的橫截面圖，顯示了應(yīng)變硅層的選擇性蝕刻步驟；圖6是示意在圖5中的所述部分的橫截面圖，顯示了硅鍺基片的選擇性蝕刻步驟；圖7是示意在圖6中的所述部分的橫截面圖，顯示了低溫襯里形成步驟；圖8是示意在圖7中的所述部分的橫截面圖，顯示了柵極形成步驟；圖9是顯示示意在圖1中的所述部分的淺槽隔離工藝的概略方塊圖；圖10是根據(jù)淺槽隔離(STI)工藝另一個示例性實施例的硅鍺基片的一部分的橫截面示意圖，該硅鍺基片包括應(yīng)變硅層、氧化物層、硬掩模層與光刻膠層；圖11是示意在圖10中的所述部分的橫截面圖，顯示了光刻形成圖形的步驟；圖12是示意在圖11中的所述部分的橫截面圖，顯示了硬掩模層的選擇性蝕刻步驟；圖13是示意在圖12中的所述部分的橫截面圖，顯示了氧化物層的選擇性蝕刻步驟；圖14是示意在圖13中的所述部分的橫截面圖，顯示了應(yīng)變硅層的選擇性蝕刻步驟；圖15是示意在圖14中的所述部分的橫截面圖，顯示了硅鍺基片的選擇性蝕刻步驟；圖16是示意在圖15中的所述部分的橫截面圖，顯示了半導(dǎo)體沉積步驟；圖17是示意在圖16中的所述部分的橫截面圖，顯示了襯里形成步驟；圖18是示意在圖17中的所述部分的橫截面圖，顯示了選擇性襯里去除步驟；圖19是示意在圖18中的所述部分的橫截面圖，顯示了溝槽填充步驟；圖20是示意在圖19中的所述部分的橫截面圖，顯示了柵極形成步驟；以及圖21是根據(jù)另一個示例性實施例顯示示意在圖10中的所述部分的淺槽隔離工藝的概略方塊圖。
具體實施例方式
圖1至9示意了根據(jù)示例性實施例制備集成電路(IC)的方法。示意在圖1至9中的方法減少了與硅鍺層或硅鍺結(jié)構(gòu)有關(guān)的鍺的釋氣和外擴(kuò)散問題。該工藝可用于淺槽隔離(STI)過程，或者可用于需要襯里氧化物并且使用了在高溫下易于釋氣的鍺或其它物質(zhì)的任何過程。有利地，可在低溫下形成襯里氧化物層，并且提供有優(yōu)良兼容性的高質(zhì)量氧化物。對于參考圖1-9所描述的實施例，低溫過程是指在低于約700℃的溫度所進(jìn)行的過程。
參考圖1至9，示意了集成電路(IC)的一部分12的橫截面圖。部分12經(jīng)歷過程100(圖9)以形成淺槽隔離(STI)結(jié)構(gòu)。部分12包括提供在應(yīng)變硅層16之上的氧化物層18。層16提供在半導(dǎo)體基片14之上或提供在含鍺層或含鍺基片之上。基片14可提供在基片13之上。
基片13是可選的，可將基片14作為最底層來提供部分12。參考圖10-21所描述的實施例顯示了沒有基片的基片114，諸如沒有在其下方的基片13(圖1)。基片13與基片14可以是相同的或不同的材料。在一個實施例中，基片13是諸如硅基片的半導(dǎo)體基片，其上面生長有硅鍺基片14。
部分12可以是任一類型的半導(dǎo)體器件或其一部分，由各種半導(dǎo)體工藝中的任一種而制得，諸如互補金屬氧化物半導(dǎo)體(CMOS)工藝、雙極工藝或其它的半導(dǎo)體工藝。部分12可以是整個IC或是IC的一部分，并可包括許多電子組件部分。
基片14優(yōu)選是硅鍺或含鍺的其它半導(dǎo)體材料，并且可摻雜有P-型摻雜劑或N-型摻雜劑。基片14可以是提供在諸如基片13的半導(dǎo)體基底或絕緣基底之上的外延層(epitaxial layer)。再者，基片14優(yōu)選是硅鍺的組合物(a composition of silicon germanium)(Si1-xGex，X約為0.2，更一般地是在0.1-0.4的范圍之內(nèi))?？缮L或沉積層14。
在一個實施例中，層14通過化學(xué)氣相沉積(CVD)而生長在層13之上，該化學(xué)氣相沉積使用乙硅烷(disilane，Si2H6)以及四氫化鍺(germane，GeH4)作為源氣(source gases)，基片溫度約為650℃，乙硅烷分壓為30mPa，四氫化鍺分壓為60mPa?？捎眠@些比率來開始硅鍺材料的生長，或者，可從較低壓力或零壓力開始來逐漸增大鍺的分壓，以形成梯度成分(gradient composition)。或者，硅層可通過離子注入而用鍺摻雜，或是可利用其它工藝來形成層14。優(yōu)選地，層14通過外延而生長至小于約5000的厚度(并且，優(yōu)選在約1500至4000之間)。
通過外延過程在層14之上形成應(yīng)變硅層16。優(yōu)選地，在約600℃或低于600℃的溫度通過CVD而生長層16。層16可以是純硅層，并且具有在約50至150之間的厚度。
墊氧化物膜(pad oxide film)或氧化物層18提供在層16之上。層18是可選的。優(yōu)選地，層18熱生長在基片16的上面，厚度在約100至300之間。層18是作為緩沖層，并且可在傳統(tǒng)的高溫過程中通過在氧的環(huán)境中加熱至約1000℃而熱生長。由于存在層18，所以此時鍺的外擴(kuò)散或釋氣并不成問題。
阻擋層或硬掩模層22提供在氧化物層18之上。優(yōu)選地，掩模層22是通過沉積或熱生長過程而形成的厚度在約300至1000之間的氮化硅(Si3N4)。優(yōu)選地，在CVD或生長過程中提供掩模層22。也可使用低壓、等離子增強化學(xué)氣相沉積(PECVD)過程?？刹捎迷诟邷?例如，600℃或高于600℃)使用二氯硅烷(dichlorosilane，SiH2Cl2)、氨(NH3)和氮(N2)的混合物的傳統(tǒng)熱氮化物過程。用于沉積氮化物的PECVD過程在400℃使用硅烷(silane，SiH4)、氮(N2)和氨(NH3)，功率在約550瓦特至650瓦特之間。相比于與傳統(tǒng)的CVD或成長過程有關(guān)的N2/NH3/SiCl2H2，氨(NH3)硅烷(SiH4/N2)混合物等離子體可用來形成掩模層22。
光刻膠層24旋涂在掩模層22的上面。優(yōu)選地，光刻膠層24是任何市售的i-line或深UV光刻膠，諸如(Shipley Corp.，MA)SPR 955(i-line)UV5(深UV)。在圖1與2中，根據(jù)使用圖形28的過程100的步驟102(圖9)，通過光刻過程來選擇性去除光刻膠層24以留下開孔34。在圖3中，根據(jù)過程100的步驟104(圖9)，通過干蝕刻過程來蝕刻掩模層22，以使開孔34到達(dá)氧化物層18。相對于氧化物層24，干蝕刻過程對氮化硅而言是選擇性的。蝕刻層22之后，可剝除(stripped)層24。
在圖4中，根據(jù)過程100的步驟104(圖9)，改變蝕刻過程以蝕穿(etch through)二氧化硅材料，并且層18被蝕刻掉以使開孔34到達(dá)層16?？稍诟晌g刻過程中蝕刻層18。或者，可使用其它蝕刻技術(shù)以去除層18的所選部分。在蝕刻氧化物層18之前或之后，可去除光刻膠層24(圖1)。
在圖5中，改變蝕刻過程以蝕穿硅材料?？筛鶕?jù)干蝕刻過程來去除應(yīng)變硅層16，以使開孔34到達(dá)基片14。
在圖6中，根據(jù)過程100的步驟106(圖9)，穿過開孔34而蝕刻基片14以形成淺槽隔離結(jié)構(gòu)的溝槽。溝槽的寬度優(yōu)選相應(yīng)于開孔34的寬度。溝槽優(yōu)選具有在約1500至4000之間的深度以及0.18-1.50nm或小于0.18nm的寬度。溝槽可具有梯形的橫截面形狀，且較窄部分在底部。參考圖10-21所討論的實施例顯示了具有梯形的橫截面形狀的溝槽。優(yōu)選在干蝕刻過程中蝕刻基片14以形成溝槽?？稍谂c層16相同的步驟中蝕刻基片14。
雖然所描述的是在干蝕刻過程中加以蝕刻，但是可在適于在層14中提供開孔的任何過程中形成溝槽。在一個實施例中，穿過層14到基片13一路下來都提供有溝槽的開孔?；蛘撸Q于層14的厚度，與開孔34有關(guān)的溝槽的底部可不到達(dá)基片13。在沒有提供基片13的實施例中，基片14比與開孔34有關(guān)的溝槽深。
在圖7中，襯里38形成在與開孔34有關(guān)的溝槽中。優(yōu)選地，襯里38是形成在低溫過程中的氧化物(例如，氧化硅或二氧化硅)材料。在一個實施例中，襯里38的厚度在約200至500之間，并且提供在溝槽的底部與側(cè)壁之上。在一個實施例中，在形成襯里38之前剝除了層22與層18。在一個優(yōu)選的實施例中，直到填充了溝槽之后才剝除層22與層18。
襯里38可形成在層16、18和22之上，盡管在圖8中顯示的只形成在基片14之上。參考圖10-21所描述的實施例顯示，襯里138形成在層116、118與122之上，并且也形成在層122的上方。
根據(jù)一個實施例，襯里38形成在有利的紫外線光臭氧(ultravioletlight ozone，UVO)過程中。在一個實施例中，包括與開孔34有關(guān)的溝槽的部分12是提供在氧的環(huán)境中的，并且經(jīng)受了紫外線光。在一個實施例中，曝露于UV光的溝槽通過吸收波長約為185nm的UV光而起反應(yīng)，以形成臭氧(O3)與原子氧(O)。一旦形成，臭氧通過吸收波長約為254nm的UV光，可經(jīng)歷進(jìn)一步的分解以形成額外的原子氧。
原子氧的作用如同強氧化劑。原子氧與臭氧兩者都可與層14和/或?qū)?6的硅起反應(yīng)以形成氧化物層。雖然襯里38只顯示在層14，但是襯里38也可生長在與層16有關(guān)的側(cè)壁上。2001年1月2日授予Vaccari的美國專利第6,168,961號中討論了示例性的UVO過程。根據(jù)這個包括調(diào)整UVO能量與氧環(huán)境的實施例，可以使用任何利用UVO技術(shù)的技術(shù)。
有利地，UVO過程是一種低溫過程，從而減少鍺的外擴(kuò)散。優(yōu)選地，在低于約600℃的溫度進(jìn)行UVO過程。盡管是使用低溫，仍可產(chǎn)生高質(zhì)量的和優(yōu)良兼容性的襯里38。在最優(yōu)選實施例中，UVO過程是在遠(yuǎn)低于(well below)600℃的溫度(例如，低于550℃)進(jìn)行的。
根據(jù)另一個實施例，利用雙頻RF功率PECVD過程(dual frequencyRF power PECVD process)在約500℃至550℃之間的溫度形成襯里38。優(yōu)選地，該化學(xué)氣相沉積過程在低溫(例如，低于700℃)進(jìn)行，并且使用SiH4與O2氣體。在形成了200-500厚的襯里38之后，在約900℃至1000℃之間的溫度(例如，950℃)進(jìn)行使用N2環(huán)境的快速熱退火(rapid thermal anneal，RTA)約30秒。申請人相信，相對較短的RTA時間不會造成顯著的鍺的外擴(kuò)散或釋氣。
在又一個實施例中，可通過原子層沉積(atomic layer deposition，ALD)技術(shù)來形成襯里38。優(yōu)選地，ALD技術(shù)在硅烷與氧的環(huán)境中使用約700℃的溫度。根據(jù)一個示例性的實施例，ALD技術(shù)利用脈沖循環(huán)過程(pulse cycle process)，其中，將SiH4與O2氣流交替地打開和關(guān)閉(脈沖式)約10秒至30秒之間。
在另一個實施例中，可在類似于上述CVD過程的高密度等離子氧化物沉積(high density plasma oxide deposition，HDP)過程中形成襯里38。優(yōu)選地，沉積過程不使用NH3，而是在低于700℃的溫度使用硅烷。HDP過程優(yōu)選使用SiH4與O2氣體，并且是在約600℃至650℃之間的溫度。HDP過程使用高RF功率(例如，在約4000瓦特至5000瓦特之間)。
在圖8中，絕緣材料層40毯覆式沉積在層16上以及與開孔34有關(guān)的溝槽內(nèi)。絕緣材料40優(yōu)選是在CVD過程中所沉積的二氧化硅。優(yōu)選地，絕緣材料40是在四乙基原硅酸鹽(tetraethylorthosilicate，TEOS)過程中沉積的。或者，可使用硼磷硅酸鹽玻璃(boron phosphate siliconglass，BPSG)過程。絕緣材料40的厚度優(yōu)選在約2000至8000之間。
絕緣材料40通過拋光/蝕刻而去除直至到達(dá)層16的上表面。絕緣材料40的去除會在與開孔34有關(guān)的溝槽內(nèi)留下氧化物材料。絕緣材料40可通過許多的剝除或蝕刻過程來去除。優(yōu)選地，通過干蝕刻而從上述的層16去除絕緣材料40。
在一個實施例中，絕緣材料40是在溝槽形成之后以及在層22剝除之前而沉積的。拋光或蝕刻絕緣材料直至到達(dá)層22。層22與18可在后續(xù)過程中剝除。
雖然圖8所顯示的材料是形成在溝槽內(nèi)(在襯里38的上表面之上與側(cè)面之上)至層16的上表面的單一結(jié)構(gòu)，但是絕緣材料40可終止在襯里38的上表面。
在將絕緣材料40提供在與開孔34有關(guān)的溝槽內(nèi)之后，可提供柵極結(jié)構(gòu)44。柵極結(jié)構(gòu)44可以是傳統(tǒng)的MOSFET柵極結(jié)構(gòu)，諸如，氧化物上金屬的柵極結(jié)構(gòu)或氧化物上多晶硅的柵極結(jié)構(gòu)。在一個實施例中，柵極結(jié)構(gòu)44包含由等離子氣相沉積濺射技術(shù)所形成的氮化鉭或氮化鈦柵極導(dǎo)體(gate conductor)。在濺射期間，可提供氮(N2)氣以改變柵極導(dǎo)體的金屬和氮的成分。這一改變可用來調(diào)整與柵極結(jié)構(gòu)44有關(guān)的功函數(shù)(work function)。例如，通過調(diào)整與柵極結(jié)構(gòu)44有關(guān)的氮氣流量，可獲得200毫伏的臨界電壓漂移(shift in threshold voltage)。
圖10至21是根據(jù)另一個示例性實施例來制備集成電路(IC)的一種方法。示意在圖10至21中的方法減少了與硅鍺結(jié)構(gòu)有關(guān)的鍺的釋氣與外擴(kuò)散問題。該過程可用在淺槽隔離(STI)過程中，或可用在需要襯里氧化物并且使用了在高溫下易于釋氣的鍺或其它物質(zhì)的任何過程中。有利地，襯里氧化物層可由在低溫所形成的另一層而形成，但卻提供具有優(yōu)良兼容性的高質(zhì)量氧化物。對于參考圖10-21所討論的實施例，低溫是低于約900℃的溫度。圖1-8中的相似結(jié)構(gòu)具有與圖10-20中所示意的結(jié)構(gòu)相似的參考數(shù)字(相差100)。
參考圖10和21，示意了集成電路(IC)的一部分112的橫截面圖。部分112(圖10)經(jīng)歷過程200(圖21)而形成淺槽隔離(STI)結(jié)構(gòu)。部分112包括提供在應(yīng)變硅層116之上的氧化物層118。層116提供在半導(dǎo)體基片114之上或是在含鍺層或含鍺基片之上。基片114可提供在諸如基片13(圖1)的基片之上。
部分112可以是任一類型的半導(dǎo)體器件或其一部分，由各種半導(dǎo)體工藝中的任一種而制得，諸如互補金屬氧化物半導(dǎo)體(CMOS)工藝、雙極工藝或其它的半導(dǎo)體工藝。部分112可以是整個IC，或是包括許多電子組件部分的IC的一部分。
基片114優(yōu)選是硅鍺或含鍺的其它半導(dǎo)體材料，并且可摻雜有P-型摻雜劑或N-型摻雜劑?；?14可以是提供在諸如基片13的半導(dǎo)體基底或絕緣基底之上的外延層。再者，基片114優(yōu)選是硅鍺的組合物(Si1-xGex，X約為0.2，更一般地是在0.1-0.4的范圍之內(nèi))?；?14可以是晶片的一部分，并且可與基片14相似(圖1)。
通過外延過程在層114之上形成應(yīng)變硅層116。優(yōu)選地，層116是在約600℃或低于600℃的溫度通過CVD而生長的。層116可以是純硅層，并且具有在約50至150之間的厚度。
墊氧化物膜或氧化物層118提供在層116上。層118是可選的。層118優(yōu)選在基片116的上面熱生長至約100-300的厚度。層118是作為緩沖層的，并且可在傳統(tǒng)的高溫過程中通過在氧的環(huán)境中加熱至1000℃而熱生長。由于存在層118，所以此時鍺的外擴(kuò)散和釋氣并不是問題。
阻擋層或硬掩模層122提供在氧化物層118之上。優(yōu)選地，掩模層122是通過沉積或熱生長過程而形成的厚度在約300至1000之間的氮化硅(Si3N4)。優(yōu)選地，掩模層122提供在CVD或生長過程中，并且可與層22(圖1)相似。
光刻膠層124旋涂在掩模層122的上面。優(yōu)選地，光刻膠層124是任何市售的i-line或深UV光刻膠，諸如(Shipley Corp.，MA)SPR 955(i-line)UV5(深UV)。在圖11中，根據(jù)使用圖形128的過程200的步驟202(圖21)，通過光刻過程來選擇性去除光刻膠層124以留下開孔134。
在圖12中，根據(jù)過程200的步驟104(圖21)，通過干蝕刻過程來蝕刻掩模層122，使得開孔134到達(dá)氧化物層118。相對于氧化物層124，干蝕刻過程對于氮化硅而言是選擇性的。蝕刻層122之后，可剝除層124。
在圖13中，根據(jù)過程200的步驟204(圖21)，改變蝕刻過程以蝕穿二氧化硅材料，并且層118被蝕刻以使開孔134到達(dá)層116?？稍诟晌g刻過程中蝕刻層118?；蛘撸墒褂闷渌奈g刻技術(shù)來去除層118的所選擇部分。光刻膠層124(圖10)可在蝕刻氧化物層118之前或之后而去除。
在圖14中，改變蝕刻過程以蝕穿硅材料?？筛鶕?jù)干蝕刻過程來去除應(yīng)變硅層116，使得開孔134到達(dá)基片114。
在圖15中，根據(jù)過程200的步驟206(圖21)，穿過開孔134蝕刻基片114以形成淺槽隔離結(jié)構(gòu)的溝槽。溝槽優(yōu)選具有與開孔134相對應(yīng)的寬度。溝槽優(yōu)選具有在約1500至4000之間的深度以及0.18-1.50nm或低于0.18nm的寬度。溝槽可具有梯形的橫截面形狀，且較窄部分在底部。溝槽也可具有其它的橫截面形狀。優(yōu)選在干蝕刻過程中蝕刻基片114以形成溝槽?；?14可在與層116相同的步驟中蝕刻。
雖然所描述的是在干蝕刻過程中加以蝕刻，但是可在任何適于在層114中提供開孔的過程中形成溝槽。在一個實施例中，穿過層114到另一個基片(例如，圖1中的基片13)一路下來都提供有溝槽的開孔。
在圖16中，保形層126形成在溝槽中以及層122之上。在一個實施例中，層126是可在低溫(例如，低于600℃)形成的半導(dǎo)體層或金屬層。層126優(yōu)選可被氧化以形成諸如氧化物襯里的絕緣材料。最優(yōu)選地，層126是在500-600℃的溫度通過CVD而沉積的100-200厚的非晶硅層(amorphous silicon layer)。層126是根據(jù)過程200的步驟208(圖21)而沉積的。
在另一個實施例中，層126是在低溫通過原子層沉積(ALD)而沉積的金屬或半導(dǎo)體材料。層126可以是硅層。該硅層可以不是非晶的。
層126優(yōu)選提供在層114的與開孔134有關(guān)的溝槽的側(cè)壁中和層116、118與122的與開孔124有關(guān)的溝槽的側(cè)壁中。層126也提供在層122的上表面。在圖17中，層126被轉(zhuǎn)變?yōu)榻^緣材料，諸如襯里氧化物材料128。優(yōu)選地，在氧化過程中在約900℃的溫度將層126(圖16)形成為襯里氧化物材料128。優(yōu)選地，該氧化過程可發(fā)生在較高的溫度。由于與層126有關(guān)的阻擋層，所以減少了鍺的外擴(kuò)散。優(yōu)選地，將整個層126轉(zhuǎn)變?yōu)橐r里氧化物材料128。
在圖18中，將層122平坦化或蝕刻，以從層122的上表面去除襯里氧化物材料128?；蛘?，在襯里氧化物材料128形成之前，可從層122的上表面去除層126。襯里氧化物材料128作為襯里138而保留在與開孔134有關(guān)的溝槽內(nèi)。
在圖18中，襯里138形成在與開孔134有關(guān)的溝槽內(nèi)。優(yōu)選地，襯里138是通過將半導(dǎo)體層或金屬層氧化而形成的氧化物(例如，氧化硅或二氧化硅)材料。在一個實施例中，襯里138約有200-500厚。在一個實施例中，在襯里138形成之前剝除層122與118。在一個優(yōu)選實施例中，直至填充了溝槽之后才剝除層122與118。
在圖19中，絕緣材料140的層142毯覆式沉積在層116之上以及在與開孔134有關(guān)的溝槽內(nèi)。絕緣材料140優(yōu)選是在HDP過程中所沉積的二氧化硅，并且與材料40相似(圖8)。優(yōu)選地，絕緣材料140是在硅烷(SiH4)過程中沉積的?；蛘撸墒褂门鹆坠杷猁}玻璃(BPSG)過程。絕緣材料140的厚度優(yōu)選在約2000至8000之間。
絕緣材料140通過拋光/蝕刻而去除直至到達(dá)層122的上表面。絕緣層的去除在與開孔134有關(guān)的溝槽內(nèi)留下氧化物材料140。絕緣層140可通過許多的剝除或蝕刻過程而去除。優(yōu)選地，通過干蝕刻從上述層122去除絕緣材料140。
在一個實施例中，與材料140有關(guān)的絕緣層142是在形成了溝槽并且剝除了層122與116之后而沉積的。將絕緣層142拋光或蝕刻直至到達(dá)層122。
雖然示意在圖19中的材料是形成在溝槽(在襯里138的上表面之上與側(cè)面之上)內(nèi)至層116的上表面的單一結(jié)構(gòu)，但是絕緣材料140可終止在襯里138的上表面。
在圖20中，在將材料140提供在與開孔134有關(guān)的溝槽中之后，可提供柵極結(jié)構(gòu)156。柵極結(jié)構(gòu)156可以是傳統(tǒng)的MOSFET柵極結(jié)構(gòu)，諸如，氧化物上金屬的柵極結(jié)構(gòu)或氧化物上多晶硅的柵極結(jié)構(gòu)。在一個實施例中，柵極結(jié)構(gòu)156覆蓋有氧化物(例如，二氧化硅層154)與碳化硅(SiC)層148。在提供了層154與148之后，將部分112予以退火。層148可防止鍺的釋氣。
如果部分112不用層118并且柵極結(jié)構(gòu)156直接提供在含鍺基片之上，則使用層148與154的技術(shù)特別有利。在另一實施例中，層148可以是約100厚的氮化鉭(TaN)、氮化鈦(TiN)、氮化鎢(TuN)，鈦/氮化鈦(Ti/TiN)層，而層154可以是約100厚的二氧化硅層。與柵極結(jié)構(gòu)156有關(guān)的間隔(spacer)可以是氮化硅。
應(yīng)了解，盡管所給出的詳細(xì)附圖、特定例子以及特定數(shù)值提供了本發(fā)明的優(yōu)選示例性實施例，但是其目的只是用來示意。并不是以限制的方式來公開溝槽的形狀與大小的。本發(fā)明的方法與裝置并不限于所公開的確切細(xì)節(jié)與條件?？梢詫λ_的細(xì)節(jié)進(jìn)行各種改變，而不偏離由以下權(quán)利要求所界定的本發(fā)明的精神。
權(quán)利要求
1.一種在半導(dǎo)體層中形成淺槽隔離區(qū)的方法，所述方法包括在所述半導(dǎo)體層之上提供硬掩模層；在所述硬掩模層之上提供光刻膠層；在光刻過程中選擇性去除在特定位置處的光刻膠層的部分；去除在所述特定位置處的硬掩模層；在位于所述特定位置下的硬掩模層中形成溝槽；在所述溝槽中提供保形半導(dǎo)體層；以及將所述保形半導(dǎo)體層轉(zhuǎn)變?yōu)闇喜壑械难趸镆r里。
2.如權(quán)利要求1所述的方法，進(jìn)一步包括在所述提供硬掩模層的步驟之前，在應(yīng)變硅層之上提供墊氧化物層。
3.如權(quán)利要求1所述的方法，進(jìn)一步包括在所述溝槽內(nèi)提供絕緣材料以形成所述淺槽隔離區(qū)；以及在包含酸的濕浴中去除所述硬掩模層。
4.一種制備在含鍺的基片中具有溝槽隔離區(qū)的集成電路的方法，所述方法包括在所述基片之上形成掩模層；選擇性蝕刻所述掩模層以形成與所述溝槽隔離區(qū)的位置有關(guān)的開孔；在基片中所述位置處形成溝槽；在低溫過程中在所述溝槽內(nèi)提供半導(dǎo)體層或金屬層；以及用基片的溝槽中的半導(dǎo)體層或金屬層來形成氧化物襯里。
5.如權(quán)利要求4所述的方法，其中，所述半導(dǎo)體層或金屬層包含非晶半導(dǎo)體材料。
6.一種在含鍺層的溝槽中形成襯里的方法，所述方法包括選擇性蝕刻所述含鍺層以形成所述溝槽；在低溫過程中在所述溝槽內(nèi)提供半導(dǎo)體層；以及由所述半導(dǎo)體層來形成氧化物襯里。
7.如權(quán)利要求4或6所述的方法，其中，所述低溫過程是在低于600℃的溫度所進(jìn)行的沉積過程。
8.如權(quán)利要求7所述的方法，其中，所述低溫過程是涉及非晶硅的化學(xué)氣相沉積過程。
9.如權(quán)利要求1或4所述的方法，進(jìn)一步包括在所述溝槽中提供絕緣材料，以形成所述溝槽隔離區(qū)。
10.如權(quán)利要求1、4或6所述的方法，其中，所述氧化物襯里形成在氧化過程中。
全文摘要
一種制備集成電路(IC)的方法使用了淺槽隔離(STI)技術(shù)。該淺槽隔離技術(shù)用在應(yīng)變硅(SMOS)工藝中。溝槽的襯里是由在低溫過程中所沉積的半導(dǎo)體層或金屬層而形成的，而低溫過程減少了鍺的釋氣。該低溫過程可以是CVD過程。
文檔編號H01L21/763GK1762052SQ200480006974
公開日2006年4月19日 申請日期2004年3月11日 優(yōu)先權(quán)日2003年3月14日
發(fā)明者汪海宏, M·V·努, 相奇, P·R·貝塞爾, E·N·佩頓, 林明仁 申請人:先進(jìn)微裝置公司