專利名稱：電荷捕捉存儲(chǔ)陣列的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造，更特別地，涉及一種減少因形成位線接觸而造成的質(zhì)量降低的器件。
背景技術(shù)：
閃存是一種可被重新寫入且可在沒有供電的情形下保持其內(nèi)容的電子存儲(chǔ)器媒體。閃存器件通常具有10萬次至30萬次寫入周期的使用壽命。與可能夠擦除單一字節(jié)的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DynamicRandom Access Memory；簡(jiǎn)稱DRAM)及靜態(tài)機(jī)存取存儲(chǔ)器(StaticRandom Access Memory；簡(jiǎn)稱SRAM)芯片不同，閃存通常以固定的多個(gè)位的區(qū)塊或扇區(qū)(multi-bit blocks or sectors)為單位對(duì)閃存進(jìn)列擦除及寫入。閃存是由電可擦除可編程只讀存儲(chǔ)器(Electrically ErasableProgrammable Read Only Memory；簡(jiǎn)稱EEPROM)發(fā)展而來，閃存具有較低的成本及較高的組件密度。此種新的EEPROM類型已發(fā)展成一種結(jié)合了EPROM的密度及EEPROM的電可擦除這兩項(xiàng)優(yōu)點(diǎn)的重要的非易失性存儲(chǔ)器。
以一種將單一位的信息儲(chǔ)存在每個(gè)單元的單元結(jié)構(gòu)來建構(gòu)傳統(tǒng)的閃存。在此種單一位存儲(chǔ)架構(gòu)中，每個(gè)單元通常包含金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor；簡(jiǎn)稱MOS)晶體管結(jié)構(gòu)，該結(jié)構(gòu)具有在襯底或P阱中的源極、漏極、溝道以及在該溝道上的堆疊式柵極結(jié)構(gòu)。該堆疊式柵極可包含在該P(yáng)阱的表面上形成的薄柵極介電層(有時(shí)被稱為隧道氧化物)。該堆疊式柵極也包含在該隧道氧化物上的多晶硅浮柵(floating gate)、以及在該浮柵上的多晶硅間介電層。該多晶硅間介電層通常是多層絕緣體，諸如具有兩個(gè)氧化物層以及夾在這兩個(gè)氧化物層之間的氮化物層的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；簡(jiǎn)稱ONO)層。最后，多晶硅控制柵極位于該多晶硅間介電層上。
該控制柵極被連接到與一行(row)的此種單元(cell)相關(guān)聯(lián)的字線(word line)，以便以典型的NOR構(gòu)造形成若干扇區(qū)的此種單元。此外，由導(dǎo)電位線將漏極區(qū)的這些單元連接在一起。單元的溝道根據(jù)該堆疊式柵極結(jié)構(gòu)在該溝道中產(chǎn)生的電場(chǎng)，而在源極與漏極之間傳導(dǎo)電流。在該NOR構(gòu)造中，單一列(column)內(nèi)的各晶體管的每個(gè)漏極端被連接到相同的位線。此外，每個(gè)閃存單元使其堆疊式柵極端連接到不同的字線，而陣列中所有的閃存單元使其源極端連接到共同的源極端。在操作中，利用周圍的譯碼器及控制電路而經(jīng)由各別的位線及字線尋址到個(gè)別的閃存單元，以便執(zhí)行編程(programming)(寫入)、讀取、或擦除功能。
通過將電壓施加到控制柵極，并將源極接地，且將漏極連接到在該源極電位之上的預(yù)定電位，來編程此種單一位的堆疊式柵極閃存單元?？缭剿淼姥趸飪啥诵纬傻母唠妶?chǎng)會(huì)導(dǎo)致一種被稱為“敷拉-諾代(Fowler-Nordheim)”隧道效應(yīng)的現(xiàn)象。在該過程中，在中心單元溝道區(qū)內(nèi)的電子穿過柵極氧化物而進(jìn)入浮柵，并被捕捉在浮柵中，這是因?yàn)楦疟欢嗑Ч栝g介電及隧道氧化物所包圍。由于這些被捕捉的電子，所以提高了該單元的臨界電壓。由被捕捉的電子產(chǎn)生的單元臨界電壓的改變(及因而造成的溝道電導(dǎo)的改變)使得該單元被編程。
為了要擦除典型的單一位堆疊式柵極閃存單元，將電壓施加到源極，并將控制柵極保持在負(fù)電位，同時(shí)可讓漏極浮接。在這些條件下，跨過浮柵與源極之間的隧道氧化物產(chǎn)生了電場(chǎng)。原先被捕捉在浮柵中的電子朝向浮柵的在源極區(qū)上的部分流動(dòng)，并群集在該部分中，然后從浮柵離開并在敷拉-諾代穿隧效應(yīng)下經(jīng)由隧道氧化物而進(jìn)入源極區(qū)。當(dāng)從浮柵移開這些電子時(shí)，即擦除了該單元。
在傳統(tǒng)的單一位閃存器件中，要執(zhí)行擦除確認(rèn)，以便決定是否已正確地擦除了一區(qū)塊或一組的此種單元中的每個(gè)單元。目前的單一位擦除確認(rèn)方法提供了確認(rèn)位或單元的擦除，并將補(bǔ)充擦除脈波施加到未通過初始確認(rèn)的個(gè)別單元。然后再度確認(rèn)該單元的擦除狀態(tài)，且繼續(xù)執(zhí)行該編程，直到成功地擦除了該單元或位，或者該單元被標(biāo)示為不能再用為止。
最近，雙位閃存單元已變得更為普及。此種雙位閃存單元可將兩位的信息儲(chǔ)存在單一存儲(chǔ)單元中。最近，已引入了未使用浮柵的雙位閃存結(jié)構(gòu)，例如在電荷捕捉介電材料層上采用多晶硅層以提供字線連接的電荷捕捉閃存器件。傳統(tǒng)的技術(shù)無法滿足與這些類型的器件相關(guān)聯(lián)的特性。
當(dāng)將電荷捕捉存儲(chǔ)單元用于存儲(chǔ)陣列時(shí)，在襯底上形成電荷捕捉介電材料，并在該襯底中形成多條位線。在這些位線之間且在該電荷捕捉介電材料上形成了多條通常由多晶硅構(gòu)成的字線。當(dāng)該單元正確地工作時(shí)，各電荷被捕捉在該電荷捕捉介電材料中。然而，當(dāng)接觸邊緣工具(contace edge tools)在這些位線中形成接觸孔時(shí)，等離子充電將損壞接近這些接觸孔的電荷捕捉介電材料。此種損壞可能包括產(chǎn)生了原先不希望產(chǎn)生的一些電荷捕捉區(qū)。因此，接近這些接觸孔的電荷捕捉介電材料可能無法按照與遠(yuǎn)離這些接觸孔的介電材料相同的方式捕捉電荷。
因此，并未滿足本領(lǐng)域中對(duì)采用電荷捕捉存儲(chǔ)單元且能抗拒因形成接觸孔而造成的質(zhì)量降低的改良式新存儲(chǔ)陣列的需求。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種包含襯底及具有接觸的多條位線的存儲(chǔ)陣列。在這些位線之間是多個(gè)電荷捕捉存儲(chǔ)單元，這些電荷捕捉存儲(chǔ)單元具有形成在該襯底上的電荷捕捉介電材料。在該電荷捕捉介電材料上形成多條字線。在這些位線接觸與這些字線之間、鄰近這些位線接觸處形成氮化物間隔物。
此外，根據(jù)本發(fā)明，提供了一種形成存儲(chǔ)陣列的方法。根據(jù)該方法，提供襯底，且在該襯底上形成電荷捕捉介電材料。形成具有接觸位置的多條位線，且在該電荷捕捉介電材料上形成字線。然后在該位線接觸位置與該字線之、鄰近該位線接觸位置處形成保護(hù)間隔物。然后在這些位線接觸位置上形成位線接觸。
在另一個(gè)實(shí)施例中，本發(fā)明涉及一種用于制造半導(dǎo)體器件的工藝，該工藝包含下列步驟提供半導(dǎo)體襯底；在該半導(dǎo)體襯底上形成氧化物層，該氧化物層及該半導(dǎo)體襯底形成襯底-氧化物界面，且該界面包含硅-氫鍵及虛懸的(dangling)硅鍵的至少其中之一；在足以將硅-氫鍵及虛懸硅鍵的至少其中之一的至少一部分轉(zhuǎn)變?yōu)楣柙渔I的條件下，使該界面暴露在足以使硅-氫鍵斷裂的能量的紫外線輻射下，氣氛包含具有至少一種可形成硅原子鍵的原子的至少一種氣體，以及從大約攝氏500度至大約攝氏1100度的溫度范圍；以及在該氧化物層上形成電荷儲(chǔ)存介電層，其中至少一種反應(yīng)性氣體包含氘、氧氣、氧化氮、氧化亞氮、臭氧、或純態(tài)氧(singlet oxygen)中的一種或多種氣體，且惰性氣體包含稀有氣體(noble gas)及氮?dú)庵械囊环N或多種氣體，且該氣體包含體積比約為5％至95％的至少一種反應(yīng)性氣體、以及重量比約為95％至5％的至少一種惰性氣體。
因此，本發(fā)明提供了一種解決方案，其解決了由于可被轉(zhuǎn)變?yōu)樘搼夜桄I的硅-氫鍵及虛懸硅鍵的其中之一或以上兩者而在襯底與上方氧化物層間的界面上產(chǎn)生的熱載流子注入所引發(fā)的應(yīng)力的問題。


圖1是根據(jù)本發(fā)明的具有位線及字線的電荷捕捉存儲(chǔ)陣列的平面圖；圖2A及圖2B是可實(shí)施本發(fā)明各種形態(tài)的示意性的電荷捕捉存儲(chǔ)單元以及根據(jù)本發(fā)明制造的結(jié)構(gòu)的剖面圖；圖3至圖6是根據(jù)本發(fā)明制造電荷捕捉介電材料結(jié)構(gòu)以及其上的字線結(jié)構(gòu)的工藝步驟的剖面圖；圖7是根據(jù)本發(fā)明制造間隔物的工藝步驟的剖面圖；圖8是根據(jù)本發(fā)明制造蝕刻停止層的工藝步驟的剖面圖；以及圖9是大致示出其中包括間隔物的形成本發(fā)明的各步驟的示意流程圖。
應(yīng)當(dāng)了解，為了顧及附圖的簡(jiǎn)化及清晰，不必然按照比例繪制各圖所示的組件。例如，為了顧及附圖的清晰，某些組件的尺寸比其它組件的尺寸有所放大。此外，在被認(rèn)為是適當(dāng)?shù)那樾蜗?，在各附圖中重復(fù)使用各參考標(biāo)記，以便指示對(duì)應(yīng)的組件。
具體實(shí)施例方式
應(yīng)當(dāng)了解，將在下文中說明的工藝步驟及結(jié)構(gòu)并未構(gòu)成用來制造集成電路的完整流程?？膳浜媳绢I(lǐng)域中目前所用的集成電路制造技術(shù)而實(shí)施本發(fā)明，且甚至將視需要而只包含通常實(shí)施的工藝步驟，以便有助于了解本發(fā)明。此外，應(yīng)當(dāng)了解，雖然下文中將參照雙位電荷捕捉(Two-bit charge-trapping device)器件來說明本發(fā)明，但是本發(fā)明并不限于此種器件，而且可將本發(fā)明應(yīng)用于具有位線及字線架構(gòu)的存儲(chǔ)陣列中所使用的所有電荷捕捉存儲(chǔ)單元。還應(yīng)當(dāng)了解，雖然參照埋入位線(buried bit lines)來說明本發(fā)明，但是也可將本發(fā)明應(yīng)用于其它的位線構(gòu)造。
圖1顯示出具有位線及字線架構(gòu)且使用電荷捕捉存儲(chǔ)單元的存儲(chǔ)陣列。以俯視圖或平面圖的方式示出陣列100。如圖所示，陣列100是諸如8位輸入/輸出(I/O)的64K陣列100的一個(gè)例子。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，這些I/O可以是16位、32位、64位、或更多位。此外，應(yīng)當(dāng)了解，該陣列可以是大小為2(n+1)K的存儲(chǔ)器區(qū)塊，其中n大于0，例如128K、256K等。陣列100可以是扇區(qū)或扇區(qū)的一部分的存儲(chǔ)器區(qū)塊。例如，可由具有用來連接共同金屬位線224的接觸240的一個(gè)或多個(gè)區(qū)塊構(gòu)成的扇區(qū)。
電荷捕捉介電堆疊209可擴(kuò)充存儲(chǔ)陣列100的長(zhǎng)度。陣列100包含16個(gè)I/O或組的列224。每個(gè)“字”或組的I/O由八個(gè)晶體管或八個(gè)正常的位以及八個(gè)額外的位所構(gòu)成。每個(gè)I/O包含可以是多晶硅的字線201或202，用以尋址到各行的單元。多條位線224分布在電荷捕捉介電堆疊209下，以起動(dòng)存儲(chǔ)單元200的個(gè)別位的讀取、寫入、及擦除。每條位線224在十六行一組的一端上被連接到第一接觸240和金屬位線(圖中未示出)，且在該組的另一端上被連接到第二接觸240。如圖1所示，圖中示出了五條位線，因此可將位線連接到一列中的每隔一個(gè)的晶體管的一端，且可利用兩個(gè)選擇晶體管來選擇兩個(gè)晶體管的四個(gè)位用于讀取、寫入和擦除。在每條邊緣字線201與接觸240之間設(shè)有間隔物234。在一個(gè)實(shí)施例中，間隔物234沿著字線201的整個(gè)邊緣分布。在一個(gè)實(shí)施例中，只大致將間隔物234置于位線224上。在一個(gè)實(shí)施例中，間隔物234延伸到邊緣字線201之外大約250埃至大約1300埃的距離范圍內(nèi)，且可延伸為大致跨越邊緣字線201與接觸240間的整個(gè)距離。
現(xiàn)在請(qǐng)參閱圖2A及圖2B，這些附圖以剖面示意圖示出可實(shí)施本發(fā)明的各種形態(tài)中的一種或多種形態(tài)的存儲(chǔ)單元。存儲(chǔ)單元10包含電荷捕捉介電堆疊209，該電荷捕捉介電堆疊209包含上介電層204、下介電層208、以及被夾在這些兩個(gè)介電層間的電荷捕捉層206。多晶硅層201或202設(shè)于電荷捕捉介電堆疊209上，且提供了連接到存儲(chǔ)單元200的字線。第一位線224a分布在第一區(qū)域203下的電荷捕捉介電堆疊209之下，且第二位線224b分布在第二區(qū)域207下的電荷捕捉介電堆疊209之下。位線224a及224b由導(dǎo)電部分230及可選擇的氧化物部分228所構(gòu)成。
在一個(gè)實(shí)施例中，在每條位線224a及224b與下介電層208接觸的兩端上提供了硼核心注入物232，或沿著整個(gè)晶體管提供硼核心注入物232。這些硼核心注入物比P型襯底有更大的摻雜濃度，且有助于控制存儲(chǔ)單元200的臨界電壓VT。在一個(gè)實(shí)施例中，存儲(chǔ)單元200位于P型襯底222上，且利用N+砷注入物形成位線224a及224b的導(dǎo)電部分230，因而在位線224a與224b之間跨越該P(yáng)型襯底而形成溝道220。溝道220包含位于P型襯底222上且利用N+砷注入物部分230形成的可互換的源極和漏極組成部分，且形成柵極以作為多晶硅字線201或202的一部分。雖然圖中示出第一及第二位線224a及224b具有導(dǎo)電部分230以及可選擇的氧化物部分228，但是應(yīng)當(dāng)了解，可只以導(dǎo)電部分構(gòu)成這些位線。
在一個(gè)實(shí)施例中，電荷捕捉層206是氮化硅。將電壓施加到漏極與柵極，并將源極接地，而完成對(duì)該單元的編程。這些電壓沿著溝道產(chǎn)生電場(chǎng)，使電子加速，并從襯底層222躍到該電荷捕捉層。該電子的跳躍稱為熱電子注入。因?yàn)樵撾娮釉诼O得到大部分的能量，所以這些電子被捕捉在且保持儲(chǔ)存在電荷捕捉層206接近漏極之處。單元200通常是均勻的，且漏極和源極是可互換的。因?yàn)樵撾姾刹蹲綄邮遣粚?dǎo)電的，所以第一電荷234a可被注入到電荷捕捉層206的接近中央?yún)^(qū)205的第一末端，且第二電荷234b可被注入到電荷捕捉層206的接近中央?yún)^(qū)205的第二末端。在此種方式下，可將一個(gè)以上的電荷儲(chǔ)存在電荷捕捉層206，從而產(chǎn)生雙位存儲(chǔ)單元200。應(yīng)當(dāng)了解，也可以相同的方式將兩個(gè)以上的電荷儲(chǔ)存在電荷捕捉層206，而產(chǎn)生有兩個(gè)以上位的存儲(chǔ)單元200。
如前文所述，可將第一電荷234a儲(chǔ)存在電荷捕捉層206的中央?yún)^(qū)205的第一末端，并可將第二電荷234b儲(chǔ)存在中央?yún)^(qū)205的第二末端，使每一存儲(chǔ)單元200可存在有兩個(gè)位。該雙位存儲(chǔ)單元200通常是對(duì)稱的，因而漏極和源極是可互換的。因此，當(dāng)編程左位時(shí)，可將第一位線224a用來作為漏極端，并可將第二位線224b用來作為源極端。同樣地，當(dāng)編程右位時(shí)，可將第二位線224b用來作為漏極端，并可將第一位線224a用來作為源極端。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，為了使前文所述的此種存儲(chǔ)單元陣列正確地工作，最好是使電荷234a、234b在電荷捕捉層206中這些電荷原先被引人的區(qū)域保持隔離。此外，本領(lǐng)域技術(shù)人員通常知道在形成接觸孔240的處理期間，會(huì)發(fā)生對(duì)電荷捕捉介電堆疊209與柵極電極201的至少其中之一的損壞。據(jù)信可能是因?yàn)閬碜赃吘壒ぞ?edgetools)的等離子充電而造成此種損壞。此種損壞可能使電荷在下介電層208中被捕獲，使電荷無法被注入到電荷捕捉層206，因而使鄰接于接觸孔240的存儲(chǔ)單元200不正確地工作。
下文中將參照?qǐng)D3至圖8來說明本發(fā)明。圖3至圖6以剖面圖示出了根據(jù)本發(fā)明制造電荷捕捉介電堆疊209結(jié)構(gòu)及其上的邊緣字線(edge word line)201結(jié)構(gòu)的工藝步驟。圖7至圖8以剖面圖示出了根據(jù)本發(fā)明制造間隔物及蝕刻停止層的工藝步驟。圖9是根據(jù)本發(fā)明的工藝步驟的示意流程圖。
在圖9中示為步驟902的本發(fā)明的第一步驟中，如圖3所示，提供半導(dǎo)體襯底222。半導(dǎo)體襯底222可以是本領(lǐng)域中已知的任何經(jīng)適當(dāng)選擇的襯底。適當(dāng)?shù)陌雽?dǎo)體襯底包括諸如整體(bulk)硅半導(dǎo)體襯底、絕緣層上覆硅(Silicon-On-Insulator；簡(jiǎn)稱SOI)半導(dǎo)體襯底、絕緣層上覆鍺(Germanium-On-Insulator；簡(jiǎn)稱GOI)半導(dǎo)體襯底、藍(lán)寶石層上覆硅(Silicon-On-Sapphire；簡(jiǎn)稱SOS)半導(dǎo)體襯底、以及由本領(lǐng)域中已知的其它材料所形成的半導(dǎo)體襯底。本發(fā)明并不限于任何特定類型的半導(dǎo)體襯底222。
請(qǐng)參閱圖3，其中顯示了下介電層208的形成。該步驟概略的圖示于圖9的步驟904中。根據(jù)本發(fā)明，在半導(dǎo)體襯底222上形成下介電層208。在一個(gè)實(shí)施例中，下介電層208是二氧化硅。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，下介電層208并不限于二氧化硅。在一個(gè)實(shí)施例中，下介電層208包含高K值(高介電系數(shù))介電材料、復(fù)合介電材料、或基本上不含任何高K值介電材料的一種材料。在本文的用法中，術(shù)語“高K值介電材料”意指K值大約為10或更高的介電材料。此種高K值介電材料包括諸如二氧化鉿(HfO2)、二氧化鋯(ZrO2)、或其它材料，而下文中將更完整地確認(rèn)部分的這類材料。一般而言，術(shù)語“高K值介電材料”包含K值大約為10或更高的二氧化物、三氧化物、及更高的氧化物、以及鐵電材料。此外，高K值介電材料包括諸如K值大約為14的硅酸鉿、K值大約為16(取決于氧及氮的相對(duì)量)的鉿硅氧氮化物(hafnium silicon oxynitride)、及K值大約為18的鉿硅氮化物(hafnium silicon nitride)等的復(fù)合介電材料。
適用的高K值介電材料包括二氧化鋯(ZrO2)，二氧化鉿(HfO2)，氧化鋁(Al2O3)，氧化釔(Y2O3)，氧化鑭(La2O3)，或二氧化鋯(ZrO2)、二氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化釔(Y2O3)、氧化鑭(La2O3)中的一種或多種的硅酸鹽，或二氧化鋯(ZrO2)、二氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O3)中的一種或多種的鋁酸鹽。適用的高K值介電材料還包括氧化鉭(Ta2O5)、鈦酸鋇(BaTiO3)、二氧化鈦(TiO2)、氧化鈰(CeO2)、氧化鑭(La2O3)、鋁酸鑭(LaAlO3)、鈦酸鉛(PbTiO3)、鈦酸鍶(SrTiO3)、鋯酸鉛(PbZrO3)、氧化鎢(WO3)、氧化釔(Y2O3)、硅酸鉍(Bi4Si2O12)、鈦酸鍶鋇(BST)(Ba1？xSrxTiO3)、鎂鈮酸鉛(PMN)(PbMgxNb1？xO3)、鋯鈦酸鉛(PZT)(PbZrxTi1？xO3)、鈮鋅酸鉛(PZN)(PbZnxNb1？xO3)、以及鉭鈧酸鉛(PST)(PbScxTa1？xO3)。除了前文所述的高K值介電材料之外，也可將諸如鈦酸鉛鑭、鉭鉍酸鍶、鈦酸鉍、以及鋯鈦酸鋇等的鐵電高K值介電材料的其它高K值介電材料用于本發(fā)明。也可將其中包括諸如K值大約為10或更高的二氧化物及三氧化物的本領(lǐng)域中已知的其它高K值介電材料用于本發(fā)明。
在本文的用法中，術(shù)語“復(fù)合介電材料”意指包含至少兩種其它介電材料的成分的介電材料。如前文中對(duì)高K值介電材料的定義，復(fù)合介電材料通常具有大于10的K值。復(fù)合介電材料可以是諸如混合金屬氧化物、金屬硅酸鹽、金屬鋁酸鹽、或金屬混合鋁酸鹽/硅酸鹽。因此，例如使用鉿作為示例金屬時(shí)，該復(fù)合介電材料可以是鉿鋯氧化物(HfxZr1-xO2；其中x的范圍是0或1)、硅酸鉿(HfSiO4)、鋁酸鉿(HfAl2O5)、或鉿混合鋁酸鹽/硅酸鹽(HfO2/SiO2/Al2O3)(可具有諸如Hf2Si2Al2O11)的分子式)。可按照同時(shí)沉積復(fù)合介電材料的成分的方式，或按照循序沉積然后接續(xù)以諸如熱處理等的處理步驟來結(jié)合這些成分的方式，來形成該復(fù)合介電材料?；旌辖饘傺趸?、金屬硅酸鹽、金屬鋁酸鹽、或金屬混合鋁酸鹽/硅酸鹽的適用材料包括諸如鉿、鋯、釔、鈰、鉭、鈦、鑭、鎢、鉍、鋇、鍶、鈧、鈮、鉛、或以上材料的混合物。當(dāng)將其它的金屬氧化物與另一金屬氧化物、二氧化硅、氧化鋁、或以上各項(xiàng)的混合物結(jié)合會(huì)產(chǎn)生K值大于二氧化硅的K值的材料時(shí)，此種結(jié)合的材料也是適用的材料。例如，混合金屬氧化物、金屬硅酸鹽、金屬鋁酸鹽、或金屬混合鋁酸鹽/硅酸鹽是在大約攝氏600至800度的溫度下通常不會(huì)與硅(或多晶硅或多晶硅-鍺)起反應(yīng)的適用的材料。
在本文的用法中，術(shù)語“多晶硅-鍺”意指多晶硅及鍺的混合物，其中鍺的含量占混合物重量的略大于零至大約60％。因此，鍺的含量范圍可從摻雜量至大約混合物重量的60％?？梢员绢I(lǐng)域中已知的任何方法(即，諸如通過以鍺來摻雜多晶硅，或通過同時(shí)沉積)形成多晶硅-鍺。
在一個(gè)實(shí)施例中，將半導(dǎo)體襯底222的表面氧化，而形成下介電層208。以本領(lǐng)域中已知的任何適當(dāng)?shù)难趸に?例如在本領(lǐng)域中已知的任何類型的快速熱處理(Rapid Thermal Process；簡(jiǎn)稱RTP)裝置中)來適當(dāng)?shù)貓?zhí)行該氧化步驟。例如，該RTP裝置可以是單晶片集束型工具(cluster tool)中的一部分。也可以諸如快速熱化學(xué)氣相沉積(Rapid-Thermal-Chemical-Vapor-Deposition；簡(jiǎn)稱RTCVD)工藝等的沉積工藝形成下介電層208。在一個(gè)實(shí)施例中，該RTP裝置是單晶片集束型工具中的一部分。也可以諸如低壓化學(xué)氣相沉積(Low-Pressure-Chemical-Vapor-Deposition；簡(jiǎn)稱LPCVD)工藝在分批式爐(batch furnace)中沉積介電材料，而形成下介電層208。在一個(gè)實(shí)施例中，以諸如等離子增強(qiáng)式化學(xué)氣相沉積(PECVD)、原子層化學(xué)氣相沉積(ALD(ALCVD))、脈沖激光沉積(PLD)、微顯影沉積(MLD)、或金屬有機(jī)化學(xué)氣相沉積(MOCVD)等的另一種適用方法沉積下介電層208。該CVD方法可以是本領(lǐng)域中已知的任何適當(dāng)?shù)腃VD方法。
下介電層208可具有自大約20埃至大約150埃的厚度。在一個(gè)實(shí)施例中，下介電層208具有大約100埃的厚度。如本領(lǐng)域技術(shù)人員所了解的，可使用其它已知的方法來沉積下介電層208。作為所述的步驟904的結(jié)果，通過適當(dāng)?shù)姆椒▉硇纬上陆殡妼?08。
在圖9示為步驟906的本發(fā)明的下一步驟中，在下介電層208上形成電荷捕捉層206。如圖4所示，在形成下介電層208之后，在下介電層208上沉積電荷捕捉層206。在一個(gè)實(shí)施例中，電荷捕捉層206包含氮化硅。在另一個(gè)實(shí)施例中，電荷捕捉層206包含適合的高K值介電材料。在另一個(gè)實(shí)施例中，電荷捕捉層206包含高K值介電材料及諸如氮化硅等的標(biāo)準(zhǔn)K值介電材料。在一個(gè)實(shí)施例中，層206包含復(fù)合介電材料，該復(fù)合介電材料包含兩種或更多種介電材料的合成物或反應(yīng)生成物，其中一種介電材料是高K值介電材料，且另一種介電材料是可以是諸如氮化硅等的標(biāo)準(zhǔn)K值介電材料。因此，在一個(gè)實(shí)施例中，該高K值介電材料完全取代了電荷捕捉層206中的氮化硅。在另一個(gè)實(shí)施例中，該高K值介電材料本質(zhì)上被添加到氮化硅，或與氮化硅結(jié)合，從而形成電荷捕捉層206。在另一個(gè)實(shí)施例中，電荷捕捉層206包含用來取代氮化硅的復(fù)合介電材料。于2001年12月31日提出申請(qǐng)的美國(guó)專利申請(qǐng)案10/036,757揭示了用于高K值電荷捕捉層的適用的高K值介電材料，本發(fā)明特此引用該專利申請(qǐng)案，以參照該專利申請(qǐng)案有關(guān)將高K值介電材料用于電荷捕捉介電堆疊209的電荷捕捉層206的公開內(nèi)容。
沉積高K值介電材料層的適用方法包括RTCVD、其它的化學(xué)氣相沉積(CVD)方法、或任何其它適當(dāng)?shù)姆椒?。該CVD方法可以是本領(lǐng)域中已知的用來沉積高K值材料的任何適用的CVD方法。例如，該CVD方法可以是除了前文所述的RTCVD以外的ALD(ALCVD)、PECVD、MOCVD、或MLD。
在沉積了電荷捕捉層206之后，在圖9中示為步驟908的制造存儲(chǔ)陣列100的下一工藝步驟中，以一種適當(dāng)?shù)募夹g(shù)在電荷捕捉層206上形成上介電層204。上介電層204可包含前文所述的用于下介電層208的任何材料。例如，上介電層204可包含二氧化硅、本發(fā)明所定義的高K值介電材料或復(fù)合介電材料。
如圖5所示，在沉積了電荷捕捉層206之后，在電荷捕捉層206上形成上介電層204?？梢员绢I(lǐng)域中已知的任何適當(dāng)?shù)姆椒ㄐ纬缮辖殡妼?04。在一個(gè)實(shí)施例中，通過原處蒸汽產(chǎn)生(In-Situ Steam Generation；簡(jiǎn)稱ISSG)法氧化電荷捕捉層206的上表面，從而形成上介電層204。在一個(gè)實(shí)施例中，以諸如前文所述的RTCVD或LPCVD等的HTO沉積法形成上介電層204。在一個(gè)實(shí)施例中，以諸如PECVD、ALD(ALCVD)、PLD、MLD、或MOCVD等的另一種適當(dāng)方法沉積上介電層204。該CVD方法可以是本領(lǐng)域中已知的任何適當(dāng)?shù)腃VD方法。
因此，形成了電荷捕捉介電材料209。應(yīng)當(dāng)了解，詞語“電荷捕捉介電材料”、“電荷捕捉介電堆疊”、及“電荷捕捉介電結(jié)構(gòu)”的意義是可互換使用的。
如圖9的步驟908所示，在形成根據(jù)本發(fā)明的電荷捕捉介電材料209之后，在上介電層204上形成字線201或202。相同的形成工藝同樣適用于字線202及邊緣字線201。形成字線201或202的層可包含本領(lǐng)域中已知的用于此種用途的任何材料。例如，字線201或202可包含多晶硅、多晶硅-鍺、金屬硅化物、金屬、或本領(lǐng)域中已知的任何其它適用的材料。然后可執(zhí)行光刻的圖形化及蝕刻工藝，以便界定電荷捕捉介電材料209以及字線201或202。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，可使用各種柵極形成材料來制造字線201或202。例如，可利用多晶硅、非晶硅、難熔金屬硅化物、以及金屬等的材料形成字線201或202。
在形成邊緣字線201之后，如圖9的步驟912所示，在電荷捕捉介電材料209上且在邊緣字線201與接觸240的未來位置之間形成保護(hù)間隔物234。在形成接觸孔240期間，來自邊緣工具的等離子可能對(duì)電荷捕捉介電材料209及邊緣字線201造成損壞。因此，在形成接觸孔240之前，先形成保護(hù)間隔物234，以防止諸如來自等離子的損壞。在一個(gè)實(shí)施例中，間隔物234是一種氮化物間隔物。該氮化物間隔物可具有Si3N4的化學(xué)分子式。此外，也可將諸如氮化硅、富含硅的氮化硅(silicon rich nitride)、或氮氧化硅(SiON)等的其它材料用于間隔物234。間隔物234保護(hù)這些邊緣晶體管不會(huì)受到來自接觸蝕刻的紫外線輻射。因而不會(huì)對(duì)這些邊緣字線上的接觸蝕刻造成損壞。
在一個(gè)實(shí)施例中，以諸如RTCVD或LPCVD法形成間隔物234。在一個(gè)實(shí)施例中，以諸如PECVD、ALD(ALCVD)、PLD、MLD、或MOCVD等的另一種適當(dāng)方法沉積間隔物234。該CVD方法可以是本領(lǐng)域中已知的任何適當(dāng)?shù)腃VD方法。在一個(gè)實(shí)施例中，然后可執(zhí)行光刻的圖形化及蝕刻工藝，以便界定間隔物234。在一個(gè)實(shí)施例中，這些間隔物234的范圍大約介于250埃至1300埃之間，且在一個(gè)實(shí)施例中，其范圍大約介于750埃至1200埃之間。在一個(gè)實(shí)施例中，這些間隔物234的高度與在電荷捕捉介電材料的上沉積的材料的高度大約相同，以便形成邊緣字線201。
在一個(gè)實(shí)施例中，間隔物234被形成為使其鄰接字線201，且在一個(gè)實(shí)施例中，間隔物234與字線201分開。在一個(gè)實(shí)施例中，單一的間隔物234延伸，因而該間隔物使邊緣字線201與和邊緣字線201交叉的一條以上的位線224的接觸240分開。在一個(gè)實(shí)施例中，如圖8所示，在加入接觸材料之前，先在字線201及間隔物234上形成蝕刻停止層802。該接觸材料可以是本領(lǐng)域技術(shù)人員所知道的任何接觸材料，例如二硅化鈷(CoSi2)或二硅化鈦(TiSi2)。此外，該蝕刻停止層可以是任何適用的材料。此外，可以諸如氧化物層等的介電材料將電荷捕捉介電材料209與接觸孔240隔離，以便對(duì)產(chǎn)生接觸孔期間所引發(fā)的損壞提供進(jìn)一步的隔離。
已根據(jù)本發(fā)明揭示了一種可抗拒在形成接觸期間所引發(fā)的損壞的電荷捕捉存儲(chǔ)陣列及其工藝。本發(fā)明因而提供了一種具有在邊緣字線與位線接觸之間形成的保護(hù)間隔物的存儲(chǔ)陣列。因而提供了一種具有較小位線漏電流的存儲(chǔ)陣列。
工業(yè)應(yīng)用具有位線及字線的存儲(chǔ)陣列可能容易發(fā)生因形成接觸孔而造成的損害。根據(jù)本發(fā)明，提供了一種減輕接觸孔形成期間對(duì)存儲(chǔ)陣列造成的損壞的系統(tǒng)及方法，因而提升了存儲(chǔ)陣列的性能。
雖然已參照本發(fā)明的一些特定實(shí)施例說明和例示了本發(fā)明，但是其用意并非將本發(fā)明限于這些實(shí)施例。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，在不脫離本發(fā)明的精神下，尚可做出各種變化及修改。例如，構(gòu)成電荷儲(chǔ)存結(jié)構(gòu)的個(gè)別層的厚度可以與本文所述的這些厚度有所不同。因此，在最后的權(quán)利要求及其等效權(quán)項(xiàng)范圍內(nèi)的所有此類變化及修改都將被包含在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)陣列(100)，包含襯底(222)；具有接觸(240)的多條位線(224)；多個(gè)存儲(chǔ)單元(200)，每個(gè)存儲(chǔ)單元位于兩條位線(224)之間，且包含形成在該襯底(222)上的電荷捕捉介電材料(209)；形成在該電荷捕捉介電材料(209)上的多條字線(201，202)；以及在位線接觸(240)與該字線(201)之間且鄰近位線接觸(240)的至少一個(gè)間隔物(234)。
2.如權(quán)利要求1所述的存儲(chǔ)陣列(100)，其中該電荷捕捉介電材料(209)包含形成在該襯底(222)上的下介電層(208)；形成在該下介電層(208)上的電荷捕捉層(206)；以及形成在該電荷捕捉層(206)上的上介電層(204)。
3.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中該至少一個(gè)間隔物(234)形成在該上介電層(204)上。
4.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中間隔物(234)使邊緣字線(201)與一條以上的位線(224)的接觸(240)隔離。
5.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中該間隔物(234)大約介于250埃至1300埃的范圍間。
6.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中該間隔物(234)形成在該上介電層(204)上。
7.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中該間隔物(234)包含氮化硅、富含硅的氮化硅、及氮氧化硅中的一種或多種。
8.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中該電荷捕捉存儲(chǔ)單(200)是雙位存儲(chǔ)單元。
9.如前述任一權(quán)利要求所述的存儲(chǔ)陣列(100)，其中陣列(100)是大小為2(n+1)K的存儲(chǔ)器區(qū)塊，其中n是大于0的整數(shù)。
10.一種形成存儲(chǔ)陣列的方法，包含下列步驟提供襯底(222)；在該襯底(222)上形成電荷捕捉介電材料(209)；形成具有接觸位置的多條位線(224)；在該電荷捕捉介電材料(209)上形成字線(201，202)；在位線接觸位置與字線(201)之間且鄰近位線接觸位置處形成間隔物(234)；以及在位線接觸位置上形成位線接觸(240)。
全文摘要
本發(fā)明涉及一種存儲(chǔ)陣列(100)，該存儲(chǔ)陣列(100)包含襯底(222)、具有接觸(240)的多條位線(224)、以及與這些位線(224)交叉的多條字線(201，202)。利用保護(hù)間隔物(234)使該位線接觸(240)與鄰近該位線接觸(240)的字線(201)隔離，以避免在該位線接觸(240)形成期間所造成的損壞。本發(fā)明還涉及一種形成該存儲(chǔ)陣列的方法。
文檔編號(hào)H01L21/8246GK1757114SQ200480005964
公開日2006年4月5日 申請(qǐng)日期2004年1月8日 優(yōu)先權(quán)日2003年3月5日
發(fā)明者T·卡邁勒, M·T·雷姆斯比, H·白巖, F·Tk·張 申請(qǐng)人:斯班遜有限公司