專利名稱：一種覆晶芯片堆疊封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及集成電路領(lǐng)域，具體地說，涉及集成電路的芯片封裝技術(shù)，尤其涉及覆晶芯片堆疊封裝結(jié)構(gòu)。
背景技術(shù)：
圖1顯示了一種覆晶封裝結(jié)構(gòu)。如圖1所示，所謂的覆晶封裝就是在芯片12的正面或基板10的一表面的焊墊15上或兩者的接點上形成導(dǎo)電凸塊13，把芯片12以正面朝下的方式與基板10通過導(dǎo)電凸塊13進行電的和機械的連接。為了保護這些導(dǎo)電凸塊13連接和彌補由于芯片12和基板10的熱膨脹系數(shù)失配，在芯片12和基板10之間的空隙填滿底部填充膠11。最后，在基板10的另一面用植球方式形成錫球14作為集成電路的引腳。
相較與傳統(tǒng)的焊線接合(Wire Bonding)封裝的形式，封裝結(jié)構(gòu)的面積由于必須考慮焊線的布局而必須大于芯片的面積；在覆晶封裝結(jié)構(gòu)中芯片與覆晶封裝基板的接合點范圍就僅僅分布在芯片本身的面積范圍，有助于縮小封裝面積。同時相較與焊線封裝的形式，在覆晶封裝結(jié)構(gòu)中，芯片與封裝基板之間的通路較短，有助于減少信號傳輸?shù)母蓴_與延時。因此覆晶封裝工藝與傳統(tǒng)焊線接合封裝工藝相比，具有其優(yōu)點。
然而，隨著市場上對電子產(chǎn)品要輕、薄、短、小的需求，對集成電路的體積提出了更高的要求。由于芯片本身的集成度已達到相當程度，進一步提高難度和成本較高，而封裝結(jié)構(gòu)本身占用了集成電路相當大的體積，因此進一步縮小封裝結(jié)構(gòu)體積的呼聲和需求日增。
實用新型內(nèi)容因此，本實用新型的目的在于提供一種的覆晶芯片堆疊封裝結(jié)構(gòu)，以進一步減小芯片封裝的體積。
本實用新型提供的覆晶芯片堆疊封裝結(jié)構(gòu)包括基板，在所述基板上包含有多個焊墊；
第一芯片，通過多個導(dǎo)電凸塊與所述基板上的焊墊電連接；其特征在于，所述封裝結(jié)構(gòu)還包括第二芯片，設(shè)置于所述第一芯片的上方，所述第二芯片的平面面積大于所述第一芯片，所述第二芯片也通過導(dǎo)電凸塊與所述基板上焊墊電連接。
在上述的覆晶芯片堆疊封裝結(jié)構(gòu)中，還包括一填充膠層或塑封體，覆蓋所述第一芯片、所述第二芯片和所述導(dǎo)電凸塊。
在本實用新型中，由于將兩個芯片以堆疊的方式進行封裝，因此，就體積而言，將原本兩個封裝結(jié)構(gòu)合并為一，體積大為縮??；就成本而已，將兩個封裝工藝合二為一，成本也大小降低。
下面將結(jié)合附圖詳細描述本實用新型的封裝結(jié)構(gòu)的實施例。


圖1是覆晶芯片封裝結(jié)構(gòu)的示意圖；圖2是本實用新型的覆晶芯片堆疊封裝結(jié)構(gòu)的示意圖；圖3是本實用新型的覆晶芯片堆疊封裝結(jié)構(gòu)另一實施例的示意圖。
具體實施方式
本實用新型的思想是利用堆疊的方式，將兩個芯片封裝在一個封裝結(jié)構(gòu)中。這里遇到的一個問題是，如背景技術(shù)中所描述的，由于在覆晶封裝結(jié)構(gòu)中，芯片與基板的電連接是在芯片的平面上，以導(dǎo)電凸塊的方式進行的，因此，當堆疊芯片時，首先要解決的是堆疊芯片與基板的電連接問題。
請參見圖2，在該圖中示出了本實用新型的覆晶芯片堆疊封裝結(jié)構(gòu)一種具體實施方式
的示意圖。本實用新型的封裝結(jié)構(gòu)包括第一芯片21、第二芯片22和基板20，第一芯片21是正面具有滿陣列排列或是四周排列導(dǎo)電凸塊的覆晶芯片，第二芯片22是正面具有四周排列導(dǎo)電凸塊的覆晶芯片。第一芯片21和第二芯片22都是通過導(dǎo)電凸塊23和24與基板20上的焊墊26電連接。在第一芯片21和第二芯片22與基板20之間的縫隙可以采用常規(guī)的方式，例如用非自流的方式填滿底部填充膠25。具體的步驟，在基板20上，滴涂上非自流式底部填充膠25，在基板上形成非自流式底部填充膠層；然后，把第一芯片21倒置于基板20上；再在基板20和第一芯片21上滴涂非自流式底部填充膠，把第二芯片22倒置于基板20上；再然后，用回流焊工藝把第一芯片21和第二芯片22與基板20上的焊墊26通過導(dǎo)電凸塊33、34接合(電連接)，同時使非自流式底部填充膠層25加熱固化。最后，再在基板20的另一面用植球方式形成錫球27作為集成電路的引腳。
圖3示出了本實用新型覆晶芯片堆疊封裝結(jié)構(gòu)的另一種具體實施方式
的示意圖。其與圖2實施例的差異在于，對第一芯片31和第二芯片32與基板30之間的縫隙的處理方式上。在圖3的實施例中，使用注塑的方法以塑封型底部填充膠覆蓋芯片，形成保護芯片31和32和導(dǎo)電凸塊33和34的塑封體35。
權(quán)利要求1.一種覆晶芯片堆疊封裝結(jié)構(gòu)，包括基板，在所述基板上包含有多個焊墊；第一芯片，通過多個導(dǎo)電凸塊與所述基板上的焊墊電連接；其特征在于，所述封裝結(jié)構(gòu)還包括第二芯片，設(shè)置于所述第一芯片的上方，所述第二芯片的平面面積大于所述第一芯片，所述第二芯片也通過導(dǎo)電凸塊與所述基板上焊墊電連接。
2.如權(quán)利要求1所述的覆晶芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包括一填充膠層，覆蓋所述第一芯片、所述第二芯片和所述導(dǎo)電凸塊。
3.如權(quán)利要求1所述的覆晶芯片堆疊封裝結(jié)構(gòu)，其特征在于，還包括一塑封體，覆蓋所述第一芯片、所述第二芯片和所述導(dǎo)電凸塊。
專利摘要本實用新型涉及覆晶芯片堆疊封裝結(jié)構(gòu)，包括基板，在所述基板上包含有多個焊墊；第一芯片，通過多個導(dǎo)電凸塊與所述基板上的焊墊電連接；其特征在于，所述封裝結(jié)構(gòu)還包括第二芯片，設(shè)置于所述第一芯片的上方，所述第二芯片的平面面積大于所述第一芯片，所述第二芯片也通過導(dǎo)電凸塊與所述基板上焊墊電連接。本實用的封裝結(jié)構(gòu)可以進一步減少集成電路的體積，實現(xiàn)多芯片的封裝。
文檔編號H01L21/60GK2773906SQ20042011908
公開日2006年4月19日 申請日期2004年12月30日 優(yōu)先權(quán)日2004年12月30日
發(fā)明者鄭清毅 申請人:威宇科技測試封裝有限公司