專(zhuān)利名稱(chēng)：絕緣層上有硅芯片的鰭狀元件及應(yīng)用它的單一晶體管靜態(tài)隨機(jī)存取內(nèi)存的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是關(guān)于硅控整流體的結(jié)構(gòu)，特別是關(guān)于絕緣層上有硅芯片硅控整流體的鰭狀結(jié)構(gòu)。
背景技術(shù)：
整合內(nèi)存電路現(xiàn)已被廣泛使用在各種應(yīng)用上，特別是在計(jì)算機(jī)系統(tǒng)上。隨著制程的進(jìn)步與成本的降低，內(nèi)存容量已可被大大增加，且制造成本可被降低，因而大量拓展了內(nèi)存使用范圍。目前在計(jì)算機(jī)中用于資料儲(chǔ)存的裝置主要分為兩種，包括非揮發(fā)性(Nonvolatile)記憶裝置與揮發(fā)性(volatile)記憶裝置。一般非揮發(fā)性記憶裝置包括有已知的只讀存儲(chǔ)器(Read Only Memory，ROM)、可抹寫(xiě)只讀存儲(chǔ)器(EPROM)、電子式可抹寫(xiě)只讀存儲(chǔ)器(EEPROM)、以及閃存(Flash EEPROM)。揮發(fā)性記憶裝置包括動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)與靜態(tài)隨機(jī)存取內(nèi)存(SRAM)。隨機(jī)存取內(nèi)存主要用于暫時(shí)性的資料儲(chǔ)存，進(jìn)行資料的操控時(shí)，可以快速且容易地將資料寫(xiě)入及讀出。在所有的記憶裝置中，SRAM具有較快的存取速度，并且具有非常長(zhǎng)的使用壽命，相當(dāng)適合應(yīng)用在計(jì)算機(jī)的操作與應(yīng)用上。
單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存(1-T Static Random Access Memory；1-TSRAM)利用單一晶體管控制內(nèi)存的資料的讀寫(xiě)及保存。如圖1所示，一種現(xiàn)有的1T-SRAM的結(jié)構(gòu)圖及等效電路示意圖，圖中的左側(cè)為現(xiàn)有現(xiàn)有的1T-SRAM的結(jié)構(gòu)圖，而圖中的右側(cè)為其等效電路示意圖。如左圖中所示，1T-SRAM由單一晶體管150及一硅控整流體(Thyristor)110所構(gòu)成。硅控整流體110的環(huán)狀閘極為SRAM的第二字符線(xiàn)120，利用此種環(huán)狀閘極可加速1T-SRAM的有效的讀寫(xiě)的速度。硅控整流體110的右側(cè)為晶體管150，晶體管150的閘極為SRAM的第一字符線(xiàn)130，而其汲極(Drain)為SRAM的位線(xiàn)140，而硅控整流體110及晶體管150的下方為P型基材160。此種1T-SRAM利用環(huán)狀的第二字符線(xiàn)120有效的加快了SRAM的讀寫(xiě)速度，但在生產(chǎn)制造卻十分的困難，故形成制造的瓶頸。在圖1的右側(cè)等效電路170，其為1-T SRAM的等效電路圖。
隨著半導(dǎo)體工業(yè)持續(xù)的進(jìn)展，使用絕緣層上有硅(Silicon On Insulator；SOI)芯片的好處日趨明顯，以微處理器為例，相較于傳統(tǒng)的“Si芯片”，其動(dòng)作頻率約可以提高20％～35％的比率。同時(shí)，可以利用更低的電壓來(lái)操作，以求更低的功率消耗，例如，采用SOI的技術(shù)，可以將電源電壓降至1.5V的水平，而傳統(tǒng)的“Si芯片”卻需要2.5V的工作電壓。一般而言，采用SOI技術(shù)所生產(chǎn)的半導(dǎo)體組件其內(nèi)部晶體管的構(gòu)造使用完全空乏型(Fully Depleted)，故當(dāng)使用SOI技術(shù)進(jìn)行1T-SRAM的制作時(shí)，因?yàn)槠浼硺O(Drain)及源極(Source)之間完全空乏的關(guān)系，將會(huì)造成SRAM寫(xiě)入及讀取的速度減緩，進(jìn)而影響SRAM的操作速度，如何有效的改善SOI制程的SRAM的操作速度及硅控整流體操作速度，為半導(dǎo)體制程的一重要方向及目標(biāo)。

發(fā)明內(nèi)容
鑒于上述的技術(shù)背景中，SOI技術(shù)所生產(chǎn)的半導(dǎo)體組件其內(nèi)部晶體管的構(gòu)造為完全空乏型，故造成SRAM寫(xiě)入及讀取的速度減緩，進(jìn)而影響SRAM的操作速度。
本實(shí)用新型的目的之一在于利用鰭狀元件進(jìn)行半導(dǎo)體存儲(chǔ)元件的制造，有效的降低短信道效應(yīng)尺寸，使閘極控制能力提升。
本實(shí)用新型的另一目的在于改善鰭狀元件于SOI制程組件上形成完全空乏區(qū)域的情況，使得利用本實(shí)用新型的硅控整流體操作速度的操作速度更為加快。
本實(shí)用新型的再一目的在于利用本實(shí)用新型的鰭狀元件有效整合內(nèi)存及邏輯電路的使用，故能埋入大量的存儲(chǔ)元件使系統(tǒng)整合芯片(System On Chip；SOC)的制造需求得以滿(mǎn)足。
根據(jù)以上所述的目的，本實(shí)用新型提供一種SOI芯片的鰭狀元件，此種鰭狀元件包含一硅基材；一覆蓋于硅基材上的絕緣層；至少一具有鰭狀結(jié)構(gòu)的硅控整流體，且硅控整流體的寬度能使其結(jié)構(gòu)中形成一非空乏區(qū)域；至少一閘極層，其用來(lái)控制該硅控整流體。
上述的閘極層是由多晶硅層及硅化金屬層所形成的多晶硅化金屬閘極層。
本實(shí)用新型提供另外一種SOI芯片的鰭狀元件，其包含一硅基材；一覆蓋于硅基材的上絕緣層；至少一具有鰭狀結(jié)構(gòu)的硅控整流體；至少一部分覆蓋于硅控整流體寬度的上的閘極層，其用來(lái)控制該硅控整流體，能使硅控整流體結(jié)構(gòu)中間形成非空乏區(qū)域。
上述的閘極層是由多晶硅層及硅化金屬層所形成的多晶硅化金屬閘極層。
本實(shí)用新型提供一種單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其制造于一絕緣層上有硅芯片，該單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存至少包含一鰭狀元件，該鰭狀元件包含一硅基材；一絕緣層，覆蓋于該硅基材之上；至少一硅控整流體鰭狀結(jié)構(gòu)形成于該絕緣層之上；及至少一用來(lái)控制該硅控整流體的閘極層，該閘極層形成在該硅控整流體鰭狀結(jié)構(gòu)之上，具有部分覆蓋該硅控整流體鰭狀結(jié)構(gòu)的寬度，使該硅控整流體鰭狀結(jié)構(gòu)中間形成一非空乏區(qū)域。
本實(shí)用新型的SOI鰭狀元件，可有效的降低半導(dǎo)體組件的短信道效應(yīng)尺寸，使閘極控制能力提升，可有效的控制漏電流的情況。本實(shí)用新型更可改善SOI制程鰭狀元件完全空乏的情況，使得利用本實(shí)用新型的硅控整流體的操作速度更為加快，使得利用本實(shí)用新型的SRAM有著更加快的存取速度。且由于利用本實(shí)用新型的組件的制造方式，較現(xiàn)有的生產(chǎn)方式更為簡(jiǎn)易，故可有效整合內(nèi)存及邏輯電路的使用，能夠埋入大量的存儲(chǔ)元件，以滿(mǎn)足系統(tǒng)整合芯片的制造需求。


圖1為現(xiàn)有的1T-SRAM的結(jié)構(gòu)圖及等效電路示意圖；圖2為本實(shí)用新型的一較佳實(shí)施例1T-SRAM的結(jié)構(gòu)示意圖；及圖3為圖2中的一較佳實(shí)施例1T-SRAM的工作電壓示意圖。
具體實(shí)施方式
由上述的技術(shù)背景中可知，采用SOI技術(shù)所生產(chǎn)的半導(dǎo)體組件其內(nèi)部晶體管的構(gòu)造使用完全空乏型(Fully Depleted)，會(huì)造成SRAM寫(xiě)入及讀取的速度減緩，進(jìn)而影響SRAM的操作速度，故如何有效的改善SOI制程的SRAM的操作速度及硅控整流體操作速度，為半導(dǎo)體制程的一重要方向及目標(biāo)。
本實(shí)用新型在SOI制程中，利用鰭狀元件進(jìn)行半導(dǎo)體存儲(chǔ)元件的制造，有效的降低短信道效應(yīng)尺寸，使閘極控制能力提升，即使信道尺寸小于0.05微米(um)，也可有效的控制漏電流的情況。本實(shí)用新型更改善鰭狀元件于SOI制程中的汲極及源極之間的完全空乏的情況，使得利用本實(shí)用新型的硅控整流體的操作速度更為加快，故使得利用本實(shí)用新型的SRAM有著更加的存取速度。且由于本實(shí)用新型的結(jié)構(gòu)較現(xiàn)有的1T-SRAM的制造方式更能簡(jiǎn)單且有效的控制，故利用本實(shí)用新型的組件的制造方式，較現(xiàn)有的生產(chǎn)方式更為簡(jiǎn)易，且利用本實(shí)用新型的組件可有效整合內(nèi)存及邏輯電路的使用，能夠埋入大量的存儲(chǔ)元件使得系統(tǒng)整合芯片的制造需求得以滿(mǎn)足。
以下將以圖標(biāo)及詳細(xì)說(shuō)明清楚說(shuō)明本實(shí)用新型的精神，如熟悉此技術(shù)的人員在了解本實(shí)用新型的較佳實(shí)施例后，當(dāng)可由本實(shí)用新型所教示的技術(shù)，加以改變及修飾，其并不脫離本實(shí)用新型的精神與范圍。參閱圖2為本實(shí)用新型的一較佳實(shí)施例1T-SRAM的結(jié)構(gòu)示意圖，如圖中所示本實(shí)用新型的較佳實(shí)施例1T-SRAM具有右側(cè)的鰭狀元件的晶體管結(jié)構(gòu)及左側(cè)的鰭狀元件的硅控整流體結(jié)構(gòu)。其中鰭狀元件的硅控整流體結(jié)構(gòu)由P+型半導(dǎo)體320，N型半導(dǎo)體330，P型半導(dǎo)體340，第二字符線(xiàn)350，N+型半導(dǎo)體360及N+型半導(dǎo)體370所構(gòu)成。而鰭狀元件的晶體管結(jié)構(gòu)由N+型半導(dǎo)體370，第一字符線(xiàn)380，位線(xiàn)390，N+型半導(dǎo)體400及N+型半導(dǎo)體410所構(gòu)成。硅控整流體陽(yáng)極310連接于P+型半導(dǎo)體320，且第二字符線(xiàn)350包覆于P型半導(dǎo)體340的外圍，其另一端為N+型半導(dǎo)體370也為右側(cè)晶體管的源極。右側(cè)晶體管的結(jié)構(gòu)包含，源極為N+型半導(dǎo)體370，汲極為N+型半導(dǎo)體400，且其連接SRAM的位線(xiàn)390，而N+型半導(dǎo)體410則構(gòu)成晶體管的閘極，其連接了SRAM的第一字符線(xiàn)380。圖中所示黑色部分包含陽(yáng)極310，第二字符線(xiàn)350，第一字符線(xiàn)380及位線(xiàn)390，由硅化金屬(Silicide)所構(gòu)成。而在第一字符線(xiàn)380及第二字符線(xiàn)350下方的N+型半導(dǎo)體360及N+型半導(dǎo)體410則由多晶硅(Polysilicon)所構(gòu)成，此多晶硅層及硅化金屬層共同形成了多晶硅化金屬的閘極層。而在上述的組件的下方則為一埋入氧化層，用來(lái)隔絕其下方的硅基材與上述的組件，可有效的抑制CMOS因寄生雙載子效應(yīng)(Parasitic Bipolar Effect)所引發(fā)的閉鎖現(xiàn)象(Latch-up)，并增加MOS組件，尤其是內(nèi)存，對(duì)軟錯(cuò)記問(wèn)題的免疫力，且使得電路操作的速度加快，更因?yàn)槿菰S的線(xiàn)寬較小，因此積集度得以提高。
本實(shí)用新型的較佳實(shí)施例中的1T-SRAM的第一字符線(xiàn)380，即晶體管的閘極，更可縮小信道的寬度420至200埃(Angstrom)，仍能夠有效的控制晶體管的正常運(yùn)作。而為使硅控整流體的運(yùn)作速度能夠更為快速，本實(shí)用新型的一較佳實(shí)施例鰭狀元件的硅控整流體將PNPN半導(dǎo)體的結(jié)構(gòu)寬度430加以增加，至約為500～3000埃，其主要的目的在于使得P型半導(dǎo)體340的內(nèi)部形成一非空乏區(qū)域，當(dāng)SRAM工作時(shí)不會(huì)因?yàn)閮?nèi)部完全空乏的情況，而影響SRAM的儲(chǔ)存及讀取速度，使得利用本實(shí)用新型的鰭狀元件的硅控整流體及SRAM有著較佳的處理速度，更使得需要埋入海量存儲(chǔ)器的系統(tǒng)整合芯片，因?yàn)槔帽緦?shí)用新型的鰭狀元件，而能滿(mǎn)足。如圖中所示利用本實(shí)用新型的SRAM的第二字符線(xiàn)350的寬度440，其不完全覆蓋硅控整流體寬度430的方式，覆蓋約50％硅控整流體寬度430，以使P型半導(dǎo)體340的內(nèi)部更易于形成一非空乏區(qū)，以提高組件的處理速度。且本實(shí)用新型的鰭狀元件更具有降低能量消耗，較佳的電流驅(qū)動(dòng)能力及加快電路速度的優(yōu)點(diǎn)。
圖3為使用圖2中的本實(shí)用新型的一較佳實(shí)施例1T-SRAM的工作電壓示意圖。本實(shí)用新型的1T-SRAM利用字符線(xiàn)與位線(xiàn)輸入不同的電壓位準(zhǔn)，以進(jìn)行SRAM的數(shù)據(jù)讀寫(xiě)的操作。當(dāng)欲進(jìn)行寫(xiě)入“1”邏輯值時(shí)，將第一字符線(xiàn)與第二字符線(xiàn)的電壓位準(zhǔn)(VWL1及VWL2)均保持在高電壓，且將位線(xiàn)的電壓位準(zhǔn)(VBL)保持在低電壓，此時(shí)進(jìn)行“1”邏輯值寫(xiě)入動(dòng)作。而欲進(jìn)行輸出“1”邏輯值時(shí)，則將第一字符線(xiàn)及位線(xiàn)的電壓位準(zhǔn)均保持在高電壓，第二字符線(xiàn)的電壓位準(zhǔn)保持在低電壓，此時(shí)由SRAM中量測(cè)VREF位置的電流輸出值，會(huì)被偵測(cè)到較大的電流輸出，此為邏輯“1”數(shù)據(jù)輸出。當(dāng)寫(xiě)入“0”邏輯值時(shí)，第一字符線(xiàn)，第二字符線(xiàn)與位線(xiàn)的電壓位準(zhǔn)均保持在高電壓，以進(jìn)行“0”邏輯值寫(xiě)入動(dòng)作。當(dāng)進(jìn)行輸出“0”邏輯值時(shí)，則將第一字符線(xiàn)的電壓位準(zhǔn)保持在高電壓，而第二字符線(xiàn)與位線(xiàn)的電壓位準(zhǔn)保持在低電壓，此時(shí)由SRAM中量測(cè)VREF位置的電流輸出值，會(huì)被偵測(cè)到較小的電流輸出，此為邏輯“0”數(shù)據(jù)輸出。
權(quán)利要求1.一種絕緣層上有硅芯片的鰭狀元件，其特征在于，該鰭狀元件至少包含一硅基材；一絕緣層，覆蓋于該硅基材之上；至少一硅控整流體鰭狀結(jié)構(gòu)，其形成于該絕緣層之上，該硅控整流體鰭狀結(jié)構(gòu)的寬度在該硅控整流體鰭狀結(jié)構(gòu)中形成一非空乏區(qū)域；及至少一用來(lái)控制該硅控整流體的閘極層，形成在該硅控整流體鰭狀結(jié)構(gòu)之上。
2.根據(jù)權(quán)利要求1所述的鰭狀元件，其特征在于上述的絕緣層包含一埋入氧化層。
3.根據(jù)權(quán)利要求1所述的鰭狀元件，其特征在于上述的閘極層包含一多晶硅層及一硅化金屬層所形成的多晶硅化金屬閘極層。
4.根據(jù)權(quán)利要求1所述的鰭狀元件，其特征在于上述的硅控整流體鰭狀結(jié)構(gòu)的寬度約為500埃。
5.根據(jù)權(quán)利要求1所述的鰭狀元件，其特征在于上述的硅控整流體鰭狀結(jié)構(gòu)進(jìn)一步包含兩個(gè)以上的PN結(jié)合而成的硅控整流體。
6.一種絕緣層上有硅芯片的鰭狀元件，其特征在于，該鰭狀元件至少包含一硅基材；一絕緣層，覆蓋于該硅基材之上；至少一硅控整流體鰭狀結(jié)構(gòu)，其形成于該絕緣層之上；及至少一用來(lái)控制該硅控整流體的閘極層，該閘極層形成在該硅控整流體鰭狀結(jié)構(gòu)之上，具有部分覆蓋該硅控整流體鰭狀結(jié)構(gòu)的寬度，使該硅控整流體鰭狀結(jié)構(gòu)中間形成一非空乏區(qū)域。
7.根據(jù)權(quán)利要求6所述的鰭狀元件，其特征在于上述的絕緣層包含一埋入氧化層。
8.根據(jù)權(quán)利要求6所述的鰭狀元件，其特征在于上述的閘極層包含一多晶硅層及一硅化金屬層所形成的多晶硅化金屬閘極層。
9.根據(jù)權(quán)利要求6所述的鰭狀元件，其特征在于上述的部分覆蓋該硅控整流體鰭狀結(jié)構(gòu)的寬度約為該硅控整流體鰭狀結(jié)構(gòu)寬度的50％。
10.根據(jù)權(quán)利要求6所述的鰭狀元件，其特征在于上述的硅控整流體鰭狀結(jié)構(gòu)進(jìn)一步包含兩個(gè)以上的PN結(jié)合而成的硅控整流體。
11.一種單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其制造于一絕緣層上有硅芯片，其特征在于，該單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存至少包含一鰭狀元件，該鰭狀元件包含一硅基材；一絕緣層，覆蓋于該硅基材之上；至少一硅控整流體鰭狀結(jié)構(gòu)形成于該絕緣層之上；及至少一用來(lái)控制該硅控整流體的閘極層，該閘極層形成在該硅控整流體鰭狀結(jié)構(gòu)之上，具有部分覆蓋該硅控整流體鰭狀結(jié)構(gòu)的寬度，使該硅控整流體鰭狀結(jié)構(gòu)中間形成一非空乏區(qū)域。
12.根據(jù)權(quán)利要求11所述的單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其特征在于上述的絕緣層包含一埋入氧化層。
13.根據(jù)權(quán)利要求11所述的單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其特征在于上述的閘極層包含一多晶硅層及一硅化金屬層所形成的多晶硅化金屬閘極層。
14.根據(jù)權(quán)利要求11所述的單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其特征在于上述的部分覆蓋該硅控整流體鰭狀結(jié)構(gòu)的寬度約為該硅控整流體鰭狀結(jié)構(gòu)寬度的50％。
15.根據(jù)權(quán)利要求11所述的單一晶體管的靜態(tài)隨機(jī)存取內(nèi)存，其特征在于上述的硅控整流體鰭狀結(jié)構(gòu)進(jìn)一步包含兩個(gè)以上的PN結(jié)合而成的硅控整流體。
專(zhuān)利摘要一種絕緣層上有硅芯片的鰭狀元件，包含硅基材、覆蓋于硅基材上的絕緣層、具有鰭狀結(jié)構(gòu)的硅控整流體與閘極層，該硅控整流體的寬度能使其結(jié)構(gòu)中形成一非空乏區(qū)域。本實(shí)用新型另一種鰭狀元件包含硅基材、覆蓋于硅基材上的絕緣層、具有鰭狀結(jié)構(gòu)的硅控整流體、及部分覆蓋于硅控整流體寬度上的閘極層，使硅控整流體結(jié)構(gòu)中間形成非空乏區(qū)域。本實(shí)用新型的鰭狀元件，具有降低半導(dǎo)體組件的短信道效應(yīng)尺寸，改善SOI制程鰭狀元件完全空乏的情況，使得硅控整流體的操作速度更為加快，更能滿(mǎn)足系統(tǒng)整合芯片的制造需求。本實(shí)用新型還提供了應(yīng)用該鰭狀元件的單一晶體管靜態(tài)隨機(jī)存取內(nèi)存。
文檔編號(hào)H01L27/11GK2726118SQ20042006751
公開(kāi)日2005年9月14日 申請(qǐng)日期2004年6月10日 優(yōu)先權(quán)日2004年6月10日
發(fā)明者楊國(guó)男, 詹宜陵, 陳豪育, 鄧凌思, 楊富量 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司