專利名稱：應(yīng)變半導(dǎo)體覆絕緣層型基底的制作方法
技術(shù)領(lǐng)域：
本實用新型是有關(guān)于一種半導(dǎo)體結(jié)構(gòu)，且特別是有關(guān)于一種應(yīng)變半導(dǎo)體硅覆絕緣層型基底，例如是應(yīng)變硅覆絕緣層型基底(strained-silicon-on-insulator substrate；簡稱SSOI substrate)的結(jié)構(gòu)。
背景技術(shù)：
隨著柵極組件尺寸的縮小化，要使金氧半場效晶體管(MOSFET)組件能在低操作電壓下，具有高驅(qū)動電流和高速的效能是相當(dāng)困難的。因此，許多人在努力尋求改善金氧半場效晶體管組件的效能的方法。
利用應(yīng)變引發(fā)的能帶結(jié)構(gòu)變型來增加載子的遷移率，以增加場效晶體管的驅(qū)動電流，可改善場效晶體管組件的效能，且此種方法已被應(yīng)用于各種組件中，當(dāng)硅MOSFET組件的信道處于雙軸拉伸應(yīng)變的情況時，可增加電子及電洞的遷移率。電子和電洞的遷移率的增加，則可以分別改善N信道和P信道MOSFET的驅(qū)動電流。
如圖1A所示，傳統(tǒng)的應(yīng)變硅層116的制造，是在主體硅基底114上借助厚緩沖層或復(fù)合層結(jié)構(gòu)，而于松弛的硅鍺層112上磊晶成長出一應(yīng)變硅層116。首先，會在先在硅基底114上形成一層厚度為微米等級的厚硅鍺梯度緩沖層110。通常制備厚硅鍺梯度緩沖層110需要數(shù)十分鐘至數(shù)小時的時間，且制程成本相當(dāng)昂貴。接著，在厚硅鍺梯度緩沖層110上形成一層松弛的硅鍺層112，其自然晶格常數(shù)大于硅。由于其晶格常數(shù)不同，因此松弛的結(jié)晶硅與松弛的結(jié)晶硅鍺的晶格會無法相配，如圖1B所示。如圖1C所示，當(dāng)在松弛的硅鍺層112上磊晶成長薄硅層116時，薄硅層116的晶格會被迫對準(zhǔn)松弛的硅鍺層112的晶格，使得薄硅層116會處于雙軸拉伸的情況。晶體管118是形成在硅層116中，其中晶體管118包括源極120、漏極122和柵極124。形成在應(yīng)變硅層116中的晶體管，其電性效能會得到改善。
然而，這樣的基底結(jié)構(gòu)很難與傳統(tǒng)的CMOS制程相整合，且會有以下的缺點。第一，成長厚梯度硅鍺緩沖層是相當(dāng)昂貴且費(fèi)時的制程。第二，厚梯度硅鍺緩沖層會與其下方的基底之間晶格錯排，而產(chǎn)生分散且是三度空間的缺陷網(wǎng)。在硅鍺緩沖層中的差排會增殖至晶片表面，其差排密度高達(dá)1E4至1E5cm-2。如此高的差排密度會嚴(yán)重影響此基底結(jié)構(gòu)在集成電路上的應(yīng)用。
第三，表面粗糙度會是嚴(yán)重的問題，且會造成主動組件的遷移率降低。此外，傳統(tǒng)的CMOS制程會使用高溫制程，特別是在形成隔離結(jié)構(gòu)(例如淺溝槽隔離結(jié)構(gòu)或場氧化結(jié)構(gòu))的期間。這樣的高溫制程會造成缺陷密度的增加。
近來，T.A.Langdo等人在2002IEEE國際SOI會議中發(fā)表Preparationof novel SiGe-free strained Si on insulator substrates，該等人提出在硅基底上成長復(fù)合梯度硅鍺層，接著成長松弛的硅鍺層和拉伸應(yīng)變的硅層，以形成施體晶片(donor wafer)。接著將氫植入施體晶片內(nèi)以產(chǎn)生一開裂面，并將此施體晶片鍵結(jié)至氧化的硅標(biāo)的晶片。第一次回火會影響沿開裂面的分裂，第二次回火會增加鍵結(jié)強(qiáng)度，以形成應(yīng)變硅覆絕緣層型基底。
然而此制程有以下缺點。第一，應(yīng)變硅層的表面粗糙度約為5埃均方根，會影響組件的特性和施體晶片和標(biāo)的晶片之間的鍵結(jié)強(qiáng)度。第二，應(yīng)變硅層仍會遭遇到高缺陷密度的問題，因為其是覆蓋于一梯度硅鍺緩沖層上，而其中具有大量向上增殖的穿透性差排。因此，在應(yīng)變硅層中的任何缺陷亦會轉(zhuǎn)移至最后的SSOI晶片中。

發(fā)明內(nèi)容
有鑒于此，本實用新型的目的在于提供一種具有低缺陷密度和較佳表面粗糙度的應(yīng)變半導(dǎo)體覆絕緣層型基底的結(jié)構(gòu)。
因此，本實用新型提出一種應(yīng)變半導(dǎo)體覆絕緣層型基底的結(jié)構(gòu)，其包含一標(biāo)的晶片與一施體晶片。該施體晶片包括一主體半導(dǎo)體基底以及位于其上的一應(yīng)變半導(dǎo)體層，其中該主體半導(dǎo)體基底的晶格常數(shù)是不同于該應(yīng)變半導(dǎo)體層的自然晶格常數(shù)。之后可將施體晶片黏著標(biāo)的晶片表面，并將應(yīng)變硅層自施體晶片分離，使應(yīng)變硅層黏結(jié)至標(biāo)的晶片。
之后，加強(qiáng)應(yīng)變半導(dǎo)體層和標(biāo)的晶片之間的鍵結(jié)。
與在硅主體基底上成長厚梯度SiGe緩沖層的結(jié)構(gòu)相比較，本實用新型所形成的SSOI基底結(jié)構(gòu)是具有較佳的表面粗糙度以及相當(dāng)?shù)偷娜毕菝芏取?br>

圖1A是顯示傳統(tǒng)的具有松弛的薄膜層的基底結(jié)構(gòu)；圖1B是繪示硅鍺層和硅層在松弛狀態(tài)下的晶格狀態(tài)；圖1C是繪示松弛硅鍺層表面的硅層的雙軸拉伸的示意圖；圖2A是繪示本實用新型的一種應(yīng)變硅覆絕緣層型基底的結(jié)構(gòu)，其中埋入式絕緣層為單層結(jié)構(gòu)；圖2B是繪示本實用新型的另一種應(yīng)變硅覆絕緣層型基底的結(jié)構(gòu)，其中埋入式絕緣層為迭層結(jié)構(gòu)；圖3是繪示本實用新型的SSOI晶片的制造流程圖；圖4A至圖4G是一種形成SSOI基底的方法的示意圖；圖5A和圖5B是另一種形成SSOI基底的方法的示意圖；圖6A至圖6E是另一種制造SSOI基底的方法的示意圖；圖7是繪示在本實用新型的SSOI基底上形成晶體管的示意圖。
符號說明
硅鍺梯度緩沖層110松弛的硅鍺層112主體硅基底114應(yīng)變硅層116、210晶體管118、750、752源極120、758漏極122、760柵極124、754SSOI基底200埋入式絕緣層212絕緣層212a、212c高應(yīng)力層212b基底214通道區(qū)756施體晶片400、500主體板?；?30離子432基底表面434植入層436板?；椎囊徊糠?40熱氧化層208應(yīng)變記憶層540具體實施方式
SSOI晶片的結(jié)構(gòu)
圖2A是繪示本實用新型的一種應(yīng)變硅覆絕緣層型基底200的結(jié)構(gòu)，其包括覆蓋于埋入式絕緣層212上的應(yīng)變硅層210。埋入式絕緣層212可以是任何單層結(jié)構(gòu)的絕緣材質(zhì)，例如氧化硅、氮化硅、氧化鋁等；或是迭層結(jié)構(gòu)的絕緣材質(zhì)，例如氮化硅/氧化硅、氧化硅/氮化硅/氧化硅等。圖2B是繪示埋入式絕緣層212為迭層結(jié)構(gòu)的示意圖。
在一較佳實施例中，埋入式絕緣層212可以由一高應(yīng)力層所組成。此由高應(yīng)力層所構(gòu)成的埋入式絕緣層212可用以維持或加強(qiáng)應(yīng)變硅層210在SSOI晶片中的應(yīng)變。因此，高應(yīng)力層亦做為應(yīng)變記憶層。借由在埋入式絕緣層212中使用高應(yīng)力層或應(yīng)變記憶層，可以維持或增強(qiáng)緊鄰其上方的應(yīng)變硅層210的應(yīng)變。
上述的高應(yīng)力層中的應(yīng)力較佳的是大于300Mpa。此高應(yīng)力層或應(yīng)變記憶層的材質(zhì)例如是具有高應(yīng)力的含氮層，包括氮化硅(Si3N4)、氮氧化硅(SiOxNy)、氨氧化硅(SiOxNy:Hz)、或其組合。當(dāng)此高應(yīng)力層或應(yīng)變記憶層形成于硅基底上時，硅基底的表面會遭受到應(yīng)力，使其硅晶格的晶格常數(shù)會改變，意即，硅表面會處于應(yīng)變狀態(tài)。因此，可以借由在下方提供高應(yīng)力層或應(yīng)變記憶層，如圖2A的212，并緊臨應(yīng)變硅層210，而得以維持或甚至增強(qiáng)在SSOI基底200中的應(yīng)變硅層210中的應(yīng)變。
此高應(yīng)力層或應(yīng)變記憶層亦可以為夾置于兩絕緣層中的迭層結(jié)構(gòu)，如圖2B所示，埋入式絕緣層212的結(jié)構(gòu)為絕緣層212a、高應(yīng)力層212b和絕緣層212c。在此情況下，絕緣層212a和212c兩者可均為氧化物，例如氧化硅，當(dāng)然亦可以使用其它的絕緣材質(zhì)。
此高應(yīng)力層或應(yīng)變記憶層亦可以為一面與應(yīng)變硅層210直接接觸，另一面則和其底材間夾置一絕緣層。在此情況下，埋入式絕緣層212是由高應(yīng)力層212b和絕緣層212c兩迭層所構(gòu)成。
埋入式絕緣層212是設(shè)置于一底材上，在此稱基底214。此基底214的材質(zhì)較佳的是硅，亦可是含輕摻雜，雖然摻雜不是必要的。其它例如鍺、石英、藍(lán)寶石(sapphire)和玻璃均可以做為基底214的材質(zhì)。
以應(yīng)變硅層210中的應(yīng)變本質(zhì)為拉伸應(yīng)變?yōu)槔?。意即，?yīng)變硅層210在同平面方向的晶格常數(shù)是大于在松弛狀態(tài)的硅的晶格常數(shù)。為了保持在應(yīng)變硅層210中的拉伸應(yīng)變，埋入式絕緣層212較佳的是包括具有高應(yīng)力的壓縮應(yīng)力膜。壓縮應(yīng)力膜例如是借由電漿增強(qiáng)型化學(xué)氣相沉積法(PECVD)沉積的高硅含量氮化硅膜，例如使用二氯硅烷(dichlorosilane)對氨氣有高的流量比的沉積條件。
以應(yīng)變硅層210中的應(yīng)變本質(zhì)為壓縮應(yīng)變?yōu)槔Ｒ饧?，?yīng)變硅層210在同平面方向的晶格常數(shù)小于在松弛狀態(tài)的硅的晶格常數(shù)。為了保持在應(yīng)變硅層210中的壓縮應(yīng)變，埋入式絕緣層212較佳的是包括具有高應(yīng)力的拉伸應(yīng)力膜。拉伸應(yīng)力膜例如是借由電漿增強(qiáng)型化學(xué)氣相沉積法(PECVD)沉積的高氮含量的氮化硅膜。在拉伸應(yīng)力膜中的應(yīng)力例如是20GPa。
以下表一是整理上述兩種不同應(yīng)變下的應(yīng)變硅層210的特性。
表一拉伸應(yīng)變和壓縮應(yīng)變的應(yīng)變硅層的特性拉伸應(yīng)變的應(yīng)變硅層 壓縮應(yīng)變的應(yīng)變硅層應(yīng)變硅層的硅晶格常數(shù) 小于松弛硅的晶格常數(shù) 大于松弛硅的晶格常數(shù)其下方的應(yīng)力層的性質(zhì) 具壓縮應(yīng)力 具拉伸應(yīng)力圖7是繪示在本實用新型的SSOI基底上形成晶體管的示意圖。圖中，CMOS晶體管750和752可以形成在應(yīng)變硅層210中。其中，包括NMOS晶體管750的應(yīng)變硅層210的一部分會輕摻雜p型摻質(zhì)(例如硼)，包括PMOS晶體管752的應(yīng)變硅層210的一部分會輕摻雜n型摻質(zhì)(例如砷和/或磷)。每一個晶體管包括柵極754和通道區(qū)756，源極758和漏極760是被通道區(qū)756分開。其它的組件亦可以形成在應(yīng)變硅層上。
SSOI晶片的制造方法
圖3是繪示本實用新型的SSOI晶片的制造流程圖。
首先，提供兩晶片，用以分別形成施體晶片(donor wafer)和標(biāo)的晶片(target wafer)。
施體晶片如方塊310所示，施體晶片(亦稱板?；祝瑃emplate substrate)是形成自晶格常數(shù)不同于硅的主體基底(例如半導(dǎo)體基底)。在方塊312中，薄應(yīng)變硅層是磊晶成長在晶格常數(shù)不同于硅的主體基底上，以形成施體晶片。值得注意的是，本實用新型所形成施體晶片并不需要梯度緩沖層。
標(biāo)的晶片如方塊314所示，借由在基底上形成絕緣層以提供一標(biāo)的晶片(targetwafer)。舉例而言，在單層絕緣層的情況下，此絕緣層可以是借由在硅基底上熱成長而形成的氧化硅。在具有高應(yīng)力或應(yīng)變記憶層的堆棧的絕緣層的情況下，可以借由在硅基底上熱成長一層氧化硅，并接著使用PECVD制程沉積高應(yīng)力氮化硅層。此氮化硅層還可以暴露在氧化環(huán)境下，以在氮化硅層的頂部部分形成一薄層的氮氧化硅層。此高應(yīng)力層或應(yīng)變記憶層較佳的是具有大于300Mpa的應(yīng)力。
晶片組裝和分離在施體晶片上的應(yīng)變硅層可以借由晶片鍵結(jié)和分離制程(wafer bondingand separation process)轉(zhuǎn)移至標(biāo)的晶片上，如方塊316所示。舉例而言，此晶片鍵結(jié)和分離制程可以是SmartcutTM制程、或NanocleaveTM制程，兩者均是出自于Silicon Genesis Corporation。詳細(xì)的晶片鍵結(jié)和分離制程可以參考美國專利第5,013,681、5,374,564、5,863,830、6,355,541、6,368,938和6,486,008號，此分離制程如方塊318所示。
如果應(yīng)變硅層具有拉伸應(yīng)變，則施體晶片的主體基底的晶格常數(shù)應(yīng)大于硅的晶格常數(shù)，例如主體硅鍺晶片(SiGe wafer)。如果應(yīng)變硅層具有壓縮應(yīng)變，則主體基底的晶格常數(shù)應(yīng)具小于硅的晶格常數(shù)，例如主體硅鍺碳晶片(SiGeC wafer)。為了使SiGeC的晶格常數(shù)小于硅，在主體Si1-x-yGexCy中鍺的組成x和碳的組成y要符合y＞0.1x的條件。
當(dāng)本實用新型以松弛的主體半導(dǎo)體基底制備SSOI基底時，表面缺陷密度和表面粗糙度的問題會相當(dāng)少。舉例而言，與在硅基底上成長厚梯度SiGe緩沖層的傳統(tǒng)技術(shù)相較，本實用新型相當(dāng)容易在松弛的主體SiGe晶片上得到低缺陷密度和好的表面粗糙度。在上述的傳統(tǒng)的方法中，在SiGe和其底層硅基底之間的晶格錯排以及在不超過其臨界厚度下所成長的SiGe緩沖層，會導(dǎo)致不可避免的錯排片段(misfit segments)(如圖1A標(biāo)號A處)、穿透性差排(threading dislocations)(如圖1A標(biāo)號B處)和高表面粗糙度。在梯度SiGe緩沖層的線差排的位置和密度是不易控制的。
相反地，與最先進(jìn)的硅基底相較，主體半導(dǎo)體基底具有低缺陷密度和表面粗糙度。在施體晶片方面，應(yīng)變硅層是磊晶成長于主體半導(dǎo)體基底，因此，可以避免上述缺陷和表面粗糙度的問題，以達(dá)到低缺陷密度和良好的表面粗糙度。此外，在施體晶片上，應(yīng)變硅層可以磊晶成長在任何具有單晶表面的主體基底上。
在晶片分離之后，進(jìn)行回火制程，以強(qiáng)化應(yīng)變硅層和標(biāo)的晶片之間的鍵結(jié)，以形成應(yīng)變硅覆絕緣層型晶片。最后的鍵結(jié)步驟如方塊320所示。與最先進(jìn)的主體硅基底相較，在SSOI晶片的應(yīng)變硅層具有小于每平方公分1缺陷的缺陷密度，且小于2埃的均方根表面粗糙度。
以下將舉三個例子進(jìn)一步詳細(xì)說明本實用新型的技術(shù)。
〔例1〕圖4A至圖4G是一種形成圖2中的基底的方法的示意圖。
標(biāo)的晶片首先請參照圖4A，標(biāo)的晶片200包括一基底214(例如硅基底)和一絕緣層212(例如氧化物、氮化物或其組合)。在一較佳實施例中，此絕緣層212還可以包括上述的高應(yīng)力層或應(yīng)變記憶層。此應(yīng)變記憶層較佳的是一應(yīng)力超過300MPa的高應(yīng)力膜，且較佳的是具有應(yīng)力超過300MPa的氮化硅膜。圖4A的標(biāo)的晶片200的絕緣層212例如是借由熱氧化制程將基底214表面氧化，并接著沉積一高應(yīng)力膜(例如氮化硅)于其上而成。此絕緣層212的厚度約介于100至5,000埃之間。
施體晶片圖4B和圖4C是繪示形成施體晶片400的示意圖。首先，提供主體板?；?30，其中板?；椎牟馁|(zhì)是在其松弛的狀態(tài)，且具有不同于硅的晶格常數(shù)。在此板模基底430上成長一磊晶的應(yīng)變硅層210。此應(yīng)變硅層210的厚約介于20至1,000埃之間。應(yīng)變硅層210的厚度較佳的是小于其臨界厚度，大于此臨界厚度則會變得不穩(wěn)定，且可能會松弛化。
在施體晶片400中應(yīng)變硅層210中應(yīng)變(ε)的大小約小于4％，較佳的是約小于2％。自然應(yīng)變可以是壓縮或拉伸，其是根據(jù)使用的板模基底而定。如果板?；?30是由晶格常數(shù)大于硅的材質(zhì)所組成，例如Si0.8Ge0.2，則在應(yīng)變硅層210中的應(yīng)變本質(zhì)會為拉伸。如果板?；?30是由晶格常數(shù)小于硅的材質(zhì)所組，例如Si0.98C0.02，則應(yīng)變硅層210的應(yīng)變會本質(zhì)為壓縮。
接著請參照圖4C，將離子432(例如氫或擇自由氦、氖、氬和氪所組成的族群的惰性氣體)植入于施體晶片400中。植入的離子的波峰是在基底表面434下方深度為xd處。植入的離子會產(chǎn)生植入層436。在較佳的實施例中，植入的離子為氫離子，植入的劑量大約為1015cm-2。植入的能量是依據(jù)所需的深度而定，且范圍約為1至500keV。離子可以借由不同的技術(shù)來進(jìn)行植入，例如粒子束線離子植入(beam line ion implantation)、電漿浸入離子植入(plasma immersion ion implantation；PIII)、或離子浴(ion shower)。因為氫離子較易穿越板?；?30至選定深度而不會造成材質(zhì)的傷害，故為較佳的選擇。
晶片組裝接下的步驟為標(biāo)的晶片200的上表面(即應(yīng)變硅層210的表面)的鍵結(jié)制程，如圖4D和圖4E所示。此鍵結(jié)制程可以是β鍵結(jié)制程(beta bondingprocess)，其為一種將施體晶片400和標(biāo)的晶片200結(jié)合在一起的制程。此β鍵結(jié)是來自于靜電力(electrostatic force)或凡得瓦力(van der Waalsforce)。此標(biāo)的晶片200是做為機(jī)械支撐之用，用以將應(yīng)變硅層210自施體晶片400轉(zhuǎn)移至標(biāo)的晶片200。此外，板?；?30的一部分440亦可以隨應(yīng)變硅層210轉(zhuǎn)移至標(biāo)的晶片200。此轉(zhuǎn)移的板模基材440可以被選擇性地移除。在進(jìn)行β鍵結(jié)之前，預(yù)進(jìn)行鍵結(jié)的標(biāo)的晶片200和施體晶片400的表面是進(jìn)行清洗，以自其表面移除任何殘留的液體或粒子。
此鍵結(jié)制程形成如圖4E所示的晶片組。根據(jù)本實用新型一較佳實施例，晶片上的應(yīng)變硅層210是夾置于兩應(yīng)力提供層(stressors)之間，或是于兩應(yīng)力誘導(dǎo)媒介層(stress-inducing agents)之間。其中，一應(yīng)力提供層是板?；?30，其會因應(yīng)變硅層210和板?；?30之間晶格的錯排(mismatch)，而誘導(dǎo)應(yīng)變硅層210中的應(yīng)變；另一應(yīng)力提供層是在埋入式絕緣層212中的高應(yīng)力層或應(yīng)變記憶層，其是與應(yīng)變硅層210鄰接。因此，與其它形成SSOI基底的技術(shù)相較，本實用新型的應(yīng)變硅層210中的應(yīng)變可以被維持或加強(qiáng)。
晶片分離接著將圖4E中的晶片組使用晶片分離制程自植入層436處分離。舉例而言，晶片分離制程可以經(jīng)由熱處理而達(dá)成。當(dāng)晶片組的溫度上升至某一程度，例如大約500℃左右，產(chǎn)生自植入層436內(nèi)的微氣泡會膨脹，促使壓力上升。當(dāng)微氣泡的壓力超過某一值時，施體晶片400會沿著分裂面分離。進(jìn)行此可控制的分裂制程的方法，例如是Silicon Genesis Corporation的SmartCutTM制程。結(jié)晶的重排和微氣泡的接合，會產(chǎn)生足夠動力的巨氣泡，使薄膜自施體晶片端分離。
分離出的其中一晶片是可重復(fù)使用的板模基底400。另一晶片是SSOI基底200，其表面(即應(yīng)變硅層210表面)具有板?；椎囊徊糠?40，如第4F圖所示?？梢詫⒃趹?yīng)變硅層210上的板?；椎囊徊糠?40蝕刻移除。
最后鍵結(jié)之后，進(jìn)行應(yīng)變硅層210和標(biāo)的晶片200之間的最后鍵結(jié)，以產(chǎn)生預(yù)定的SSOI基底。此最后鍵結(jié)的步驟通常為進(jìn)行高溫回火，而回火的溫度通常為700℃以上。最后鍵結(jié)的步驟會在應(yīng)變硅層210和標(biāo)的晶片200之間建立強(qiáng)鍵結(jié)。當(dāng)晶片在足夠高溫足夠的時間下回火時，會在接合處形成共價鍵(covalent bonds)。在回火期間，應(yīng)變硅層210表面會成長一層熱氧化層208，如圖4G所示。此熱氧化層208可以被移除，例如借由在稀釋的氫氟酸下濕蝕刻。在一較佳實施例中，在如圖4G所示的SSOI晶片200上的應(yīng)變硅層210的應(yīng)變，是如圖4C所示的施體晶片400上的應(yīng)變硅層210的至少90％。
〔例2〕其它之前所述之用在結(jié)合施體晶片和標(biāo)的晶片的晶片鍵結(jié)和晶片分離技術(shù)，亦可以用來形成如圖2所示的SSOI基底。圖5A和圖5B是另一種形成圖2中的SSOI基底的方法的示意圖。在此例子中，標(biāo)的晶片200與圖4A的相同，意即，其包括基底214和設(shè)置于其上的絕緣層212。同樣地，絕緣層212可以是氧化硅，基底214可以是硅基底。
施體晶片500可以包括板?；?30、磊晶成長于其上的應(yīng)變硅層210、以及形成在應(yīng)變硅層210上的應(yīng)變記憶層540。此位于應(yīng)變硅層212上的應(yīng)變記憶層540，可以借由化學(xué)氣相沉積制程(CVD process)沉積而形成。接著，將圖5A和圖5B所示的標(biāo)的晶片200和施體晶片500的頂部表面互相鍵結(jié)，意即，將位于施體晶片500上的應(yīng)變記憶層540鍵結(jié)至標(biāo)的晶片200上的絕緣層212。
上述的埋入式絕緣層212可以是由許多介電層所構(gòu)成的堆棧結(jié)構(gòu)。例如，高應(yīng)力氮化硅層/氧化硅層的堆棧結(jié)構(gòu)。亦可以是應(yīng)力大于300MPa的高應(yīng)力氮化硅層設(shè)置于應(yīng)力小于300MPa的低應(yīng)力氮化硅層上的堆棧結(jié)構(gòu)。
有關(guān)使用晶片鍵結(jié)和分離方法來制造SSOI基底的方法，如之前描述的其技術(shù)是借由植入法用來誘導(dǎo)裂開面的產(chǎn)生。在這情況下，晶片分離是借由熱處理來達(dá)成。此外，施體晶片500亦可以依據(jù)其它機(jī)制來誘發(fā)開裂制程以分離晶片。舉例而言，晶片分離制程可以是原子層開裂制程(atomic layercleaving process)或極微開裂制程(nanocleave process)，可參考MichaelI.Current等人于2001IEEE國際SOI會議，發(fā)表的Atomic layer cleavingwith SiGe strain layers for fabrication of Si and Ge-rich SOI devicelayers。此極微開裂轉(zhuǎn)移制程是利用應(yīng)變層開裂面而發(fā)生膜層分離。
〔例3〕圖6A至圖6E是另一種制造SSOI基底的方法的示意圖。
標(biāo)的晶片首先，提供如圖6A所示的標(biāo)的晶片200，其包括基底214和位于其上的絕緣層212。承上所述，此絕緣層212可以包括高應(yīng)力層或應(yīng)變記憶層。其中，此高應(yīng)力層或應(yīng)變記憶層的壓力大于300MPa。
施體晶片提供如圖6B所示施體晶片400。施體晶片400包括松弛的板模基底430和位于其上的應(yīng)變硅層210。應(yīng)變硅層210的厚度較佳的是小于1000埃，且應(yīng)變范圍約為0.01％至4％。此板?；?30可以是如前所述的主體SiGe基底或是Si1-x-yGexCy基底。在應(yīng)變硅層210和松弛板?；?30之間有一界面，大應(yīng)變梯度會沿此界面而存在。此應(yīng)變硅層210可以利化學(xué)氣相沉積法磊晶成長而成。
晶片組裝接著，施體晶片400的上表面鍵結(jié)至標(biāo)的晶片200的上表面。晶片鍵結(jié)制程如圖6C所示，得到的晶片組如圖6D所示。
晶片分離接著，借由使用類似極微開裂制程，會在或靠近應(yīng)變硅層210和板?；?30之間的界面發(fā)生切割或開裂。此開裂面會開始于接近應(yīng)變硅層210和板?；?30之間的界面。
如果開裂面在板?；奶?，有一些板模基底430的材質(zhì)會覆蓋在SSOI基底200的應(yīng)變硅層210上，此部分可以借由蝕刻制程來加以移除。如果開裂面在應(yīng)變硅層210處，則回收的板模基底430上方會有一薄層的應(yīng)變硅材。如果板模基底430要再重復(fù)利用，則可以將其表面的硅層移除。
最后鍵結(jié)在晶片分離制程之后，在應(yīng)變硅層210和標(biāo)的晶片200之間進(jìn)行最后鍵結(jié)，以產(chǎn)生預(yù)定的抗凹陷SOI基底。其通常需要高溫回火制程，而回火溫度約為700℃以上。因而形成如圖6E所示的應(yīng)變硅覆絕緣層的結(jié)構(gòu)。晶片400是模板基底，且可以回收和重復(fù)使用。
值得注意的是，可以使用施體晶片和標(biāo)的晶片的其它組合，并借由上述的晶片鍵結(jié)和晶片分離方法，來制造SSOI基底。舉例而言，施體晶片可以是氧化硅層上覆蓋應(yīng)變硅層，或者是氮化硅/氧化硅迭層上覆蓋應(yīng)變硅層。
亦值得注意的是，應(yīng)變半導(dǎo)體層亦可以是硅以外的材質(zhì)。舉例而言，本實用新型可以用來形成鍺、砷化鎵、或其它半導(dǎo)體材質(zhì)的應(yīng)變層。此外，施體晶片還可包括具有多層結(jié)構(gòu)形成在表面上的晶片。例如，施體晶片可以是表面具有SiGeC或SiC層的硅基底。
權(quán)利要求1.一種應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于包含一主體半導(dǎo)體基底，其具有一不同于硅的晶格常數(shù)；一施體晶片，其具有一應(yīng)變硅層在該主體半導(dǎo)體基底上，且該施體晶片具有一上表面；一標(biāo)的晶片，其包含有一基底以及位于該基底上的一絕緣層，該絕緣層包含一高應(yīng)力層，且該標(biāo)的晶片具有一上表面；以及該施體晶片上表面位于該標(biāo)的晶片上表面之上，且兩者的上表面相互鍵結(jié)。
2.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該主體半導(dǎo)體基底的該晶格常數(shù)大于硅的晶格常數(shù)。
3.根據(jù)權(quán)利要求2所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該主體半導(dǎo)體基底為一主體硅鍺基底。
4.根據(jù)權(quán)利要求2所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該應(yīng)變硅層處于一拉伸應(yīng)變。
5.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該高應(yīng)力層為一含氮層。
6.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該主體半導(dǎo)體基底的該晶格常數(shù)小于硅的晶格常數(shù)。
7.根據(jù)權(quán)利要求6所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該主體半導(dǎo)體基底為一主體硅鍺碳基底。
8.根據(jù)權(quán)利要求6所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該應(yīng)變硅層處于一壓縮應(yīng)變。
9.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該施體晶片更包含一離子植入層；而該植入至施體晶片中的離子是擇自由氫、氦、氖、氬、氪或其組成的族群。
10.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該絕緣層為氧化硅。
11.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該標(biāo)的晶片包含一硅基底。
12.根據(jù)權(quán)利要求1所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該施體晶片更包括一介電層設(shè)于該應(yīng)變硅層上。
13.根據(jù)權(quán)利要求12所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該介電層的材質(zhì)是擇自由氧化硅、氮化硅、氮氧化硅、氧化鋁和其組合所組成的族群中。
14.一種應(yīng)變半導(dǎo)體覆絕緣層型基底，包括一基底；一絕緣層形成于該基底上，該絕緣層包括一含氮層；一應(yīng)變硅層，設(shè)置且鄰接該含氮層；以及至少一晶體管設(shè)置于該應(yīng)變硅層中。
15.根據(jù)權(quán)利要求14所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該基底包括一硅基底。
16.根據(jù)權(quán)利要求14所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該絕緣層包括一氧化層鄰接且位于該基底上；以及該含氮層鄰接且位于該氧化層上。
17.根據(jù)權(quán)利要求14所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該晶體管包括一NMOS場效晶體管。
18.根據(jù)權(quán)利要求14所述的應(yīng)變半導(dǎo)體覆絕緣層型基底，其特征在于該晶體管包括一PMOS場效晶體管。
專利摘要本實用新型提出一種應(yīng)變半導(dǎo)體覆絕緣層型基底的結(jié)構(gòu)。首先提供一標(biāo)的晶片和一施體晶片，施體晶片包括一主體半導(dǎo)體基底和位于其上的一應(yīng)變半導(dǎo)體層，其中主體半導(dǎo)體基底的晶格常數(shù)不同于半導(dǎo)體層的自然晶格常數(shù)。接著將施體晶片黏著標(biāo)的晶片的表面后，將應(yīng)變半導(dǎo)體層自施體晶片分離，使應(yīng)變硅層黏結(jié)至標(biāo)的晶片。
文檔編號H01L27/12GK2720639SQ20042004997
公開日2005年8月24日 申請日期2004年5月17日 優(yōu)先權(quán)日2004年5月17日
發(fā)明者楊育佳, 李文欽 申請人:臺灣積體電路制造股份有限公司