專利名稱：多重柵極結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型是有關(guān)于一種半導(dǎo)體組件，且特別有關(guān)于一種高性能的多重柵極結(jié)構(gòu)，特別適合應(yīng)用在深次微米以下的CMOS組件。
背景技術(shù)：
金屬氧化半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-Semiconductor FieldEffect Transistors，以下簡稱MOSFET)是在集成電路技術(shù)技術(shù)中相當(dāng)重要的一種基本電子組件，其由三種基本的材料，即金屬導(dǎo)體層、氧化層與半導(dǎo)體層等組成位于半導(dǎo)體基底上的柵極晶體管。此外，還包括了兩個位于柵極晶體管兩旁，且電性與半導(dǎo)體基底相反的半導(dǎo)體區(qū)，稱為源極與漏極。目前制作柵極晶體管時，金屬導(dǎo)電層多由經(jīng)摻雜的復(fù)晶硅(Polysilicon)與金屬共同組成，此結(jié)構(gòu)又稱為復(fù)晶硅化金屬(Polycide)。氧化層多由熱氧化法所形成的氧化硅作為閘氧化層。此外，在柵極的側(cè)壁多以氮化硅作為間隔物(spacer)。
雖然上述傳統(tǒng)的MOSFET長久以來已被廣泛的使用，然而隨著半導(dǎo)體技術(shù)對積集度要求的提高，傳統(tǒng)的MOSFET尺寸及其溝道長度(channellength)亦相對地縮減。當(dāng)MOSFET組件的溝道長度縮減至低于100nm時，于傳統(tǒng)位于半導(dǎo)體硅基底上的MOSFET作用時，便容易由于源極與漏極與其間的溝道相互作用，進而影響了柵極對于其溝道的開啟/關(guān)閉狀態(tài)的控制能力，而進一步引起的所謂的短溝道效應(yīng)(short channel effects；SCE)。
因此，為了使MOSFET于CMOS組件上的應(yīng)用可以配合MOSFET尺寸縮小化的發(fā)展與提高MOSFET積集度的需求，實有必要針對MOSFET于組件縮小化過程中對于其閘溝道開啟/關(guān)閉狀態(tài)的控制能力謀求改善之道。

發(fā)明內(nèi)容
有鑒于此，本實用新型的主要目的就是提供一種多重柵極結(jié)構(gòu)，適合應(yīng)用于閘溝道長度低于100nm的深次微米以下的CMOS組件上。利用本實用新型的多重柵極結(jié)構(gòu)以增加對于閘溝道的控制并抑制短溝道效應(yīng)的產(chǎn)生。除此之外，本實用新型的多重柵極結(jié)構(gòu)可提供足夠的驅(qū)動電流，有助于MOSFET作用原理于半導(dǎo)體組件上的繼續(xù)應(yīng)用，而不受到組件尺寸縮減的影響。
為達上述目的，本實用新型提供了一種多重柵極結(jié)構(gòu)，包括多個鰭型半導(dǎo)體層，沿一第一方向大體平行地排列，且由多個位于一絕緣層上的絕緣臺地所支撐，其中上述鰭型半導(dǎo)體層的底面大于與其與絕緣臺地的接觸面；以及一柵極導(dǎo)電層，沿一第二方向延伸且覆蓋于上述鰭型半導(dǎo)體層的部分表面上，且于柵極導(dǎo)電層與其所覆蓋的上述鰭型半導(dǎo)體層之間更設(shè)置有一柵極介電層，其中此柵極介電層更包覆于該柵極導(dǎo)電層所覆蓋部分表面內(nèi)的此等鰭型半導(dǎo)體層的底面。其中上述絕緣層是位于一半導(dǎo)體基底上，且上述的第一方向是大體正交于第二方向，而上述的鰭型半導(dǎo)體層具有圓滑化的上部邊角，以避免尖端放電現(xiàn)象。
此外，上述多重柵極更包括多個源極/漏極區(qū)，位于此多重柵極兩側(cè)未為該柵極導(dǎo)電層所覆蓋的該等鰭型半導(dǎo)體層內(nèi)，以構(gòu)成一具有多重柵極(multiple-gate)的多重柵極晶體管(multiple-gate transistor)。而此多重柵極晶體管(multiple-gate transistor)內(nèi)更包括多個淡摻雜源極/漏極區(qū)連接于上述的源極/漏極區(qū)，其中此等淡摻雜源極/漏極區(qū)是位于源極/漏極區(qū)間的鰭型半導(dǎo)體層內(nèi)。
本實用新型的多重柵極結(jié)構(gòu)，是形成于多個位于絕緣臺地上的半導(dǎo)體層內(nèi)，具有可同時開啟或關(guān)閉的多個平行于第一方向的閘溝道(gatechannel)，且借由柵極介電層與柵極導(dǎo)電層沿第二方向延伸且覆蓋于此等閘溝道所在的半導(dǎo)體層的兩對應(yīng)面及上表面外，更覆蓋于其未接觸絕緣臺地的底面，對于此等閘溝道的控制可較習(xí)知的柵極結(jié)構(gòu)為佳，而上述的第一方向與第二方向間具有一大體正交的連接關(guān)系。
此外，本實用新型的多重柵極結(jié)構(gòu)可搭配高介電常數(shù)介電材料(high-k gate dielectric)的使用以及可應(yīng)用于絕緣層上有硅(SOI)的半導(dǎo)體基底，有助于降低多重柵極晶體管所消耗的功率及相關(guān)有害的電氣效應(yīng)。
本實用新型是利用增加晶體管上閘溝道的數(shù)量，并將此等閘溝道并聯(lián)以形成一共構(gòu)的多重柵極晶體管，此等多重柵極晶體管可同時開啟更多的閘溝道，借此紓解電流的壓力，以提供通過晶體管的較大電子流量，并改善驅(qū)動電流。而借由本實用新型的多重柵極晶體管可解決前述尺寸縮小所衍生的問題，并提升半導(dǎo)體組件的效能。


圖1A至圖1I為一系列剖面圖，用以說明本實用新型一較佳實施例中所制作多重柵極的結(jié)構(gòu)及其制造方法。
圖2A至圖2F為一系列俯視圖，用以說明對應(yīng)于剖面圖1a至圖1k中的相對俯視情形。
符號說明100～半導(dǎo)體基底102～絕緣層102a～絕緣臺地
104、104a、104b～硅層106、106a～氧化層108、108a～罩幕層110～光阻層112～凹處114～介電層116～導(dǎo)電層114a～柵極介電層116a～柵極導(dǎo)電層118～光阻圖案120～淡摻雜離子植入122～淡摻雜源極/漏極區(qū)124～間隔物126～離子植入128～源極/漏極區(qū)130～金屬硅化物層HM～硬罩幕G～多重柵極具體實施方式
本實用新型將配合剖面圖1A至圖1I作說明本實用新型的多重柵極結(jié)構(gòu)的制作，并配合俯視圖2A至圖2F以輔助說明其俯視情形。
首先如圖1A所示，其顯示本實用新型的起始步驟，在該圖中，首先提供一基底，例如為一絕緣層上有半導(dǎo)體層的半導(dǎo)體基底，其來源可為絕緣層上有硅(silicon on insulator；SOI)或絕緣層上有硅鍺材料(SiGe)的半導(dǎo)體基底100。于此半導(dǎo)體基底100上具有一絕緣層102以及一半導(dǎo)體層104，而此絕緣層的材質(zhì)例如為二氧化硅，其厚度介于10～10000埃，而半導(dǎo)體層104的材質(zhì)可為硅或硅鍺材料，其厚度介于5～5000埃，在此則以一半導(dǎo)體材料的硅層104表示，以說明本實用新型的實施例。
接著于此硅層104上依序形成一氧化層106以及一罩幕層108，形成此氧化層106的方法例如為熱氧化法(thermal oxidation)，其材質(zhì)例如為二氧化硅(SiO2)，而形成罩幕層108的方法例如為化學(xué)氣相沉積法(CVD)，其材質(zhì)例如為氮化硅材料(Si3N4)。接著涂布一光阻材料(PR)于上述罩幕層108上，并經(jīng)由一微影及顯影程序以形成多個圖案化的光阻層110于罩幕層108上。此時，圖1A中剖面結(jié)構(gòu)是對應(yīng)于如俯視圖2A中A～A’切線內(nèi)的剖面情形，而此時的俯視情形則如圖2A中所示，于絕緣層102上(未顯示)為罩幕層108所覆蓋且具有多個圖案化的光阻層110于罩幕層108上，而此等圖案化的光阻層110則沿圖2A中平行于y軸的第一方向大體平行地排列。
接著，請參照圖1B，沿著上述圖案化的光阻層110，分別蝕刻罩幕層108及氧化層106，以分別形成圖案化的罩幕層108a及氧化層106a，以構(gòu)成多個硬罩幕HM，并于去除光阻層110后，再以此圖案化的硬罩幕HM作為蝕刻硬罩幕，接著于硅層104上定義出多個圖案化硅層104a，并蝕刻停止于絕緣層102上。此時，圖1B中的剖面結(jié)構(gòu)是對應(yīng)于俯視圖2B內(nèi)A～A’切線中的剖面情形，其俯視結(jié)構(gòu)如圖2B中所示，于絕緣層102上顯現(xiàn)出多個圖案化的罩幕層108a及其間所露出的部分絕緣層102，其中，于此等圖案化的罩幕層108a及其下方的氧化層106a與硅層104a亦沿先前光阻層110所定義方向，大體平行地于圖2B中y軸的第一方向排列。
請參照圖1C，接著蝕刻去除此等硬罩幕HM(即罩幕層108a與氧化層106a)，以留下多個硅層104a。接著，更進行一圓滑化程序以圓滑化硅層104a的上部邊角，上述圓滑化程序例如為(a)于制程溫度介于200～1000℃的氫氣氣氛下單一步驟的高溫氫氣熱退火程序(high temperature H2annealing)或為(b)利用一熱氧化程序于此等硅層104a表面形成一薄氧化層后再配合一蝕刻程序去除表面的薄氧化層，以達到圓滑化其上部邊角功效的兩步驟程序。經(jīng)由上述圓滑化程序所形成的多個上部邊角圓滑化且具有鰭型外觀(fin shape)的硅層104b后，接著進行一蝕刻程序以蝕刻絕緣層102，于絕緣層102內(nèi)蝕刻出多個凹處(recess)112并同時形成多個突懸(overhang)的絕緣臺地102a一體成形于絕緣層102上以支撐其上的多個硅層104b，且硅層104b的底面大于與絕緣臺地102a接觸的接觸面而露出部分未接觸絕緣臺地102a的硅層104b底面。上述的絕緣臺地102a距絕緣層102約5～500埃的深度，而此蝕刻程序則例如為一濕蝕刻程序。
請參照圖1D，接著形成一順應(yīng)性的介電層114覆蓋于絕緣層102、絕緣臺地102a及硅層104b表面，其中介電層114并覆蓋于硅層104b露出于絕緣臺地102a的底面部分，介電層114的形成方法例如為濺鍍法、熱氧化法或化學(xué)氣相沉積法(CVD)，其中較佳方法為衍生自化學(xué)氣相沉積法的原子層化學(xué)氣相沉積法(ALCVD)或熱氧化法，其厚度約介于5～50埃。而介電層114的材質(zhì)可選自一般常見的介電材料中二氧化硅(silicondioxide)或氮氧化硅(oxynitride)材料，亦可自相對電容率(relativepermittivity)大于5的高介電常數(shù)材料(high k dielectric)如氧化鋯(ZrO2)、氧化鉿(HfO2)、五氧化二鉭(Ta2O5)、氧化鈦(TiO2)以及氧化鋁(Al2O3)等中選用。值得注意地，在此若采用熱氧化法以形成此介電層114，則此順應(yīng)性的介電層將僅形成于硅層104b的周圍，而與圖1D中的圖示略有出入，在此圖1D中的介電層114則以采用化學(xué)氣相沉積法(CVD)所形成的順應(yīng)性介電層114表示。
接著形成一毯覆性導(dǎo)電層116覆蓋于介電層114上及一柵極的光阻圖案118于導(dǎo)電層116上，導(dǎo)電層116的材質(zhì)例如為復(fù)晶硅(polysilicon)、復(fù)晶硅鍺(poly-SiGe)或金屬，其形成方法例如為電漿加強型化學(xué)氣相沉積法(PECVD)或濺鍍法，其厚度約高于硅層104b表面500～2000埃。此時，于圖1D中的剖面結(jié)構(gòu)是對應(yīng)于俯視圖圖2C內(nèi)A～A’切線中的剖面情形，其俯視結(jié)構(gòu)則如圖2C中所示，為導(dǎo)電層116所覆蓋而僅顯現(xiàn)出位于導(dǎo)電層116上的沿一第二方向延伸的一柵極的光阻圖案118，此第二方向大體正交于此等硅層104b所排列的第一方向。
接著，請參照圖1E，沿著此柵極的光阻圖案118分別定義其下的導(dǎo)電層116與介電層114以分別形成一柵極導(dǎo)電層116a與一柵極介電層114a，并去除未為光阻圖案118所覆蓋區(qū)域內(nèi)的導(dǎo)電層116與介電層114材料后，再行去除此光阻圖案118，由上述部分覆蓋于此等硅層104b上的柵極導(dǎo)電層116a與柵極介電層114a以構(gòu)成一多重柵極G，此多重柵極G在此以圖1E中一橫跨于三獨立的硅層104b的三柵極結(jié)構(gòu)表示，實際多重柵極G所跨越的硅層的數(shù)量則可依照組件需求而作改變，而不在此加以限定其數(shù)量。
因整體結(jié)構(gòu)關(guān)系，在此更采用視角正交于圖1E的剖面圖1F以作說明。接著進行一斜角度的淡摻雜離子植入120，利用適當(dāng)?shù)碾x子源植入于多重柵極G兩側(cè)的硅層104b表面，并經(jīng)由一快速熱回火程序以形成淡摻雜源極/漏極區(qū)122于硅層104b內(nèi)及多重柵極G下方部分的硅層104b內(nèi)，以作為防止短溝道效應(yīng)(short channel effects；SCE)之用，而上述淡摻雜源極/漏極區(qū)122的形成方法亦可采用如電漿浸入式離子植入法(plasma immersion ion implantation)完成。
此時，于圖1E中的剖面結(jié)構(gòu)是對應(yīng)于俯視圖2D內(nèi)A～A’切線中的剖面情形，其俯視結(jié)構(gòu)如圖2D中所示，顯現(xiàn)出一多重柵極G沿圖2D中x方向的第二方向延伸，而于圖1F中的剖面結(jié)構(gòu)是對應(yīng)于俯視圖2D內(nèi)B～B’切線中的剖面情形，借由先前的淡摻雜離子植入120及一快速熱回火程序，于此多重柵極G兩側(cè)的多個硅層104b內(nèi)形成了淡摻雜源極/漏極區(qū)122。
請參閱圖1G，采用視角正交于多重柵極G的剖面圖以作說明，接著依照沉積-回蝕刻的方式，在多重柵極G的兩側(cè)壁形成一間隔物124，以作為柵極導(dǎo)電層116a的絕緣側(cè)壁，一般為二氧化硅層，此外，間隔物112亦可為氮化硅(Si3N4)層或氮氧化硅層(Oxynitride；SiOxNy)。
隨后，對多重柵極G兩側(cè)的硅層104b進行高濃度的離子植入126，即濃摻雜，以更形成多個源極/漏極區(qū)128于多重柵極G兩側(cè)的硅層104b內(nèi)，并連接于多重柵極G下方的硅層104b內(nèi)的多個淡摻雜源極/漏極區(qū)122，以構(gòu)成一多重柵極晶體管，而位于多重柵極G下方介于多個源極/漏極區(qū)128間的硅層104b，即為此多重柵極的閘溝道(gate channel)。此時，圖1G中的剖面結(jié)構(gòu)是對應(yīng)于俯視圖2E內(nèi)沿B～B’切線內(nèi)的剖面情形，而此時的俯視結(jié)構(gòu)則如圖2E中所示，僅顯現(xiàn)出多重柵極G(柵極導(dǎo)電層116a)與其兩側(cè)之間隔物124以及多個位于多重柵極G兩側(cè)硅104b層內(nèi)的源極/漏極區(qū)128及絕緣層102。而于圖2E中A～A’切線內(nèi)的剖面結(jié)構(gòu)則同于圖1E內(nèi)的剖面結(jié)構(gòu)，故不在于此另行圖示。
請參照俯視圖2F，當(dāng)先前制程所選用的柵極導(dǎo)電層116a材質(zhì)為多晶硅(polysilicon)時，在此可更進行一自對準(zhǔn)金屬硅化物制程(self-aligned sicilide)以于柵極導(dǎo)電層116a與源極/漏極區(qū)128的表面上形成金屬硅化物層(salicide)130，以降低柵極導(dǎo)電層116a與此等源極/漏極區(qū)128的阻值(resistance)，而上述金屬硅化物層材質(zhì)則例如為硅化鈷(CoSi2)、硅化鎳(NiSi)等耐火金屬的硅化物。
而對應(yīng)于俯視圖2F中A～A’及B～B’切線內(nèi)的剖面結(jié)構(gòu)則分別如圖1H及圖1I中所示，原先表面上的硅材料部分形成了自對準(zhǔn)金屬硅化物層130。
本實用新型的多重柵極G內(nèi)多個為柵極導(dǎo)電層116a與門極介電層104b所覆蓋且環(huán)繞的多個閘溝道(硅層104b)，于依實際的組件設(shè)計定義出實際的多個源極及漏極后(各位于多重柵極G的同側(cè))，配合適當(dāng)?shù)慕佑|結(jié)構(gòu)與此等漏極以及多重柵極G接觸后，即可借由MOSFET的操作原理，借由多重柵極G的運作同時開啟或關(guān)閉此等閘溝道，以提供適當(dāng)?shù)尿?qū)動電流，并利用本實用新型多重柵極G的環(huán)繞結(jié)構(gòu)，以達成對于此等閘溝道良好的控制效果。
權(quán)利要求1.一種多重柵極結(jié)構(gòu)，其特征在于包括多個鰭型半導(dǎo)體層，沿一第一方向平行地排列，且由多個位于一絕緣層上的絕緣臺地所支撐，其中該鰭型半導(dǎo)體層的底面大于與該絕緣臺地的接觸面；以及一柵極導(dǎo)電層，沿一第二方向延伸且覆蓋于該鰭型半導(dǎo)體層的部分表面上，且于該柵極導(dǎo)電層與其所覆蓋的該鰭型半導(dǎo)體層之間更設(shè)置有一柵極介電層，其中該柵極介電層更包覆于該柵極導(dǎo)電層所覆蓋部分表面內(nèi)的該鰭型半導(dǎo)體層的底面。
2.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該絕緣層是位于一半導(dǎo)體基底上。
3.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該第一方向正交于該第二方向。
4.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該鰭型半導(dǎo)體層具有圓滑化的上部邊角。
5.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于更包括多個源極/漏極區(qū)，位于該多重柵極結(jié)構(gòu)兩側(cè)未為該柵極導(dǎo)電層所覆蓋的該鰭型半導(dǎo)體層內(nèi)，以構(gòu)成一具有多重柵極的多重柵極晶體管。
6.根據(jù)權(quán)利要求5所述的多重柵極結(jié)構(gòu)，其特征在于更包括多個淡摻雜源極/漏極區(qū)連接于該源極/漏極區(qū)，其中該淡摻雜源極/漏極區(qū)是位于該源極/漏極區(qū)間的該鰭型半導(dǎo)體層內(nèi)。
7.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于于該柵極導(dǎo)電層兩側(cè)更包括一絕緣側(cè)壁。
8.根據(jù)權(quán)利要求6所述的多重柵極結(jié)構(gòu)，其特征在于于該絕緣側(cè)壁材質(zhì)為氮化硅或二氧化硅。
9.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該鰭型半導(dǎo)體層材質(zhì)為硅或硅鍺材料。
10.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該柵極介電層材質(zhì)為二氧化硅或氮氧化硅材質(zhì)。
11.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該柵極介電層的厚度介于5～50埃。
12.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該柵極介電層材質(zhì)為相對電容率大于5的材質(zhì)。
13.根據(jù)權(quán)利要求12所述的多重柵極結(jié)構(gòu)，其特征在于該相對電容率大于5的材質(zhì)為五氧化二鉭、氧化鉿、氧化鋯、氧化鈦或氧化鋁。
14.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該柵極導(dǎo)電層材質(zhì)為復(fù)晶硅、復(fù)晶硅鍺或金屬。
15.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于該絕緣臺地是一體成形于該絕緣層上。
16.根據(jù)權(quán)利要求15所述的多重柵極結(jié)構(gòu)，其特征在于該絕緣臺地與該絕緣層的材質(zhì)為二氧化硅。
17.根據(jù)權(quán)利要求1所述的多重柵極結(jié)構(gòu)，其特征在于于該柵極導(dǎo)電層上更包括一金屬硅化物層。
18.根據(jù)權(quán)利要求5所述的多重柵極結(jié)構(gòu)，其特征在于位于該多重柵極結(jié)構(gòu)兩側(cè)未為該柵極導(dǎo)電層所覆蓋的該鰭型半導(dǎo)體層內(nèi)的該源極/漏極區(qū)表面上更包括一金屬硅化物層。
19.根據(jù)權(quán)利要求17或18所述的多重柵極結(jié)構(gòu)，其特征在于該金屬硅化物層材質(zhì)為硅化鈷或硅化鎳。
專利摘要本實用新型是關(guān)于一種多重柵極結(jié)構(gòu)，包括多個鰭型半導(dǎo)體層，沿一第一方向大體平行地排列，且由多個位于一絕緣層上的絕緣臺地所支撐，其中上述鰭型半導(dǎo)體層的底面大于與其與絕緣臺地的接觸面；以及一柵極導(dǎo)電層，沿一第二方向延伸且覆蓋于上述鰭型半導(dǎo)體層的部分表面上，且于柵極導(dǎo)電層與其所覆蓋的上述鰭型半導(dǎo)體層之間更設(shè)置有一柵極介電層，其中此柵極介電層更包覆于該柵極導(dǎo)電層所覆蓋部分表面內(nèi)的此等鰭型半導(dǎo)體層的底面。
文檔編號H01L29/66GK2692841SQ20042004960
公開日2005年4月13日 申請日期2004年4月22日 優(yōu)先權(quán)日2004年4月22日
發(fā)明者陳豪育, 楊育佳, 楊富量 申請人:臺灣積體電路制造股份有限公司