專利名稱：半導(dǎo)體存儲(chǔ)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲(chǔ)器件及其制造方法，特別是涉及具有非易失性存儲(chǔ)器構(gòu)造的半導(dǎo)體存儲(chǔ)器件及其制造方法。
背景技術(shù)：
作為內(nèi)置于LSI內(nèi)的集成半導(dǎo)體存儲(chǔ)器之一有非易失性存儲(chǔ)器。該存儲(chǔ)器是一種即便是切斷LSI的電源存儲(chǔ)信息也會(huì)保留下來(lái)的元件，對(duì)于將LSI用于各種用途，是極其重要的元件。
關(guān)于作為半導(dǎo)體元件的非易失性存儲(chǔ)器，在S.Sze所著Wiley出版的半導(dǎo)體器件物理第2版(Physics of Semiconductor Devices，2ndedition，A Wiley-Interscience publication)的第496頁(yè)到506頁(yè)，可以看到所謂的浮置柵極型存儲(chǔ)器或使用絕緣膜的存儲(chǔ)器的記載(非專利文獻(xiàn)1)。根據(jù)該文獻(xiàn)，使用絕緣膜的存儲(chǔ)器是層疊絕緣膜，在其界面或絕緣膜中的陷阱等中蓄積電荷的存儲(chǔ)器，與浮置柵極型存儲(chǔ)器比較，不需要形成新的導(dǎo)電層。因此，人們知道可以與CMOSLSI工藝匹配性良好地形成存儲(chǔ)器。
但是，在迄今為止的絕緣膜中蓄積電荷的存儲(chǔ)器中，由于要求在進(jìn)行電荷的注入和釋放的同時(shí)，充分地具有電荷保持特性，故難以實(shí)現(xiàn)。相對(duì)于此，人們提出了這樣的方案不釋放電荷，而代之以通過(guò)注入具有不同極性的電荷來(lái)進(jìn)行存儲(chǔ)信息的改寫(xiě)。對(duì)于該動(dòng)作，在1997年的VLSI技術(shù)論壇(Symposium on VLSI Technology)第63頁(yè)上有記載。在該構(gòu)造中，使存儲(chǔ)器動(dòng)作的多晶硅柵極和進(jìn)行單元的選擇的柵極分開(kāi)形成(非專利文獻(xiàn)2)。此外，同樣的記載在美國(guó)專利5969383(US005969383)中也可以看到(專利文獻(xiàn)1)。
可以推測(cè)在本存儲(chǔ)單元構(gòu)造中，基本上以NMOS為基礎(chǔ)，如圖1所示，在選擇柵極502的旁邊設(shè)置有由存儲(chǔ)器柵極501構(gòu)成的2個(gè)晶體管。
在硅襯底101上相對(duì)地設(shè)置擴(kuò)散層電極202、201，其間中間隔著柵極絕緣膜902、901配置選擇柵極502、存儲(chǔ)器柵極501。與這些柵極相對(duì)應(yīng)地在半導(dǎo)體襯底上形成各溝道302、301。圖2示出了該構(gòu)造的等效電路。存儲(chǔ)器柵極的柵極絕緣膜901是以硅氧化膜夾著硅氮化膜的構(gòu)造形成的，成為所謂的MONOS(金屬-氧化物-氮化物-氧化物-半導(dǎo)體(硅)，Metal-Oxide-Nitride-Oxide-Semiconductor(Silicon))構(gòu)造。選擇柵極502的柵極絕緣膜902是硅氧化膜。分別以選擇柵極和存儲(chǔ)器柵極為掩膜形成擴(kuò)散層電極202、201。另外，在這里，所謂選擇柵極指的是與等效電路中的選擇晶體管1對(duì)應(yīng)的柵極，所謂存儲(chǔ)器柵極指的是與存儲(chǔ)器晶體管2對(duì)應(yīng)的柵極。
作為該存儲(chǔ)單元的基本動(dòng)作，認(rèn)為有(1)寫(xiě)入、(2)擦除、(3)保持、(4)讀出這4種狀態(tài)。但是，這4種狀態(tài)的稱呼，是有代表性的稱呼，對(duì)于寫(xiě)入和擦除，根據(jù)看法，也可以使用相反的稱呼。此外，動(dòng)作操作也是使用有代表性的進(jìn)行說(shuō)明，但是也可以考慮各種不同的操作方法。在這里，為了便于說(shuō)明對(duì)用NMOS類型形成的存儲(chǔ)單元進(jìn)行說(shuō)明，但是，從原理上說(shuō)即便是PMOS類型也可以同樣地形成。
(1)寫(xiě)入時(shí)，向存儲(chǔ)器柵極側(cè)擴(kuò)散層電極201提供正電位，向選擇柵極側(cè)擴(kuò)散層電極202提供與襯底101相同的接地電位。給存儲(chǔ)器柵極501施加高于存儲(chǔ)器柵極側(cè)擴(kuò)散層電極201的柵極過(guò)驅(qū)動(dòng)電壓，由此使存儲(chǔ)器柵極501下的溝道301成為導(dǎo)通狀態(tài)。在這里，使選擇柵極的電位為比閾值高0.1～0.2V的值，由此使之成為導(dǎo)通狀態(tài)。這時(shí)，由于在2個(gè)柵極901、902的邊界附近產(chǎn)生最強(qiáng)的電場(chǎng)，故在該區(qū)域中產(chǎn)生大量的熱電子，并被注入到存儲(chǔ)器柵極側(cè)。該現(xiàn)象就是人們所熟知的源極側(cè)注入(Source Side InjectionSSI)。對(duì)于該現(xiàn)象，在IEEE InternationalElectron Device Meeting，Technical Digest，pp 584-587，1986中可以見(jiàn)到A.T.Wu等人的報(bào)告(非專利文獻(xiàn)3)。在這里，雖然使用的是浮置柵極型的存儲(chǔ)單元，但是在絕緣膜型中注入結(jié)構(gòu)也是同樣的。作為該方式的熱電子注入的優(yōu)點(diǎn)，電場(chǎng)集中在選擇柵極與存儲(chǔ)器柵極的邊界附近，故在存儲(chǔ)器柵極的選擇柵極側(cè)端部集中地進(jìn)行注入。此外，對(duì)于浮置柵極型，電荷保持層用電極構(gòu)成，對(duì)于絕緣膜型，由于蓄積在絕緣膜中，故電子保持在極其狹窄的區(qū)域內(nèi)。
(2)擦除時(shí)，給存儲(chǔ)器柵極提供負(fù)電位，給存儲(chǔ)器柵極側(cè)擴(kuò)散層電極201提供正電位。借助于此，在擴(kuò)散層端部的存儲(chǔ)器柵極901與擴(kuò)散層電極201重疊的區(qū)域中，產(chǎn)生強(qiáng)反轉(zhuǎn)。借助于該強(qiáng)反轉(zhuǎn)，可以引起能帶間隧道現(xiàn)象，產(chǎn)生空穴。對(duì)于該能帶間隧道現(xiàn)象，在例如IEEEInternational Electron Device Meeting，Technical Digest，pp 718-721，1987中可以見(jiàn)到T.Y.Chan等人的報(bào)告(非專利文獻(xiàn)4)。在該存儲(chǔ)單元中，所產(chǎn)生的空穴，向溝道方向加速，由存儲(chǔ)器柵極的偏置電壓牽引，注入到MONOS膜中，由此進(jìn)行擦除動(dòng)作。即，可以借助于所注入的空穴拉低因電子電荷而升高的存儲(chǔ)器柵極的閾值。該擦除方式的優(yōu)點(diǎn)在于由于是在擴(kuò)散層端部產(chǎn)生空穴，故可集中地向存儲(chǔ)器柵極501的擴(kuò)散層側(cè)端部注入空穴。
(3)在保持時(shí)，電荷作為注入到絕緣膜MONOS中的載流子的電荷來(lái)保持。由于絕緣膜中的載流子移動(dòng)極少而且移動(dòng)得慢，故即便是未給電極施加電壓，也可以良好地進(jìn)行保持。
(4)在讀出時(shí)，給選擇柵極側(cè)擴(kuò)散層電極202提供正電位，給選擇柵極502提供正電位，使選擇柵極302下的溝道成為導(dǎo)通狀態(tài)。在這里，通過(guò)提供能判斷由寫(xiě)入、擦除狀態(tài)引起的存儲(chǔ)器柵極的閾值差的適當(dāng)?shù)拇鎯?chǔ)器柵極電位(即，寫(xiě)入狀態(tài)的閾值與擦除狀態(tài)的閾值的中間電位)，能使所保持的電荷信息作為電流讀出。
US005969383[專利文獻(xiàn)1]日本特開(kāi)2002-231829[非專利文獻(xiàn)1]S.Sze著Physics of Semiconductor Devices，2ndedition，A Wiley-Interscience publication第496-506頁(yè)[非專利文獻(xiàn)2]1997年Symposium on VLSI Technology第63頁(yè)[非專利文獻(xiàn)3]IEEE International Electron Device Meeting，Technical Digest，pp 584-587，1986[非專利文獻(xiàn)4]IEEE International Electron Device Meeting，Technical Digest，pp 718-721，1987發(fā)明內(nèi)容圖3示出了實(shí)現(xiàn)上述現(xiàn)有技術(shù)的存儲(chǔ)單元的剖面構(gòu)造。圖3是所謂的分裂柵極型單元構(gòu)造的例子。這樣的例子，可在例如日本特開(kāi)2002-231829號(hào)等中看到(專利文獻(xiàn)2)。為了提高使用分裂柵極型單元構(gòu)造的存儲(chǔ)單元的可伸縮性(scalability)，使用高加工性的多晶硅的、所謂的側(cè)壁間隔物的存儲(chǔ)器柵極加工是有益的。圖3是其有代表性的例子。與半導(dǎo)體襯底101相對(duì)地形成擴(kuò)散層電極201、202。與在這些擴(kuò)散層電極201、202間形成的溝道205、206相對(duì)應(yīng)地配置選擇柵極502和存儲(chǔ)器柵極501。中間分別隔著絕緣膜902、901地形成選擇柵極502和存儲(chǔ)器柵極501。此外，在該例子中，在擴(kuò)散層電極201、202和各柵極501、502的上部配置有硅化物層。
該構(gòu)造的優(yōu)點(diǎn)是通過(guò)減小存儲(chǔ)器柵極的柵極長(zhǎng)度(Lgm)，能容易地進(jìn)行空穴的注入。但是，如果以利用通常的側(cè)壁間隔物的形式形成，則會(huì)產(chǎn)生存儲(chǔ)器柵極電極的布線電阻不能減小反而增大的問(wèn)題。該布線電阻的問(wèn)題，不適于集成半導(dǎo)體非易失性存儲(chǔ)單元。即，這是因?yàn)樵诎汛鎯?chǔ)單元配置成矩陣狀時(shí)，必須把柵極用的導(dǎo)體層用做布線的緣故。例如，柵極電阻的增大，會(huì)使電位供給不穩(wěn)定，對(duì)于單元的高速動(dòng)作來(lái)講是大的問(wèn)題。因此，為了解決該問(wèn)題，減小柵極電阻，可以考慮使在現(xiàn)有的CMOS中普遍使用的由多晶硅形成的柵極電極硅化物化。
圖3示出了應(yīng)用了現(xiàn)有的自對(duì)準(zhǔn)硅化物工藝(salicide)的情況下的情形。在各柵極501、502的上部設(shè)置有硅化物層554、555。由該圖可知，與選擇柵極的柵極長(zhǎng)度(Lcg)相比，柵極長(zhǎng)度(Lmg)短的存儲(chǔ)器柵極，存在由于硅化物材料所具有的尺寸依賴性而不能充分地降低電阻的問(wèn)題。解決該問(wèn)題的對(duì)策又產(chǎn)生新的問(wèn)題。即，為了降低柵極用導(dǎo)體層的電阻，如果把上述硅化物層(xm)形成得較厚，則必須在同一工序中形成的擴(kuò)散層電極201、202的硅化物層254、255也將增厚。為此，需要進(jìn)一步加深擴(kuò)散層201、202。這樣，有損于單元的可擴(kuò)展性。
此外，在本例中，由于把存儲(chǔ)器柵極形成為由多晶硅構(gòu)成的側(cè)壁間隔物，故如果使半導(dǎo)體襯底側(cè)的擴(kuò)散層電極201、202和柵極502、501上部同時(shí)硅化物化，則認(rèn)為在柵極擴(kuò)散層間，即，硅化物555和硅化物554產(chǎn)生短路。為了避免該問(wèn)題，在日本特開(kāi)2002-231829號(hào)公報(bào)中，報(bào)告了使硅化物化的材料層僅僅覆蓋半導(dǎo)體襯底側(cè)的擴(kuò)散層那樣的工藝(專利文獻(xiàn)2)。但是，該方法產(chǎn)生了新的問(wèn)題不能使選擇柵極和擴(kuò)散層都低電阻化。
另一方面，為了降低電阻而不使用硅化物反應(yīng)，例如，可以考慮用鎢之類的高熔點(diǎn)金屬形成存儲(chǔ)器柵極。但是，在該情況下，與多晶硅比較，不僅加工性變差，而且不能通過(guò)以柵極為掩膜進(jìn)行離子注入來(lái)用自對(duì)準(zhǔn)工藝形成源極、漏極擴(kuò)散層電極。這是因?yàn)榻饘僖螂x子注入而引起的撞擊(knock on)現(xiàn)象從用做掩膜的柵極被注入到襯底中的緣故。
因此，本發(fā)明的目的在于解決上述各問(wèn)題，提供具有低電阻的存儲(chǔ)器柵極的分裂柵極構(gòu)造的絕緣柵型非易失性存儲(chǔ)器。
本申請(qǐng)發(fā)明的要點(diǎn)如下。即，在用多晶硅加工了存儲(chǔ)器柵極之后，以例如ONO膜為保護(hù)膜僅僅使存儲(chǔ)器柵極硅化物化。根據(jù)該工藝，能與在成為源極或漏極的雜質(zhì)擴(kuò)散區(qū)域中的硅化物層分開(kāi)地進(jìn)行存儲(chǔ)器柵極的低電阻化?？梢允勾鎯?chǔ)器柵極的硅化物層形成得比在成為源極或漏極的雜質(zhì)擴(kuò)散區(qū)域中的硅化物層厚度更厚。此外，使存儲(chǔ)器柵極的硅化物層厚度最大，由此能使存儲(chǔ)器柵極完全變成硅化物層。因此，可以實(shí)現(xiàn)低的柵極電阻。
在選擇柵極的側(cè)壁上，以中間隔著絕緣膜形成的所謂的側(cè)壁形成分裂柵極型存儲(chǔ)單元的上述存儲(chǔ)器柵極，由此，能減小存儲(chǔ)器柵極的柵極長(zhǎng)度。因此，可以使從存儲(chǔ)器柵極的選擇柵極側(cè)端部進(jìn)行的載流子注入變得容易起來(lái)，并且，盡管柵極長(zhǎng)度短，但也可以使用電阻足夠低的低電阻材料，故可以形成在實(shí)用上電阻足夠低的低電阻的存儲(chǔ)器柵極。在這里，分裂柵極型存儲(chǔ)單元的存儲(chǔ)器晶體管的柵極絕緣膜，使用第1硅氧化膜、硅氮化膜和第2硅氧化膜的層疊體，這是有代表性的形式。
另外，本申請(qǐng)發(fā)明的分裂柵極型存儲(chǔ)單元的等效電路與圖2是同樣的。即，基本的形式是在硅襯底上相對(duì)地設(shè)置雜質(zhì)擴(kuò)散層電極，在其間中間隔著柵極絕緣膜地配置選擇柵極和存儲(chǔ)器柵極。與這些柵極相對(duì)應(yīng)地在半導(dǎo)體襯底上形成各溝道。此外，本申請(qǐng)發(fā)明的非易失性存儲(chǔ)器件的寫(xiě)入、擦除、保持和讀出的基本形式的思考方法本身，與在背景技術(shù)欄中所說(shuō)明的是同樣的。
以下，列舉主要的本申請(qǐng)發(fā)明的各方案。
本發(fā)明的第1方案，在半導(dǎo)體基體的主表面上具有溝道區(qū)域；夾著上述溝道區(qū)域配置的第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域；在上述溝道區(qū)域上中間隔著第1柵極絕緣膜形成的第1柵極電極(即，選擇電極)；以及在上述第1柵極電極的上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域中的任何一方的側(cè)面中間隔著隔離用絕緣膜地、而且在上述溝道區(qū)域上中間隔著第2柵極絕緣膜地作為薄層形成的第2柵極電極(即，存儲(chǔ)器柵極)；而且，上述第2柵極電極由硅化物形成。因此該非易失性半導(dǎo)體存儲(chǔ)器件，控制向上述第1柵極電極和第2柵極電極以及上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域施加的電位，并控制電荷向上述第2柵極絕緣膜的蓄積和讀出。
本申請(qǐng)發(fā)明的其它表現(xiàn)，即，第2方案，具有在硅基體上形成的第1絕緣柵型場(chǎng)效應(yīng)晶體管、上述第1絕緣柵型場(chǎng)效應(yīng)晶體管柵極和第2絕緣柵型場(chǎng)效應(yīng)晶體管，它們與上述第1絕緣柵型場(chǎng)效應(yīng)晶體管所具有的第1柵極電極、以及上述第2絕緣柵型場(chǎng)效應(yīng)晶體管所具有的第2柵極電極在同一方向上延伸。因此，在上述硅基體上，在與上述第1柵極電極和第2柵極電極的延伸方向正交的方向上依次具有第1擴(kuò)散層電極；上述第1柵極電極和中間隔著第1柵極絕緣膜地與上述第1柵極電極相對(duì)并被其控制的第1溝道；上述第2柵極電極和中間隔著第2柵極絕緣膜地與上述第2柵極電極相對(duì)并被其控制的第2溝道，以及第2擴(kuò)散層電極。上述第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵極絕緣膜具有電荷保持功能，而且，通過(guò)向上述第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵極絕緣膜注入載流子，用載流子所具有的電荷使在上述第1擴(kuò)散層電極與上述第2擴(kuò)散層電極間流動(dòng)的電流的、上述第2柵極電極的電壓特性變化。在本申請(qǐng)發(fā)明中，上述第2柵極電極，在上述第1柵極與上述溝道方向相對(duì)的側(cè)面之中的上述第2擴(kuò)散層電極側(cè)，由夾著絕緣膜層形成的硅化物的薄層形成，這是極其重要的。上述第2柵極電極的硅化物的薄層是鎳硅化物，是最實(shí)用的硅化物材料。
另外，在本申請(qǐng)發(fā)明的非易失性存儲(chǔ)器件中，實(shí)用的是上述第1柵極電極由多晶硅層和硅化物層的層疊構(gòu)造形成，上述第2柵極電極由單一的硅化物材料形成。
通常，在本申請(qǐng)發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件中，上述第1擴(kuò)散層電極和上述第2擴(kuò)散層電極具有硅化物區(qū)域。但是，如后面具體所示的那樣，用不同的步驟執(zhí)行第2柵極電極的硅化物化的步驟和第1擴(kuò)散層電極以及上述第2擴(kuò)散層電極的硅化物化的步驟，能形成滿足各硅化物的各條件的電極。
接下來(lái)，對(duì)本申請(qǐng)發(fā)明的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法進(jìn)行說(shuō)明。
本申請(qǐng)發(fā)明的制造方法，是在基體的主表面上離開(kāi)配置包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域，在上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間中間隔著柵極絕緣膜配置第1柵極電極和第2柵極電極的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，包括以下步驟在硅基體上，形成第1柵極絕緣膜的步驟；在上述第1柵極絕緣膜上形成第1柵極電極的步驟；形成第2柵極絕緣膜的步驟；在上述第2柵極絕緣膜上形成第2柵極電極的步驟；把上述第2柵極電極置換成低電阻金屬材料的步驟；以及在上述第1柵極電極上形成硅化物層的步驟。
以下，進(jìn)一步示出更具體的制造方法。
即，在基體的主表面上離開(kāi)配置包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域，在上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間中間隔著柵極絕緣膜配置第1柵極電極和第2柵極電極的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，包括以下步驟
在硅基體上，中間隔著第1柵極絕緣膜形成第1柵極電極的步驟；在之前的步驟中準(zhǔn)備的半導(dǎo)體基體的主表面上形成第2柵極絕緣膜層的步驟；在上述第2柵極絕緣膜上形成多晶硅層的步驟；用各向異性刻蝕選擇性地刻蝕上述多晶硅層，在上述第1柵極電極的上述溝道方向上的一對(duì)側(cè)面的至少一方側(cè)壁狀地形成第2柵極電極的步驟；相對(duì)于上述第1柵極電極和第2柵極電極的區(qū)域形成包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的步驟；在之前的步驟中準(zhǔn)備的半導(dǎo)體基體上，形成用來(lái)使上述多晶硅層硅化物化的金屬層的步驟；使由上述多晶硅層構(gòu)成的第2柵極電極硅化物化的步驟；除去未反應(yīng)的用來(lái)進(jìn)行硅化物化的金屬層的步驟；在上述第1柵極電極和第2柵極電極兩個(gè)電極構(gòu)成的凸?fàn)顓^(qū)域的上述溝道方向的一對(duì)側(cè)面至少形成絕緣膜的步驟；使上述包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的至少一部分低電阻金屬化的步驟。
此時(shí)，切合實(shí)際且有用的是上述低電阻金屬化的步驟是硅化物化的步驟。另外，切合實(shí)際且有用的是形成上述包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的步驟，以上述第1柵極電極和第2柵極電極的區(qū)域?yàn)檠谀^(qū)域進(jìn)行離子注入，自對(duì)準(zhǔn)地形成包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域。
此外，從本申請(qǐng)發(fā)明的目的來(lái)看，最好是對(duì)上述第2柵極電極進(jìn)行硅化物化的步驟，分開(kāi)進(jìn)行使整個(gè)上述第2柵極電極硅化物化。低電阻化的步驟，作為具體例，從實(shí)際的便利性考慮，硅化物化的步驟可進(jìn)行如下的變更。首先，在上述低電阻金屬化的步驟中，可以與上述第1柵極電極的上部的低電阻金屬化合起來(lái)進(jìn)行。
另外，在側(cè)壁狀地形成了上述第2柵極電極的步驟之后，使上述側(cè)壁狀的硅化物化的第2柵極電極的厚度變薄(即，深刻蝕)，使該第2柵極電極與成為源極或漏極的雜質(zhì)區(qū)域隔開(kāi)適當(dāng)?shù)拈g隔，在該狀態(tài)下，能在同一步驟中進(jìn)行第2柵極電極與成為源極或漏極的雜質(zhì)區(qū)域的低電阻金屬化。
本申請(qǐng)發(fā)明，提供使存儲(chǔ)器晶體管的柵極電極和成為源極、漏極的雜質(zhì)區(qū)域的低電阻化滿足它們各自的要求的、具有分裂柵極的絕緣柵極型非易失性半導(dǎo)體存儲(chǔ)器件的新的構(gòu)造及其制造方法。
此外，這樣的構(gòu)造適用于存儲(chǔ)單元陣列的配置。


圖1是用來(lái)說(shuō)明存儲(chǔ)單元構(gòu)造的有代表性的元件剖面圖。
圖2是用來(lái)說(shuō)明存儲(chǔ)單元構(gòu)造的等效電路圖。
圖3是說(shuō)明現(xiàn)有構(gòu)造的課題的元件剖面構(gòu)造圖。
圖4是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖5是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖6是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖7是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖8是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖9是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖10是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖11是說(shuō)明元件制造工序的剖面構(gòu)造圖。
圖12是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖13是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖14是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖15是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖16是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖17是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖18是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖19是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖20是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖21是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖22是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
圖23是說(shuō)明本發(fā)明的第2元件制造工序的剖面構(gòu)造圖。
具體實(shí)施例方式
(實(shí)施例1)以下，參照本發(fā)明的實(shí)施例詳細(xì)地說(shuō)明本發(fā)明。首先，以作為本發(fā)明的主要部分的存儲(chǔ)器柵極為中心說(shuō)明形成法和本發(fā)明的構(gòu)造。
圖4～圖10的剖面圖示意地示出了作為本發(fā)明的實(shí)施例1的半導(dǎo)體器件。
按照通常的半導(dǎo)體器件的制造方法，準(zhǔn)備具有阱101的半導(dǎo)體基體。在阱101的有源區(qū)域的表面形成3nm的柵極氧化膜902之后，用CVD法淀積200nm摻雜了磷的多晶硅。然后，用通常的光刻技術(shù)把上述多晶硅層加工成所要的形狀，形成選擇柵極502(圖4)。
接著，在形成了作為電荷保持層的硅氧化膜、硅氮化膜、硅氧化膜的層疊構(gòu)造901(以下，縮寫(xiě)為ONO)之后，淀積60nm摻雜了磷的多晶硅501(圖5)。這時(shí)，構(gòu)成層疊構(gòu)造的各絕緣膜，把其厚度分別設(shè)定在例如從襯底側(cè)起2nm-7nm、5nm-12nm和5nm-10nm的范圍內(nèi)。但是，該膜厚當(dāng)然可以根據(jù)應(yīng)用進(jìn)行最優(yōu)化。另外，圖中把層疊膜表示為標(biāo)記901而不是表示每一層。另外，該第1硅氧化膜、硅氮化膜和第2硅氧化膜的層疊體，在襯底側(cè)的第1硅氧化膜是用來(lái)形成與襯底之間電位勢(shì)壘的絕緣膜，中間的硅氮化膜是用來(lái)在與第1和第2硅氧化膜中的每一者之間的界面上以及在硅氮化膜中的至少一方上形成俘獲載流子的能級(jí)的絕緣膜。第2硅氧化膜是用來(lái)在與第2柵極電極之間形成電位勢(shì)壘的絕緣膜。
在與襯底面垂直的方向上對(duì)多晶硅501進(jìn)行各向異性刻蝕，由此在選擇柵極502的側(cè)面形成間隔物503、504(圖6)。
以基底的ONO膜901為阻擋層用刻蝕除去單側(cè)的間隔物503。在這里，以選擇柵極502和多晶硅的間隔物503、504的區(qū)域?yàn)檠谀ぃM(jìn)行砷離子注入，形成擴(kuò)散層電極201、202(圖7)。這時(shí)，由于掩膜都是多晶硅，故可以采用通常的用來(lái)進(jìn)行摻雜和激活的熱處理工藝。
用濺射法分別淀積厚度40nm、10nm的鎳和鈦氮化物的層疊膜651(圖8)。
在500℃下進(jìn)行熱處理，由此使已與層疊膜651中的鎳層接觸的多晶硅501進(jìn)行反應(yīng)，形成鎳硅化物554。然后，借助于使用鹽酸和過(guò)氧化氫水的濕法刻蝕除去未反應(yīng)的鎳等(圖9)。借助于該工藝，可以得到用鎳硅化物形成的存儲(chǔ)器柵極554。這時(shí)，由于擴(kuò)散層電極201、202和選擇柵極502，已被ONO膜901覆蓋起來(lái)，故不會(huì)產(chǎn)生硅化物反應(yīng)。
從本實(shí)施例可知，在本發(fā)明中，第2晶體管的柵極，由夾著絕緣膜層地形成在第1柵極的側(cè)面的、所謂的間隔物構(gòu)成，而且上述第2晶體管的柵極用單一的硅化物材料形成。
在用CVD法淀積硅氧化膜930之后，與襯底面垂直地進(jìn)行各向異性刻蝕，由此使選擇柵極上和襯底上的擴(kuò)散層電極區(qū)域露出來(lái)，并再次用鎳進(jìn)行硅化物化(圖10)。借助于此，可以在擴(kuò)散層201、202和選擇柵極502上形成硅化物層254、255和555。這時(shí)，存儲(chǔ)器柵極554，已經(jīng)完全硅化物化，故即便是施加熱處理也可以穩(wěn)定地存在。因此，可以進(jìn)行第1柵極502的上部和襯底的擴(kuò)散層電極部201、202的硅化物化(硅化物層555和254、255的形成)。
如以上所詳細(xì)地說(shuō)明的那樣，能提供第2柵極硅化物化和第1柵極502的上部和襯底的擴(kuò)散層電極部201、202的硅化物化滿足各自所要求的特性的半導(dǎo)體存儲(chǔ)器件。
在本發(fā)明的工藝中，把硅化物工序分成為2個(gè)工序，但是，由于不論哪一者都用自對(duì)準(zhǔn)工藝形成，該自對(duì)準(zhǔn)工藝使用現(xiàn)有的間隔物工藝，故可以對(duì)準(zhǔn)性良好地進(jìn)行低電阻化。此外，在圖10中，氧化膜930覆蓋存儲(chǔ)器柵極，但是，如圖11所示，即便是在存儲(chǔ)器柵極554上沒(méi)有氧化膜930而形成開(kāi)口，從發(fā)明的宗旨來(lái)看當(dāng)然也沒(méi)有問(wèn)題，這是不言而喻的。
如以上所詳細(xì)地說(shuō)明的那樣，在選擇柵極和絕緣膜中具有保持電荷的存儲(chǔ)器柵極、在用側(cè)壁間隔物形成存儲(chǔ)器柵極的非易失性半導(dǎo)體存儲(chǔ)器件中，用單一金屬材料形成存儲(chǔ)器柵極，由此能降低存儲(chǔ)器柵極的電阻。在本例中，示出的是用單一金屬材料形成存儲(chǔ)器柵極的例子，但是，并非一定要是單一金屬材料不可，只要存儲(chǔ)器柵極的硅化物層厚度至少比在擴(kuò)散層201、202和選擇柵極502上形成的硅化物層厚度厚即可，即便是多晶硅和硅化物的復(fù)合材料也沒(méi)有問(wèn)題。這里所說(shuō)的硅化物層厚度，是指?jìng)?cè)壁間隔物的側(cè)壁的曲部表面的法線方向的厚度。
根據(jù)本實(shí)施例，除了可以減低存儲(chǔ)器柵極的電阻之外，還可以使用與在存儲(chǔ)器柵極的低電阻化中所用的材料不同的金屬進(jìn)行選擇柵極和擴(kuò)散層電極的硅化物化。此外，由于在選擇柵極和擴(kuò)散層電極的硅化物化之前進(jìn)行了存儲(chǔ)器柵極的硅化物化，故可以用選擇柵極和擴(kuò)散層電極的硅化物化的熱處理促進(jìn)存儲(chǔ)器柵極的硅化物化，可以進(jìn)一步低電阻化。
(實(shí)施例2)本實(shí)施例示出了包括集成電路中的存儲(chǔ)單元部和存儲(chǔ)器外圍電路部的制造工序。從圖12～圖23，是按照工序順序示出了本實(shí)施例的半導(dǎo)體器件的示意剖面圖。本實(shí)施例，示出了逐步形成存儲(chǔ)單元部和存儲(chǔ)器外圍電路部，特別是由于在寫(xiě)入等中需要高電壓而形成高耐壓元件部和通常的元件部的情形。
在上述圖12中，存儲(chǔ)單元部(1)和存儲(chǔ)器外圍電路部，特別是在寫(xiě)入等中需要高電壓的高耐壓元件部(2)和通常的元件部(3)的各區(qū)域用上述各標(biāo)記表示。在圖13～圖14中，雖然沒(méi)有進(jìn)行這些區(qū)域的特別表示，但是對(duì)應(yīng)的區(qū)域與圖12的區(qū)域是同樣的。此外，在圖15中，示出了上述各區(qū)域(1)、(2)、(3)的更為具體的作用，即是作為MONOS(1)，外圍高耐壓電路部(2)和微細(xì)CMOS(3)表示出來(lái)的。在圖16～圖23中，雖然沒(méi)有進(jìn)行這些區(qū)域的特別表示，但是對(duì)應(yīng)的區(qū)域與圖15的區(qū)域是同樣的。
在這里，示出了NMOS，但是實(shí)際上是用已知的離子注入法等形成了CMOS。此外，為了提供良好的元件特性使用的是在元件隔離區(qū)域形成之前形成柵極絕緣膜的工藝，但是，本發(fā)明的提供高電場(chǎng)的構(gòu)造，本質(zhì)上是與元件隔離區(qū)域的形成法無(wú)關(guān)的構(gòu)造，故可以在進(jìn)行了以前一直廣為使用的元件隔離工序，例如STI(淺溝槽隔離，Shallow TrenchIsolation)或LOCOS之后，再進(jìn)行柵極絕緣膜形成工序。
在對(duì)襯底表面進(jìn)行熱氧化后，借助于離子注入法在襯底表面形成阱101、102和103。在除去了襯底表面的熱氧化膜之后，進(jìn)行犧牲氧化并再次除去，形成柵極氧化膜905和902。這些氧化膜的形成要使用2階段的氧化膜形成工序。首先，由于高耐壓部(2)具有最厚的柵極絕緣膜905，故根據(jù)其膜厚進(jìn)行氧化，其它的部分用光刻法除去。其次，把其它的區(qū)域(1)、(3)合并起來(lái)進(jìn)行氧化，形成3nm的絕緣膜902。在該第2次的氧化時(shí)，最初形成的高耐壓部的柵極絕緣膜905也變厚。因此，在最初的氧化時(shí)，可以將該膜厚變化量估算進(jìn)去來(lái)進(jìn)行氧化。此外，在需要更多的膜厚種類的情況下，可通過(guò)反復(fù)進(jìn)行該工序來(lái)形成。此外，人們還知道與光致抗蝕劑接觸的氧化膜會(huì)引起耐壓下降。因此，也可以在涂敷光致抗蝕劑之前用CVD法淀積5nm左右的氧化膜。對(duì)于氟酸，CVD膜具有比熱氧化膜更快的刻蝕速度，故即便是進(jìn)行淀積，在除去不要部分的柵極絕緣膜時(shí)也可以容易地除掉(圖12)。
在柵極絕緣膜形成后，用CVD法淀積30nm的多晶硅550和50nm的硅氮化膜(950)(圖13)。
在對(duì)元件隔離區(qū)域進(jìn)行圖形化，并將氮化膜950、多晶硅550、柵極絕緣膜905/902和襯底刻蝕300nm，形成溝551(圖14)。
在使露出來(lái)的硅襯底表面熱氧化10nm左右之后，用CVD法淀積500nm的硅氧化膜。通過(guò)用CMP法研磨該硅氧化膜進(jìn)行平坦化，使得淀積的氮化膜表面露出來(lái)，向溝551內(nèi)部埋入氧化膜960。此外，用濕法刻蝕除去基體凸部表面的氮化膜950。在這里，如果需要，還可以對(duì)溝道表面進(jìn)行離子注入雜質(zhì)240，用來(lái)設(shè)定閾值。圖中的標(biāo)記240是高耐壓部，但也可以使用存儲(chǔ)單元的選擇柵極，例如，在Vcg＝0V的截止?fàn)顟B(tài)下設(shè)定選擇柵極的閾值，使得電流值為10-9A/μm(圖15)。
淀積150nm的多晶硅(560)，在向NMOS區(qū)域高濃度地?fù)诫s磷之后，再用CVD法層疊50nm的氧化膜(970)(圖16)。
把存儲(chǔ)單元的形成存儲(chǔ)器柵極的一側(cè)的氧化膜970、多晶硅560和550的層疊膜刻蝕加工成所要的形狀。以該圖形為掩膜離子注入p型雜質(zhì)241，由此可以提高與之后形成的擴(kuò)散層之間的PN結(jié)的電場(chǎng)，并且能設(shè)定閾值(圖17)。
對(duì)到此為止所準(zhǔn)備的半導(dǎo)體襯底的表面進(jìn)行犧牲氧化后，借助于熱氧化形成4nm的硅氧化膜。然后，淀積8nm的硅氮化膜和7nm的硅氧化膜。圖中，把該層疊膜表示為901。最后的氧化膜，通過(guò)氧化氮化膜而形成，由此形成高耐壓膜。這時(shí)在下層硅氧化膜形成中，使用ISSG(In-Situ Steam Generation)氧化法，由此即便是在含有大量雜質(zhì)的多晶硅和單晶硅上，也可以減小生長(zhǎng)速度差。為此，可以得到平滑的膜形狀。這些膜厚結(jié)構(gòu)，隨半導(dǎo)體器件的使用法而改變，故在這里僅僅示出代表性的結(jié)構(gòu)。例如，為了使電荷保持時(shí)間更長(zhǎng)，通過(guò)增加上下的氧化膜膜厚來(lái)實(shí)現(xiàn)。在該情況下，變成讀出電流減小了的特性(圖18)。
在用CVD法淀積厚度100nm的摻雜了磷的多晶硅之后，進(jìn)行淀積膜厚量的刻蝕，由此在選擇柵極側(cè)面形成成為存儲(chǔ)器柵極501的多晶硅間隔物。此外，在間隔物加工時(shí)，雖然未圖示，但是，要用光致抗蝕劑進(jìn)行引出部分的圖形化。這時(shí)多晶硅膜厚可以決定存儲(chǔ)器柵極長(zhǎng)度。可以通過(guò)減薄膜厚來(lái)減小柵極長(zhǎng)度。為了對(duì)溝道控制特性和寫(xiě)入擦除特性進(jìn)行折中，可以使淀積膜厚為30nm-150nm，但是，在選擇柵極的柵極長(zhǎng)度為200nm左右的情況下，理想的是80nm-100nm。此外，在該工序之后，可以除去不要部分的多晶硅等。
以該間隔物和柵極為掩膜，并以10keV的加速電場(chǎng)進(jìn)行1×1015cm-2的離子注入，由此能選擇性地形成存儲(chǔ)器柵極側(cè)擴(kuò)散層201。對(duì)于像這樣準(zhǔn)備的基體，與實(shí)施例1同樣進(jìn)行使用了鎳的硅化物化，得到鎳硅化物的存儲(chǔ)器柵極554(圖19)。
在向PMOS區(qū)域的柵極摻雜了雜質(zhì)后，進(jìn)行選擇柵極和外圍晶體管的柵極502的加工(圖20)。
借助于離子注入法摻雜砷，由此形成成為源極、漏極電極的雜質(zhì)擴(kuò)散層電極202、203。另外，在對(duì)選擇柵極側(cè)擴(kuò)散層進(jìn)行離子注入時(shí)，用抗蝕劑462覆蓋在存儲(chǔ)器柵極上，由此能避免金屬材料的撞出(圖21)。
在淀積80nm的氧化膜后，進(jìn)行刻蝕，由此在柵極側(cè)面形成間隔物980，使柵極電極的多晶硅露出來(lái)。這時(shí)通過(guò)進(jìn)行圖形化，可以把存儲(chǔ)器柵極部覆蓋起來(lái)。借助于使用了鎳的已知的自對(duì)準(zhǔn)硅化物法形成硅化物層。這時(shí)，不進(jìn)行圖形化地形成間隔物，然后再淀積薄的氧化膜，由此限定硅化物形成部，從而能進(jìn)行細(xì)致的加工。
圖23示出了形成了已知的金屬布線的部位。示出了設(shè)置了層間絕緣膜945、946和接觸插針(contact plug)640、布線650的部位。以下，通過(guò)進(jìn)行現(xiàn)有的布線工序，形成集成化的半導(dǎo)體芯片。
在圖12-23所示的工藝中，示出了在使選擇柵極硅化物化時(shí)，把980作為保護(hù)膜使用的例子。通過(guò)使用這樣的構(gòu)造，可以起到本發(fā)明的降低存儲(chǔ)器柵極電阻的作用，該存儲(chǔ)器柵極使用比鎳易于短路的硅化物材料，例如鈦、鈷、鉬等。此外，還可以使用與用于存儲(chǔ)器柵極的低電阻化的硅化物材料不同的金屬來(lái)進(jìn)行選擇柵極和擴(kuò)散層電極的硅化物化。
本發(fā)明的方式，由于僅使用現(xiàn)行的半導(dǎo)體工藝就可以得到性能更高的半導(dǎo)體器件，故具有高的可利用性。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于，在半導(dǎo)體基體的主表面上具有溝道區(qū)域；夾著上述溝道區(qū)域配置的第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域；在上述溝道區(qū)域上中間隔著第1柵極絕緣膜形成的第1柵極電極；以及在上述第1柵極電極的上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域中的任何一方的側(cè)面中間隔著隔離用絕緣膜地、而且在上述溝道區(qū)域上中間隔著第2柵極絕緣膜地作為薄層形成的第2柵極電極，上述第2柵極電極由硅化物形成，控制向上述第1柵極電極和第2柵極電極以及上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域施加的電位，并控制電荷向上述第2柵極絕緣膜的蓄積和讀出。
2.一種半導(dǎo)體存儲(chǔ)器件，其特征在于，具有在硅基體上形成的第1絕緣柵型場(chǎng)效應(yīng)晶體管、上述第1絕緣柵型場(chǎng)效應(yīng)晶體管的柵極和第2絕緣柵型場(chǎng)效應(yīng)晶體管，它們與上述第1絕緣柵型場(chǎng)效應(yīng)晶體管所具有的第1柵極電極、以及上述第2絕緣柵型場(chǎng)效應(yīng)晶體管所具有的第2柵極電極在同一方向上延伸，在上述硅基體上，在與上述第1柵極電極和第2柵極電極的延伸方向正交的方向上依次具有第1擴(kuò)散層電極；上述第1柵極電極和中間隔著第1柵極絕緣膜地與上述第1柵極電極相對(duì)并被其控制的第1溝道；上述第2柵極電極和中間隔著第2柵極絕緣膜地與上述第2柵極電極相對(duì)并被其控制的第2溝道，以及第2擴(kuò)散層電極，上述第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵極絕緣膜具有電荷保持功能，而且，通過(guò)向上述第2絕緣柵型場(chǎng)效應(yīng)晶體管的柵極絕緣膜注入載流子，用載流子所具有的電荷使在上述第1擴(kuò)散層電極與上述第2擴(kuò)散層電極間流動(dòng)的電流的、關(guān)于上述第2柵極電極的電壓特性變化，并且，上述第2柵極電極，在上述第1柵極與上述溝道方向相對(duì)的側(cè)面之中的上述第2擴(kuò)散層電極側(cè)，由夾著絕緣膜層形成的硅化物的薄層形成。
3.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于上述第2柵極電極的硅化物的薄層是鎳硅化物。
4.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于上述第1柵極電極由多晶硅層和硅化物層的層疊構(gòu)造形成，上述第2柵極電極由單一的硅化物材料形成。
5.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于上述第1擴(kuò)散層電極和上述第2擴(kuò)散層電極具有硅化物區(qū)域。
6.根據(jù)權(quán)利要求1所述的非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于上述第2柵極絕緣膜是第1硅氧化膜、硅氮化膜和第2硅氧化膜的層疊體。
7.一種非易失性半導(dǎo)體存儲(chǔ)器件，其特征在于，包括在半導(dǎo)體襯底內(nèi)形成的第1半導(dǎo)體區(qū)域和第2半導(dǎo)體區(qū)域，在上述第1半導(dǎo)體區(qū)域和上述第2半導(dǎo)體區(qū)域之間的上述半導(dǎo)體襯底上形成的第1柵極電極和第2柵極電極；上述第2柵極電極是中間隔著絕緣膜地在上述第1柵極電極的側(cè)壁形成的側(cè)壁形成電極，在上述第1半導(dǎo)體區(qū)域表面和上述第2柵極電極表面形成硅化物層，在上述第2柵極電極表面形成的硅化物層的層厚，至少厚于在上述第1半導(dǎo)體區(qū)域表面形成的硅化物層膜厚。
8.一種非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，所述半導(dǎo)體存儲(chǔ)器件在基體的主表面上離開(kāi)配置包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域，在上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間中間隔著柵極絕緣膜配置第1柵極電極和第2柵極電極，其特征在于，包括以下步驟在硅基體上，形成第1柵極絕緣膜的步驟；在上述第1柵極絕緣膜上形成第1柵極電極的步驟；形成第2柵極絕緣膜的步驟；在上述第2柵極絕緣膜上形成第2柵極電極的步驟；把上述第2柵極電極置換成低電阻金屬材料的步驟；在上述第1柵極電極上形成硅化物層的步驟。
9.一種非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，所述半導(dǎo)體存儲(chǔ)器件在基體的主表面上離開(kāi)配置包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域，在上述第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域之間中間隔著柵極絕緣膜配置第1柵極電極和第2柵極電極，其特征在于，包括以下步驟在硅基體上，中間隔著第1柵極絕緣膜形成第1柵極電極的步驟；在之前的步驟中準(zhǔn)備的半導(dǎo)體基體的主表面上形成第2柵極絕緣膜層的步驟；在上述第2柵極絕緣膜上形成多晶硅層的步驟；用各向異性刻蝕選擇性地刻蝕上述多晶硅層，在上述第1柵極電極的上述溝道方向上的一對(duì)側(cè)面的至少一方側(cè)壁狀地形成第2柵極電極的步驟；相對(duì)于上述第1柵極電極和第2柵極電極的區(qū)域形成上述包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的步驟；在之前的步驟中準(zhǔn)備的半導(dǎo)體基體上，形成用來(lái)使上述多晶硅層硅化物化的金屬層的步驟；使由上述多晶硅層構(gòu)成的第2柵極電極硅化物化的步驟；除去未反應(yīng)的用來(lái)進(jìn)行硅化物化的金屬層的步驟；在上述第1柵極電極和第2柵極電極兩個(gè)電極構(gòu)成的凸?fàn)顓^(qū)域的上述溝道方向的一對(duì)側(cè)面至少形成絕緣膜的步驟；使上述包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的至少一部分低電阻金屬化的步驟。
10.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于上述低電阻金屬化的步驟是硅化物化的步驟。
11.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于形成上述包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域的步驟，以上述第1柵極電極和第2柵極電極的區(qū)域?yàn)檠谀^(qū)域進(jìn)行離子注入，自對(duì)準(zhǔn)地形成包括第1雜質(zhì)區(qū)域和第2雜質(zhì)區(qū)域的一對(duì)雜質(zhì)區(qū)域。
12.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于使上述第2柵極電極硅化物化的步驟，是使上述第2柵極電極整體硅化物化的步驟。
13.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于上述低電阻金屬化的步驟，還包括上述第1柵極電極的上部的低電阻金屬化。
14.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于包括在側(cè)壁狀地形成了上述第2柵極電極的步驟之后，使上述硅化物化的第2柵極電極的厚度變薄的步驟。
15.根據(jù)權(quán)利要求9所述的非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，其特征在于上述第2柵極絕緣膜是第1硅氧化膜、硅氮化膜和第2硅氧化膜的層疊體。
16.一種非易失性半導(dǎo)體存儲(chǔ)器件的制造方法，該非易失性半導(dǎo)體存儲(chǔ)器件包括在半導(dǎo)體襯底內(nèi)形成的第1半導(dǎo)體區(qū)域和第2半導(dǎo)體區(qū)域、在上述第1半導(dǎo)體區(qū)域和上述第2半導(dǎo)體區(qū)域之間的上述半導(dǎo)體襯底上形成的第1柵極電極和第2柵極電極，其特征在于，包括以下的步驟在上述半導(dǎo)體襯底上形成第1柵極電極的步驟；在上述第1柵極電極的表面和半導(dǎo)體襯底的表面形成第1絕緣膜的步驟；在上述第1柵極電極的側(cè)壁中間隔著上述第1絕緣膜形成第2柵極電極的步驟；使上述第2柵極電極的表面硅化物化的步驟；在上述第2柵極電極的表面的硅化物化步驟之后，使上述第1半導(dǎo)體區(qū)域的表面硅化物化的步驟。
全文摘要
本發(fā)明公開(kāi)了一種半導(dǎo)體存儲(chǔ)器件及其制造方法，該半導(dǎo)體存儲(chǔ)器件具有適合于存儲(chǔ)單元陣列配置的低電阻柵極。在分裂柵極構(gòu)造的非易失性半導(dǎo)體存儲(chǔ)器件中，在借助于側(cè)壁間隔物形成存儲(chǔ)器柵極時(shí)，在由多晶硅形成了該存儲(chǔ)器柵極之后，置換成鎳硅化物。由此能進(jìn)行低電阻化而不會(huì)對(duì)選擇柵極和擴(kuò)散層的硅化物化造成影響。
文檔編號(hào)H01L21/28GK1655340SQ20041010148
公開(kāi)日2005年8月17日 申請(qǐng)日期2004年12月16日 優(yōu)先權(quán)日2004年2月10日
發(fā)明者久本大, 安井感 申請(qǐng)人:株式會(huì)社瑞薩科技