專利名稱：電極形成方法、電容元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有電容絕緣膜的電容元件及其制造方法，特別涉及電極的形成方法，該電容絕緣膜由使用了電介質(zhì)材料的強(qiáng)電介質(zhì)膜或高介電常數(shù)膜構(gòu)成。
背景技術(shù)：
在具有由強(qiáng)電介質(zhì)膜構(gòu)成的電容絕緣膜的強(qiáng)電介質(zhì)電容元件的開發(fā)中，采用了平面型構(gòu)造的1～64kbit的小容量的強(qiáng)電介質(zhì)電容元件已開始批量生產(chǎn)。最近，采用了以縮小單元尺寸為目的的、具有在電容下部電極的正下方配置與半導(dǎo)體襯底電連接的接觸插塞(contactplug)的構(gòu)造的層疊型構(gòu)造的256kbit～4Mbit的大容量的強(qiáng)電介質(zhì)電容元件成為開發(fā)的中心。
一般來說，強(qiáng)電介質(zhì)電容元件的微細(xì)化基本上比CMOS落后，其理由之一是對由白金或銥等貴金屬材料構(gòu)成的電極和電介質(zhì)膜進(jìn)行微細(xì)化加工的困難大。以前，用1個掩膜對電容上部電極、電容絕緣膜及電容下部電極一并進(jìn)行刻蝕，由此不需要估計用另外的掩膜刻蝕時所要求的掩膜重合余量，就實(shí)現(xiàn)了單元的微細(xì)化。這樣一來，就形成了具有層疊型構(gòu)造的強(qiáng)電介質(zhì)電容元件(例如，參照專利文獻(xiàn)1)。
下面參照圖18對現(xiàn)有的具有電容元件的強(qiáng)電介質(zhì)存儲器的構(gòu)造進(jìn)行說明。
如圖18所示，在半導(dǎo)體襯底100上形成有劃分元件形成區(qū)域的元件分離絕緣膜101。在元件分離形成區(qū)域的表面部形成有n型雜質(zhì)擴(kuò)散層(磷)102和103。并且，在半導(dǎo)體襯底100上形成有由柵極絕緣膜104和柵極電極105構(gòu)成的開關(guān)用晶體管。柵極電極105為字線。另外，在半導(dǎo)體襯底100上形成有第1層間絕緣膜106，使得覆蓋開關(guān)用晶體管。
在第1層間絕緣膜106上形成有與n型雜質(zhì)擴(kuò)散層102連接的位線107。作為位線107的材料，使用金屬硅化物和多晶硅的層疊膜。在第1層間絕緣膜106和位線107之上形成有第2層間絕緣膜108，在該第2層間絕緣膜108和第1層間絕緣膜106上形成有下端與n型雜質(zhì)擴(kuò)散層103連接的由多晶硅構(gòu)成的存儲器接觸頭(contact)109。
在第2層間絕緣膜108和存儲器接觸頭109之上，用濺射法從下開始順序形成厚度為50nm的由氮化鈦構(gòu)成的擴(kuò)散防止層110和厚度為200nm的由白金膜構(gòu)成的電容下部電極111。擴(kuò)散防止層110，具有防止構(gòu)成基底電極111和存儲器接觸頭109的氧對多晶硅擴(kuò)散的作用。在電容下部電極111之上形成有由強(qiáng)電介質(zhì)膜構(gòu)成的電容絕緣膜112。電容絕緣膜112，在用反應(yīng)性蒸鍍法形成厚度約為150nm的由鋯鈦酸鉛(Pb(Zr0.5Ti0.5)O3)構(gòu)成的薄膜后，在氧氣氛圍中在650℃下通過30秒鐘的熱處理進(jìn)行結(jié)晶化。并在電容絕緣膜112之上用濺射法形成厚度為50nm的由白金膜構(gòu)成的電容上部電極113。
由電容下部電極111、電容絕緣膜112和電容上部電極113構(gòu)成的電容元件是如下這樣形成的首先，用濺射刻蝕法并用轉(zhuǎn)印了光致抗蝕劑圖形且具有350nm的膜厚的硬掩膜使電容上部電極113圖形化，之后，用CF4和Ar的混合氣體加工電容絕緣膜112。然后，用濺射刻蝕法，加工電容下部電極111。并且，在形成電容元件時，為了防止在電容下部電極110的側(cè)壁上殘存白金類的突起狀堆積物和在其外周殘存由強(qiáng)電介質(zhì)膜的構(gòu)成元素構(gòu)成的堆積物，調(diào)整干刻蝕的條件，使得各向同性地進(jìn)行刻蝕，并使截面加工形狀成為斜邊對襯底的角度為小于或等于75°的梯形。
日本特開平9-162311(第5頁圖1)但是，在現(xiàn)有的電容元件的制造中，由于使用所謂的殘痕的點(diǎn)圖形加工電容元件，所以存在必須確保光致抗蝕劑的緊密接觸性所必須的面積這樣的制約。即，在點(diǎn)圖形中抗蝕劑孤立存在，因此如果要使電極的尺寸微細(xì)化，則將減少抗蝕劑和成為基底的膜的緊密接觸面積，因此在刻蝕時，抗蝕劑有時剝離而產(chǎn)生不良圖形。再有，由于抗蝕劑和成為基底的膜的親和性或者想要形成的電極的面積的原因，在光刻階段，抗蝕劑有時產(chǎn)生剝離或坍塌。
另外，一般說來，在比較了點(diǎn)圖形和線圖形的情況下，線圖形只考慮1維光的影響就足夠了，與此相反，點(diǎn)圖形需要考慮2維光的影響，因此使用點(diǎn)圖形時比使用線圖形時分辨率低，使用點(diǎn)圖形時比使用線圖形時焦點(diǎn)深度小。即，在電容元件的微細(xì)化加工中，點(diǎn)圖形不如線圖形。

發(fā)明內(nèi)容
鑒于上述情況，本發(fā)明的目的在于促進(jìn)不依賴電極使用的材料及電極面積、具有層疊型構(gòu)造的電介質(zhì)電容器的微細(xì)化。
為了解決上述的課題，本發(fā)明的電極形成方法，其特征在于，包括在襯底上形成導(dǎo)電膜的步驟；在上述導(dǎo)電膜之上形成在第1方向延伸的第1掩膜圖形的步驟；用上述第1掩膜圖形對上述導(dǎo)電膜進(jìn)行刻蝕，由此形成導(dǎo)電膜圖形的步驟；去除存在于上述導(dǎo)電膜之上的上述第1掩膜圖形的步驟；在上述襯底和上述導(dǎo)電膜圖形之上形成在與第1方向不同的第2方向延伸的第2掩膜圖形的步驟；以及用上述第2掩膜圖形對上述導(dǎo)電膜圖形進(jìn)行刻蝕，由此形成電極的步驟。
根據(jù)本發(fā)明的電極形成方法，用在第1方向延伸的第1掩膜圖形形成了導(dǎo)電膜圖形之后，用在第2方向延伸的第2掩膜圖形在第1方向和第2方向交叉的位置上形成電極，從而可以充分地確?？刮g劑和成為基底的膜的緊密接觸面積，因此，可以防止在形成微細(xì)化了的電極之際的光刻時和刻蝕時的抗蝕劑剝離和坍塌，為此，由于不產(chǎn)生不良圖形，所以可以形成微細(xì)的電容元件。另外，在第1和第2方向延伸的掩膜圖形，與使用點(diǎn)狀的圖形時相比，由于在分辨率和焦點(diǎn)深度方面優(yōu)秀，所以可以促進(jìn)電極的微細(xì)加工。
在本發(fā)明的電極形成方法中，導(dǎo)電膜也可以含有金屬材料。在本發(fā)明的電極形成方法中，由于防止了光刻時和刻蝕時的抗蝕劑剝離及坍塌，不會產(chǎn)生不良圖形，所以，即使是因產(chǎn)生暈影(halation)等容易導(dǎo)致不良圖形的材料的金屬膜，也可以積極地用作電極。
在本發(fā)明的電極形成方法中，電極的縱橫比也可以是大于或等于1。在本發(fā)明的電極形成方法中，由于防止了光刻時和刻蝕時的抗蝕劑剝離和坍塌、且不產(chǎn)生不良圖形，所以可以容易地實(shí)現(xiàn)具有高縱橫比的電極的微細(xì)化。
本發(fā)明的電容元件的制造方法，其特征在于，包括在襯底上形成第1導(dǎo)電膜的步驟；在上述第1導(dǎo)電膜之上形成在第1方向延伸的第1掩膜圖形的步驟；用上述第1掩膜圖形對上述第1導(dǎo)電膜進(jìn)行刻蝕，由此形成導(dǎo)電膜圖形的步驟；去除存在于導(dǎo)電膜圖形之上的第1掩膜圖形的步驟；在上述襯底上，從下開始順序形成電介質(zhì)膜和第2導(dǎo)電膜，使得覆蓋上述導(dǎo)電膜圖形的步驟；在上述第2導(dǎo)電膜之上形成在與上述第1方向不同的第2方向延伸的第2掩膜圖形的步驟；以及用上述第2掩膜圖形對上述第2導(dǎo)電膜、電介質(zhì)膜和導(dǎo)電膜圖形進(jìn)行刻蝕，由此形成包括由導(dǎo)電膜圖形構(gòu)成的電容下部電極、由電介質(zhì)膜構(gòu)成的電容絕緣膜和由上述第2導(dǎo)電膜構(gòu)成的電容上部電極的電容元件的步驟。
根據(jù)本發(fā)明的電容元件的制造方法，用在第1方向延伸的第1掩膜圖形形成導(dǎo)電膜圖形之后，使用在第2方向延伸的第2掩膜圖形、并在第1方向和第2方向交叉的位置上形成具有電容下部電極的電容元件，從而可以充分地確保抗蝕劑和成為基底的膜的緊密接觸面積，因此可以防止形成微細(xì)化的電容元件之際的光刻時和刻蝕時的抗蝕劑剝離和坍塌。為此，由于不產(chǎn)生不良圖形，所以可以形成微細(xì)化的電容元件。另外，用第2掩膜圖形對第2導(dǎo)電膜、電介質(zhì)膜和導(dǎo)電膜圖形進(jìn)行刻蝕，由此可以自對準(zhǔn)地形成電容元件。再有，在第1或者第2方向延伸的掩膜圖形，與使用點(diǎn)狀的圖形時相比，由于在分辨率和焦點(diǎn)深度方面優(yōu)良，所以可以促進(jìn)電容元件的微細(xì)化加工。
在本發(fā)明的電容元件的形成方法中，也可以是第1導(dǎo)電膜和第2導(dǎo)電膜之中的至少1個含有金屬材料的情況。在本發(fā)明的電容元件的制造方法中，由于防止了光刻時和刻蝕時的抗蝕劑剝離和坍塌，不產(chǎn)生不良圖形，因此即使是容易因產(chǎn)生暈影等而容易導(dǎo)致不良圖形的材料的金屬膜，也可以積極地用作電容上部電極或電容下部電極，例如，可以使用作為有利于電介質(zhì)膜的結(jié)晶取向的金屬膜的白金膜等。
本發(fā)明的電容元件，其特征在于，包括在預(yù)定方向并列配置且側(cè)面位于在上述預(yù)定方向延伸的面上的多個電容下部電極；在上述多個電容下部電極之上，在上述預(yù)定方向延伸地形成的電容絕緣膜；以及在上述電容絕緣膜之上在上述預(yù)定方向延伸地形成的電容上部電極；上述多個電容下部電極的位于上述面上的側(cè)面、上述電容絕緣膜的在上述預(yù)定方向延伸的側(cè)面和上述電容上部電極的在上述預(yù)定方向延伸的側(cè)面是齊平的。
根據(jù)本發(fā)明的電容元件，由于可以自對準(zhǔn)地形成電容元件的側(cè)面形狀，所以電容元件的微細(xì)化成為可能，并且，在電容下部電極電容規(guī)定型的電容元件中，可以促進(jìn)單元的微細(xì)化。
在本發(fā)明的電容元件中，也可以是電容下部電極和電容上部電極之中的至少1個含有白金或者銥的情況。在制造本發(fā)明的電容元件之際，由于防止了光刻時和刻蝕時的抗蝕劑剝離和坍塌而不產(chǎn)生不良圖形，所以，即使是因產(chǎn)生暈影等而容易引起不良圖形的材料的金屬膜也可以積極地用做電容上部電極或電容下部電極，例如，可以使用作為有利于電介質(zhì)膜的結(jié)晶取向的金屬膜的白金膜。
在本發(fā)明的電容元件中，電容絕緣膜由具有鉍層狀鈣鈦礦構(gòu)造的強(qiáng)電介質(zhì)材料、鋯鈦酸鉛、鈦酸鋇鍶或五氧化二鉭構(gòu)成。在制造本發(fā)明的電容元件之際，由于防止了光刻時和刻蝕時的抗蝕劑剝離和坍塌，從而不產(chǎn)生不良圖形，所以可以把加工困難的材料用于電容絕緣膜。
如上所述，根據(jù)本發(fā)明的電容元件及其制造方法，用在第1方向延伸的第1掩膜圖形形成導(dǎo)電膜圖形之后，用在第2方向延伸的第2掩膜圖形，在第1方向和第2方向交叉的位置上形成電容絕緣膜和電容上部電極，因此可以充分地確?？刮g劑和成為基底的膜的緊密接觸面積，可以防止形成微細(xì)化了的電容元件之際的光刻時和刻蝕時的抗蝕劑剝離和坍塌。為此，由于不產(chǎn)生不良圖形，所以可以形成微細(xì)的電容元件。另外，用第2掩膜圖形對第2導(dǎo)電膜、電介質(zhì)膜和導(dǎo)電膜圖形進(jìn)行刻蝕，由此可以自對準(zhǔn)地形成電容元件。再有，由于在第1或第2方向延伸的掩膜圖形，與點(diǎn)狀的圖形相比，在分辨率和焦點(diǎn)深度方面優(yōu)秀，所以可以促進(jìn)電容元件的微細(xì)化加工。


圖1A是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序剖面圖，圖1B是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序平面圖。
圖2A是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序剖面圖，圖2B是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序平面圖。
圖3A是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序剖面圖，圖3B是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序平面圖。
圖4A是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序剖面圖，圖4B是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序平面圖。
圖5A是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序剖面圖，圖5B是表示本發(fā)明的第1實(shí)施方式的電極形成方法的工序平面圖。
圖6A是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序剖面圖，圖6B是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序平面圖。
圖7A是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序剖面圖，圖7B是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序平面圖。
圖8A是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序剖面圖，圖8B是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序平面圖。
圖9A是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序剖面圖，圖9B是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序平面圖。
圖10A是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序剖面圖，圖10B是表示本發(fā)明的第2實(shí)施方式的電極形成方法的工序平面圖。
圖11A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖11B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖12A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖12B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖13A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖13B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖14A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖14B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖15A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖15B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖16A是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序剖面圖，圖16B是表示本發(fā)明的第3實(shí)施方式的電容元件的制造方法的工序平面圖。
圖17A、圖17B是表示本發(fā)明的第4實(shí)施方式的容量元件的構(gòu)造的剖面圖，圖17C是表示本發(fā)明的第4實(shí)施方式的容量元件的構(gòu)造的平面圖。
圖18是表示現(xiàn)有的電容元件的構(gòu)造的剖面圖。
具體實(shí)施例方式
下面參照附圖對本發(fā)明的各實(shí)施方式進(jìn)行說明。
(第1實(shí)施方式)下面，對本發(fā)明的第1實(shí)施方式的電極形成方法，參照圖1A和圖1B、圖2A和圖2B、圖3A和圖3B、圖4A和圖4B、圖5A和圖5B進(jìn)行說明。圖1A～圖5A是表示電極形成方法的一系列工序剖面圖，圖1B～圖5B是表示電極形成方法的一系列工序平面圖。圖1A、圖2A、圖3A、圖4A及圖5A分別表示圖1B的Ia-Ia線、圖2B的IIa-IIa線、圖3B的IIIa-IIIa線、圖4B的IVa-IVa線及圖5B的Va-Va線的剖面圖。
首先，如圖1A和圖1B所示，在半導(dǎo)體襯底1上形成膜厚為50～200nm的由白金膜構(gòu)成的導(dǎo)電膜2。
接著，如圖2A和圖2B所示，在導(dǎo)電膜2之上，用所要的掩膜形成由光致抗蝕劑構(gòu)成的向第1方向延伸的線狀的第1掩膜圖形3。在此，線狀的掩膜圖形是指例如具有被切成長方形的形狀(在以下的各實(shí)施方式中也是同樣)。
這樣，由于作為第1掩膜圖形3使用線狀的掩膜圖形，所以與使用現(xiàn)有例的點(diǎn)狀的掩膜圖形的情況相比，在相同的光刻技術(shù)中，可以分辨更細(xì)的圖形，同時使焦點(diǎn)深度優(yōu)良。由于使用線狀掩膜圖形，所以與使用現(xiàn)有例的點(diǎn)狀的掩膜圖形的情況相比，可以充分地確保第1掩膜圖形3對導(dǎo)電膜2的緊密接觸面積。因此，為了實(shí)現(xiàn)電極的微細(xì)化，使用線狀的掩膜圖形是有利的。
接著，如圖3A和圖3B所示，用第1掩膜圖形3對導(dǎo)電膜2進(jìn)行刻蝕，形成在第1方向延伸的導(dǎo)電膜圖形4。然后，去除在導(dǎo)電膜圖形4上存在的第1掩膜圖形3。
接著，如圖4A和圖4B所示，形成在與第1掩膜圖形3延伸的第1方向正交的第2方向延伸的、由線狀的光致抗蝕劑構(gòu)成的第2掩膜圖形5。
這樣，由于作為第2掩膜圖形5使用線狀的掩膜圖形，所以與線狀的第1掩膜圖形3一樣，分辨率及焦點(diǎn)深度優(yōu)秀，同時可以充分確保第2掩膜圖形5對導(dǎo)電膜圖形4的緊密接觸面積。因此，為了實(shí)現(xiàn)電極的微細(xì)化，使用線狀的掩膜圖形是有利的。
接著，如圖5A和圖5B所示，用第2掩膜圖形5對導(dǎo)電膜圖形4進(jìn)行刻蝕，在第1方向和第2方向交叉的位置上形成電極6。然后，去除殘存在電極6上的第2掩膜圖形5。
如上所述，根據(jù)本發(fā)明的第1實(shí)施方式的電極形成方法，由于用在第1方向延伸的線狀的第1掩膜圖形3形成導(dǎo)電膜圖形4之后，用在第2方向延伸的線狀的第2掩膜圖形5在第1方向與第2方向交叉的位置上形成電極6，所以可以充分地確保第1掩膜圖形3對導(dǎo)電膜2的緊密接觸面積和第2掩膜圖形5對導(dǎo)電膜圖形4的緊密接觸面積。因此，由于可以防止形成微細(xì)化了的電極6之際的光刻時和刻蝕時的抗蝕劑剝離和坍塌，從而不產(chǎn)生第1和第2掩膜圖形3和5的不良圖形，所以，可以形成微細(xì)的電容元件。另外，作為線狀的第1和第2掩膜圖形3和5，與使用點(diǎn)狀的掩膜圖形的情況相比，由于在分辨率及焦點(diǎn)深度方面優(yōu)良，所以可以促進(jìn)電極6的微細(xì)加工。
再有，在本發(fā)明的第1實(shí)施方式中，第1掩膜圖形3和第2掩膜圖形5一起使用了含有多個電極6的線狀的掩膜圖形，但并非必須是線狀的，如果是具有可以確保掩膜圖形和成為基底的膜的緊密接觸性程度的面積的掩膜圖形，也可不是線狀的掩膜圖形。
另外，在本發(fā)明的第1實(shí)施方式中，第1掩膜圖形3和第2掩膜圖形5相互垂直地進(jìn)行配置，但因?yàn)榈?掩膜圖形3延伸的第1方向和第2掩膜圖形5延伸的第2方向如果交叉，則可以在交叉的位置形成電極，因此，也可以把第1掩膜圖形3和第2掩膜圖形5配置成第1方向和第2方向不平行，不需要第1掩膜圖形3延伸的第1方向與第2掩膜圖形5延伸的第2方向垂直。
另外，在本發(fā)明的第1實(shí)施方式中，對于導(dǎo)電膜2的材料是白金的情況進(jìn)行了說明，但由白金、銥、釕等為代表的材料，由于容易產(chǎn)生暈影等，所以對于由這些材料構(gòu)成的電極來說，是難以進(jìn)行微細(xì)化的材料。但是，用本發(fā)明的第1實(shí)施方式的電極形成方法，由于防止了光刻時和刻蝕時的抗蝕劑剝離和坍塌，從而不產(chǎn)生掩膜圖形的不良圖形，所以可以積極地使用白金、銥、或釕等材料的金屬膜作為電極。
(第2實(shí)施方式)下面參照圖6A和圖6B、圖7A和圖7B、圖8A和圖8B、圖9A和圖9B、圖10A和圖10B對本發(fā)明的第2實(shí)施方式的電極形成方法進(jìn)行說明。圖6A～圖11A是表示電極形成方法的一系列工序剖面圖，圖6B～圖10B是表示電極形成方法的一系列工序平面圖。圖6A、圖7A、圖8A、圖9A及圖10A分別表示圖6B的VIa-VIa線、圖7B的VIIa-VIIa線、圖8B的VIIIa-VIIIa線、圖9B的IXa-IXa線及圖10B的Xa-Xa線的剖面圖。
首先，如圖6A和圖6B所示，在半導(dǎo)體襯底10上形成從下依次層疊了膜厚為20nm的氮化鈦膜和膜厚為500nm的白金膜的層疊導(dǎo)電膜11。
接著，如圖7A和圖7B所示，在層疊導(dǎo)電膜11之上，用所要的掩膜形成由光致抗蝕劑構(gòu)成的、線寬為0.25μm且在第1方向延伸的第1掩膜圖形12。
接著，如圖8A和圖8B所示，通過在掩膜上使用第1掩膜圖形12并對層疊導(dǎo)電膜11進(jìn)行刻蝕，形成在第1方向延伸的層疊導(dǎo)電膜圖形13。然后去除存在于層疊導(dǎo)電膜圖形13上的第1掩膜圖形12。
接著，如圖9A和圖9B所示，在層疊導(dǎo)電膜圖形13之上，形成由光致抗蝕劑構(gòu)成的、線寬為0.25μm且在與第1掩膜圖形12延伸的第1方向正交的第2方向延伸的第2掩膜圖形14。
接著，如圖10A和圖10B所示，通過將第2掩膜圖形14用作掩膜并對層疊導(dǎo)電膜圖形13進(jìn)行刻蝕，在第1方向和第2方向交叉的位置上形成電極15，然后，去除存在于電極15之上的第2掩膜圖形14。
這樣形成的電極15，實(shí)現(xiàn)了底面積為0.25×0.25μm2而高度為520nm的微細(xì)形狀，電極15實(shí)現(xiàn)了大于或等于2的縱橫比。
具有這樣微細(xì)的形狀的電極15，在立體層疊型的電容元件中，可以用作支柱形狀的下部電極。此時，在通常的一系列工序中，在形成作為電容下部電極的電極15后，用CVD法在電極15之上形成電介質(zhì)膜，再用濺射或CVD法等在電介質(zhì)膜之上形成電容上部電極，由此可以形成具有立體層疊型的構(gòu)造的電介質(zhì)電容器。
如上所述，根據(jù)本發(fā)明的第2實(shí)施方式的電極形成方法，由于用在第1方向延伸的線狀的第1掩膜圖形12形成層疊導(dǎo)電膜圖形13之后，用在第2方向延伸的線狀的第2掩膜圖形14在第1方向與第2方向交叉的位置上形成電極15，所以能充分地確保第1掩膜圖形12對層疊導(dǎo)電膜11的緊密接觸面積和第2掩膜圖形14對層疊導(dǎo)電膜圖形13的緊密接觸面積。因此，由于可以防止形成微細(xì)化了的電極15之際的光刻時和刻蝕時的抗蝕劑的剝離和坍塌，從而不產(chǎn)生第1和第2掩膜圖形12和14的不良圖形，所以可以形成微細(xì)的電容元件。另外，線狀的第1和第2掩膜圖形12和14，與使用點(diǎn)狀的圖形的情況相比，由于分辨率和焦點(diǎn)深度優(yōu)良，所以可以促進(jìn)電極15的微細(xì)加工。
另外，根據(jù)本發(fā)明的第2實(shí)施方式的電極形成方法，順次用第1掩膜圖形12和第2掩膜圖形14，由從下起依次層疊了膜厚為20nm的氮化鈦膜和膜厚為500nm的白金膜的層疊導(dǎo)電膜11形成層疊導(dǎo)電膜圖形13后，可以由該層疊導(dǎo)電膜圖形13形成縱橫比大于或等于2的電極15。這樣，根據(jù)本發(fā)明的第2實(shí)施方式的電極形成方法，可以容易地形成縱橫比大于或等于1的微細(xì)的電極15。
再有，在本發(fā)明的第2實(shí)施方式中，第1掩膜圖形12和第2掩膜圖形14都使用了含有多個電極15的線狀的掩膜圖形，但并非一定是線狀的，只要是具有可以確保掩膜圖形和成為基底的膜的緊密接觸性那樣程度的面積的掩膜圖形，即使不是線狀的掩膜圖形也沒關(guān)系。
另外，在本發(fā)明的第2實(shí)施方式中，第1掩膜圖形12和第2掩膜圖形14相互垂直地進(jìn)行配置，但由于只要第1掩膜圖形12延伸的第1方向和第2掩膜圖形14延伸的第2方向交叉，就可以在交叉的位置上形成電極15，所以可以把第1掩膜圖形12和第2掩膜圖形14配置成第1方向和第2方向不平行，不需要第1掩膜圖形12延伸的第1方向和第2掩膜圖形14延伸的第2方向垂直。
另外，在本發(fā)明的第2實(shí)施方式中，對層疊導(dǎo)電膜11中含有白金材料的情況進(jìn)行了說明，但是，由于以白金、銥及釕等為代表的材料容易產(chǎn)生暈影等，所以對于由這些材料構(gòu)成的電極的微細(xì)化來說，是困難的材料?？墒?，在本發(fā)明的第2實(shí)施方式的電極形成方法中，由于防止了光刻時和刻蝕時的抗蝕劑剝離及坍塌，而不會產(chǎn)生掩膜圖形的不良圖形，所以，可以積極地把白金、銥或釕等材料的金屬膜用作電極。
(第3實(shí)施方式)下面參照圖11A和圖11B、圖12A和圖12B、圖13A和圖13B、圖14A和圖14B、圖15A和圖15B和圖16A和圖16B對本發(fā)明的第3實(shí)施方式的電容元件的制造方法進(jìn)行說明。圖11A～圖16A是表示電容元件的制造方法的一系列工序剖面圖，圖11B～圖16B是表示電容元件的制造方法的一系列工序平面圖。圖11A、圖12A、圖13A、圖14A、圖15A及圖16A分別表示圖11B的XIa-XIa線、圖12B的XIIa-XIIa線、圖13B的XIIIa-XIIIa線、圖14B的XIVa-XIVa、圖15BXVa-XVa線及圖16B的XVIa-XVIa線的剖面圖。
首先，如圖11A和圖11B所示，在半導(dǎo)體襯底20上形成由厚度為300～800nm的硅氧化膜構(gòu)成的第1絕緣膜21。接著，在第1絕緣膜21上形成貫穿該第1絕緣膜21地延伸、同時與半導(dǎo)體襯底20的有源區(qū)域(未圖示)連結(jié)的填充鎢膜或多晶硅膜而成的接觸插塞22。接著，在第1絕緣膜21和接觸插塞22上形成第1導(dǎo)電膜23。第1導(dǎo)電膜23，防止后述的電介質(zhì)膜結(jié)晶化之際被氧化，同時具有含有銥或者銥氧化物且膜厚為50～300nm的氧化防止膜和成為電容元件的下部電極的膜厚為50～200nm的白金膜的層疊構(gòu)造。
接著，如圖12A和圖12B所示，在第1導(dǎo)電膜23之上，用所要的掩膜形成由光致抗蝕劑形成的在第1方向延伸的第1掩膜圖形24。
接著，如圖13A和圖13B所示，使用第1掩膜圖形24對第1導(dǎo)電膜23進(jìn)行刻蝕，由此形成第1導(dǎo)電膜圖形25。然后，去除在第1導(dǎo)電膜圖形25之上存在的第1掩膜圖形24。
接著，如圖14A和圖14B所示，在第1絕緣膜21之上，用CMP或者刻蝕形成由硅氧化膜構(gòu)成的第2絕緣膜26，使得埋在第1導(dǎo)電膜圖形25的周圍。接著，在第1導(dǎo)電膜圖形25和第2絕緣膜26之上，從下起順序地形成電介質(zhì)膜27和第2導(dǎo)電膜28。
接著，如圖15A和圖15B所示，在第2絕緣膜26之上，用所要的掩膜形成由光致抗蝕劑構(gòu)成的在與第1掩膜圖形24延伸的第1方向垂直的第2方向延伸的第2掩膜圖形29。
接著，如圖16A和圖16B所示，使用第2掩膜圖形29刻蝕第2導(dǎo)電膜28、電介質(zhì)膜27和第1導(dǎo)電膜圖形25，由此形成包括由第2導(dǎo)電膜28構(gòu)成的電容上部電極28a、由電介質(zhì)膜27構(gòu)成的電容絕緣膜27a、以及由第1導(dǎo)電膜圖形25構(gòu)成的電容下部電極25a的電容元件。然后，去除殘存在電容上部電極28a之上的第2掩膜圖形29。
如上所述，根據(jù)本發(fā)明的第3實(shí)施方式的電極形成方法，由于用在第1方向延伸的線狀的第1掩膜圖形24形成第1導(dǎo)電膜圖形25之后，用在第2方向延伸的線狀的第2掩膜圖形29形成在第1方向和第2方向交叉的位置上具有下部電極25a的電容元件，所以可以充分地確保第1掩膜圖形24對第1導(dǎo)電膜23的緊密接觸面積和第2掩膜圖形29對第2導(dǎo)電膜28的緊密接觸面積。因此，由于可以防止形成微細(xì)化了的電容元件之際的光刻時和刻蝕時的抗蝕劑剝離及坍塌，從而不產(chǎn)生第1和第2掩膜圖形24和29的不良圖形，所以可以形成微細(xì)的電容元件。另外，線狀的第1和第2的掩膜圖形24和29，與使用點(diǎn)狀的圖形的情況相比，由于分辨率和焦點(diǎn)深度優(yōu)良，所以可以促進(jìn)電容元件的微細(xì)化加工。
另外，根據(jù)本發(fā)明的第3實(shí)施方式的電極形成方法，由于使用第2掩膜圖形29對第2導(dǎo)電膜28、第2掩膜圖形29和第1導(dǎo)電膜圖形25進(jìn)行刻蝕，所以可以自對準(zhǔn)地形成電容元件。
再有，在本發(fā)明的第3實(shí)施方式中，第1掩膜圖形24和第2掩膜圖形29都使用了含有多個電容下部電極25a的線狀的掩膜圖形，但只要是具有可以確保掩膜圖形和成為基底的膜的緊密接觸性那種程度的面積的掩膜圖形，即使不是線狀的掩膜圖形也沒關(guān)系。
另外，在本發(fā)明的第3實(shí)施方式中，第1掩膜圖形24和第2掩膜圖形29相互垂直地進(jìn)行配置，但由于只要第1掩膜圖形24延伸的第1方向和第2掩膜圖形29延伸的第2方向交叉，就可以在交叉的位置上形成電容下部電極25a、所以也可以把第1掩膜圖形24和第2掩膜圖形29配置成第1方向和第2方向不平行，第1掩膜圖形24延伸的第1方向和第2掩膜圖形29延伸的第2方向不必垂直。
(第4實(shí)施方式)下面參照圖17A～圖17C對本發(fā)明的第4實(shí)施方式的電容元件進(jìn)行說明。
圖17A和圖17B是表示本發(fā)明的第4實(shí)施方式的電容元件的構(gòu)造的剖面圖，圖17C是表示本發(fā)明的第4實(shí)施方式的電容元件的構(gòu)造的平面圖。圖17A是圖17C中的XVIIa-XVIIa線的剖面圖，圖17B是圖17C中的XVIIb-XVIIb線的剖面圖，第4實(shí)施方式的電容元件，由于可以用上述的第3實(shí)施方式的電容元件的制造方法形成，所以與第3實(shí)施方式的電容元件的構(gòu)造對應(yīng)的部分使用相同的符號。
如圖17A～圖17C所示，在半導(dǎo)體襯底20上形成由膜厚為300～800nm的硅氧化膜構(gòu)成的第1絕緣膜21。在第1絕緣膜21上形成貫穿該第1絕緣膜21地延伸并與半導(dǎo)體襯底20的有源區(qū)域(未圖示)連結(jié)的由鎢膜或多晶硅膜構(gòu)成的接觸插塞22。在第1絕緣膜之上形成與接觸插塞22的上端連接的電容下部電極25a。電容下部電極25a，防止使后述電介質(zhì)膜27a結(jié)晶化之際被氧化，同時具有從下順序?qū)盈B含有銥和銥氧化物且膜厚為50～300nm的氧阻擋膜和膜厚為50～200nm的白金膜的層疊構(gòu)造。
在第1絕緣膜21和接觸插塞22之上以埋入電容下部電極25a的周圍的方式，形成作為電介質(zhì)膜的由膜厚為5～100nm的SBT膜構(gòu)成的電容絕緣膜27a和由膜厚為5～100nm的白金膜構(gòu)成的電容上部電極28a。
如上所述，本發(fā)明的第4實(shí)施方式的電容元件，具有在圖17C所示的箭頭XVIIb方向并列配置且側(cè)面位于在箭頭XVIIb方向延伸的面上的多個電容下部電極25a、在多個電容下部電極25a之上在箭頭XVIIb方向延伸地形成的電容絕緣膜27a、以及在電容絕緣膜27a之上在箭頭XVIIb方向延伸地形成的電容上部電極28a。即，位于多個電容下部電極25a的面上的側(cè)面、電容絕緣膜27a的在箭頭XVIIb方向延伸的側(cè)面和電容上部電極28a的在箭頭XVIIb方向延伸的側(cè)面齊平。當(dāng)從箭頭XVIIb方向看電容元件時，由于不需要掩膜重合余量，所以可以實(shí)現(xiàn)具有與在用一個掩膜一并地進(jìn)行刻蝕時得到的構(gòu)造相同的構(gòu)造的電容元件。由此，由于可以自對準(zhǔn)地形成電容元件的側(cè)面形狀，所以可以進(jìn)行電容元件的微細(xì)化，同時，在下部電極電容規(guī)定型的電容元件中，可以促進(jìn)單元的微細(xì)化。
可是，在現(xiàn)有的下部電極電容規(guī)定型的電容元件中，由于需要由電介質(zhì)和電容上部電極覆蓋電容下部電極，所以需要掩膜重合余量。再有，在掩膜重合次序上，由于電介質(zhì)膜或者電容上部電極相對于電容下部電極的溢出量為左右非對稱，所以在電容下部電極和電容上部電極之間產(chǎn)生的電力線成為非對稱性的，因此成為電容元件彼此的特性差或者特性偏差的主要原因。
但是，如果是第4實(shí)施方式的電容元件的構(gòu)造，則可以自對準(zhǔn)地形成電容元件，所以可以進(jìn)行電極的微細(xì)化，同時，在下部電極電容規(guī)定型的電容元件中，可以促進(jìn)單元的微細(xì)化。
另外，在本發(fā)明的第4實(shí)施方式中，電容絕緣膜27a和電容上部電極28a都形成為含有多個電容下部電極25a的線狀，但是即使不形成線狀也沒有關(guān)系。另外，對電容下部電極25a的平面形狀為方形的情況進(jìn)行了說明，但是，由于可以在電容下部電極25a和電容絕緣膜27a和電容上部電極28a重合的部分上形成電容元件，所以電容下部電極25s的平面形狀不是方形也沒關(guān)系。
(工業(yè)可利用性)在本發(fā)明的電容元件及其制造方法中，由于用在第1方向延伸的第1掩膜圖形和在與第1方向不同的第2方向延伸的第2掩膜圖形對構(gòu)成電容元件的電極進(jìn)行加工，所以可以防止形成微細(xì)化了的電容元件之際的光刻時和刻蝕時的抗蝕劑剝離和坍塌并防止或消滅第1和第2掩膜圖形中的不良圖形。因此，把強(qiáng)電介質(zhì)膜或高介電常數(shù)膜等電介質(zhì)材料用于電容絕緣膜，對于強(qiáng)感應(yīng)量元件的制造是有效的。
權(quán)利要求
1.一種電極形成方法，其特征在于，包括在襯底上形成導(dǎo)電膜的步驟；在上述導(dǎo)電膜之上形成在第1方向延伸的第1掩膜圖形的步驟；用上述第1掩膜圖形對上述導(dǎo)電膜進(jìn)行刻蝕，由此形成導(dǎo)電膜圖形的步驟；去除存在于上述導(dǎo)電膜之上的上述第1掩膜圖形的步驟；在上述襯底和上述導(dǎo)電膜圖形之上形成在與上述第1方向不同的第2方向延伸的第2掩膜圖形的步驟；以及用上述第2掩膜圖形對上述導(dǎo)電膜圖形進(jìn)行刻蝕，由此形成電極的步驟。
2.如權(quán)利要求1所述的電極形成方法，其特征在于，上述導(dǎo)電膜含有金屬材料。
3.如權(quán)利要求1所述的電極形成方法，其特征在于，上述電極的縱橫比大于或等于1。
4.一種電容元件的制造方法，其特征在于，包括在襯底上形成第1導(dǎo)電膜的步驟；在上述第1導(dǎo)電膜之上，形成在第1方向延伸的第1掩膜圖形的步驟；用上述第1掩膜圖形對上述第1導(dǎo)電膜進(jìn)行刻蝕，由此形成導(dǎo)電膜圖形的步驟；在上述襯底上從下依次形成電介質(zhì)膜和第2導(dǎo)電膜，使得覆蓋上述導(dǎo)電膜圖形的步驟；在上述第2導(dǎo)電膜之上，形成在與上述第1方向不同的第2方向延伸的第2掩膜圖形的步驟；以及用上述第2掩膜圖形對上述第2導(dǎo)電膜、電介質(zhì)膜和導(dǎo)電膜圖形進(jìn)行刻蝕，由此形成包括由上述導(dǎo)電膜圖形構(gòu)成的電容下部電極、由上述電介質(zhì)膜構(gòu)成的電容絕緣膜、以及由上述第2導(dǎo)電膜構(gòu)成的電容上部電極的電容元件的步驟。
5.如權(quán)利要求4所述的電容元件的制造方法，其特征在于，上述第1導(dǎo)電膜和上述第2導(dǎo)電膜之中的至少一個含有金屬材料。
6.一種電容元件，其特征在于，包括在預(yù)定方向并列配置且側(cè)面位于在上述預(yù)定方向延伸的面上的多個電容下部電極；在上述多個電容下部電極之上，在上述預(yù)定方向延伸地形成的電容絕緣膜；以及在上述電容絕緣膜之上，在上述預(yù)定方向延伸地形成的電容上部電極；上述多個電容下部電極的位于上述面上的側(cè)面、上述電容絕緣膜的在上述預(yù)定方向延伸的側(cè)面，以及上述電容上部電極的在上述預(yù)定方向延伸的側(cè)面齊平。
7.如權(quán)利要求6所述的電容元件，其特征在于，上述電容下部電極和上述電容上部電極中的至少一個含有白金或者銥。
8.如權(quán)利要求6或7所述的電容元件，其特征在于，上述電容絕緣膜包括具有鉍層狀鈣鈦礦構(gòu)造的強(qiáng)電介質(zhì)材料、鋯鈦酸鉛、以及鈦酸鋇鍶或五氧化二鉭。
全文摘要
本發(fā)明公開了一種電極形成方式、電容元件及其制造方法，實(shí)現(xiàn)了構(gòu)成電容元件的電極的微細(xì)化，并且提供了具有微細(xì)化的電極的電容元件的制造方法。在電容元件的制造方法中，在半導(dǎo)體襯底上形成第1導(dǎo)電膜之后，在第1導(dǎo)電膜上形成在第1方向延伸的第1掩膜圖形，接著，用第1掩膜圖形對第1導(dǎo)電膜進(jìn)行刻蝕，由此形成導(dǎo)電膜圖形，接下來，在半導(dǎo)體襯底上，在從下起順序地形成電介質(zhì)膜和第2導(dǎo)電膜之后，在第2導(dǎo)電膜之上形成在與第1方向不同的第2方向延伸的線狀的第2掩膜圖形。接著，用第2掩膜圖形，對第2導(dǎo)電膜、電介質(zhì)膜和導(dǎo)電膜圖形進(jìn)行刻蝕，由此形成由電容下部電極、電容絕緣膜和電容上部電極構(gòu)成的電容元件。
文檔編號H01L27/105GK1617345SQ200410090389
公開日2005年5月18日 申請日期2004年11月12日 優(yōu)先權(quán)日2003年11月14日
發(fā)明者三河巧, 平野博茂 申請人:松下電器產(chǎn)業(yè)株式會社