專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有圍繞芯片區(qū)域的密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體器件一般是通過在例如硅等半導(dǎo)體晶片上設(shè)置由多個元件構(gòu)成且具有所規(guī)定功能的大量集成電路(IC)而制做。
在晶片上設(shè)置的大量芯片區(qū)域由具有格子狀圖形的劃片區(qū)域(切割線)互相隔開。在經(jīng)過半導(dǎo)體制造工序在一個晶片上形成大量芯片區(qū)域后，該晶片沿著劃片區(qū)域被切割成芯片，由此形成半導(dǎo)體器件。
但是，當(dāng)將晶片切割成芯片時，有可能切割線附近的芯片區(qū)域受到機(jī)械的沖擊，導(dǎo)致在分離的芯片也就是半導(dǎo)體器件的切割橫截面部分產(chǎn)生裂紋和破損。
針對此問題，在日本未審查專利公開(Kokai)2001-23937號(以下，稱為文獻(xiàn)1)中，提出了通過在芯片區(qū)域的周圍設(shè)置密封環(huán)作為環(huán)狀保護(hù)壁，來防止切割時裂紋傳到芯片區(qū)域的技術(shù)。
圖19表示具有密封環(huán)的常規(guī)半導(dǎo)體器件(制作在晶片上)的橫截面示圖。
如圖19所示，在晶片的襯底1上，由劃片區(qū)域3限定芯片區(qū)域2。在襯底1上形成有多個層間絕緣膜5到10制成的多層結(jié)構(gòu)。在芯片區(qū)域2的襯底1中，形成構(gòu)成元件的有源層20。通過層間絕緣膜5，形成與有源層20連接的插塞(通路)21。通過層間絕緣膜6，形成與插塞21連接的互連(布線)22。通過層間絕緣膜7，形成與互連22連接的插塞23。通過層間絕緣膜8，形成與插塞23連接的互連24。通過層間絕緣膜9，形成與互連24連接的插塞25。通過層間絕緣膜10，形成與插塞25連接的互連26。
如圖19所示，在位于芯片區(qū)域2的外圍部分的層間絕緣膜5到10的多層結(jié)構(gòu)部分中，形成有貫穿該多層結(jié)構(gòu)且完全圍繞芯片區(qū)域2的密封環(huán)4。例如如文獻(xiàn)1所示，交替使用形成互連用掩模和形成通路用掩模來形成密封環(huán)4。具體地說，密封環(huán)4包括在襯底1上形成的導(dǎo)電層30、通過層間絕緣膜5形成的與導(dǎo)電層30連接的密封通路31、通過層間絕緣膜6形成的與密封通路31連接的密封互連32、通過層間絕緣膜7形成的與密封互連32連接的密封通路33、通過層間絕緣膜8形成的與密封通路33連接的密封互連34、通過層間絕緣膜9形成的與密封互連34連接的密封通路35、以及通過層間絕緣膜10形成的與密封通路35連接的密封互連36。通過使用形成互連用掩模所形成的密封環(huán)部分以下稱為密封互連，通過使用形成通路用掩模所形成的密封環(huán)部分以下稱為密封通路。
如圖19所示，在設(shè)置有互連(22、24、26)、通路(21、23、25)、和密封環(huán)4的層間絕緣膜5到10的多層結(jié)構(gòu)上形成有鈍化膜11。鈍化膜11在互連26上具有開口且在該開口中形成與互連26連接的焊盤27。
但是，常規(guī)半導(dǎo)體器件，存在這樣的問題由切割晶片時引起沖擊使鈍化膜脫落或者該沖擊經(jīng)由鈍化膜傳到芯片區(qū)域的內(nèi)部。
如文獻(xiàn)1所公開的半導(dǎo)體器件，當(dāng)鈍化膜在密封環(huán)上具有開口，密封環(huán)上部從該開口露出時，不能充分地防止來自外部的水分等侵入被密封環(huán)圍繞的區(qū)域內(nèi)。
為了防止隨著半導(dǎo)體元件及與它們連接的互連的小型化而帶來的互連間電容的增大，也就是為了防止半導(dǎo)體器件處理速度的降低，研究出了通過使用低介電常數(shù)的層間絕緣膜(低K層間介電膜)來防止增大互連間電容的技術(shù)。
但是，由于低K的層間絕緣膜的機(jī)械強(qiáng)度一般較低，因此低K的層間絕緣膜對于切割時產(chǎn)生的應(yīng)力展示出的的堅(jiān)固性，與由常規(guī)材料制成的層間絕緣膜相比不足。因此低K層間絕緣膜在切割時更容易受到損傷。因此，在使用這樣的低K層間絕緣膜的半導(dǎo)體器件中，即使象在常規(guī)器件中那樣交替使用通路用掩模、和互連用掩模在芯片區(qū)域的外圍部分形成密封環(huán)，也不能充分地防止切割時的損壞。具體地說，由交替使用通路用掩模和互連用掩模所形成的常規(guī)密封環(huán)包括大量組成部分，因此密封環(huán)具有大量組成部分之間的接合部(例如，密封通路和密封互連的接合部)。隨著組成部分之間的接合部增多，很容易使組成部分之間沒有連接起來的部分?jǐn)?shù)量增加。其結(jié)果，由于這些接合部(或者組成部分之間沒有連接起來的地方)成為傳播沖擊的通道，因此不能防止切割時所產(chǎn)生的裂紋等傳到芯片區(qū)域內(nèi)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于通過防止在將晶片分割成芯片的切割時引起的破損和裂紋等從芯片(半導(dǎo)體器件)側(cè)面?zhèn)鞯叫酒瑓^(qū)域內(nèi)，從而防止半導(dǎo)體器件的耐濕性及可靠性的降低。
為了達(dá)到所述目的，根據(jù)本發(fā)明的半導(dǎo)體器件，包括在芯片區(qū)域中的襯底上形成的元件，在襯底上形成的包括多個層間絕緣膜的多層結(jié)構(gòu)，在芯片區(qū)域中的至少一個層間絕緣膜中形成的互連，在芯片區(qū)域中的至少一個層間絕緣膜中形成且連接元件和互連、或者連接該互連和另一互連的插塞，在芯片區(qū)域的外圍部通過多層結(jié)構(gòu)并圍繞芯片區(qū)域(無中斷)形成的密封環(huán)結(jié)構(gòu)，以及在設(shè)置有互連、插塞和密封環(huán)結(jié)構(gòu)的多層結(jié)構(gòu)上形成的保護(hù)膜。在該器件中，在芯片區(qū)域中的至少一個層間絕緣膜中，形成互連和與該互連連接的插塞集成其中的雙重鑲嵌互連；位于設(shè)置有雙重鑲嵌互連的層間絕緣膜中形成的密封環(huán)結(jié)構(gòu)部分是連續(xù)的，并且保護(hù)膜在密封環(huán)結(jié)構(gòu)上具有開口，且在該開口形成有與密封環(huán)結(jié)構(gòu)連接的蓋層。
本發(fā)明的半導(dǎo)體器件中，鈍化膜等保護(hù)膜在密封環(huán)機(jī)構(gòu)上具有開口。換句話說，在芯片區(qū)域的外圍的保護(hù)膜是部分不連續(xù)的。因此能夠防止切割晶片時由沖擊造成的芯片區(qū)域中的保護(hù)膜脫落。并且，能夠防止芯片區(qū)域的外側(cè)的保護(hù)膜上的沖擊經(jīng)由該保護(hù)膜傳送并達(dá)到芯片區(qū)域內(nèi)部。
并且，至少一部分密封環(huán)結(jié)構(gòu)在設(shè)置有雙重鑲嵌結(jié)構(gòu)的層間絕緣膜中是連續(xù)的。換句話說，密封環(huán)的該部分沒有接合部。因此降低了整個密封環(huán)結(jié)構(gòu)中組成部分之間的接合部數(shù)目。結(jié)果，能夠防止切割時產(chǎn)生的裂紋等經(jīng)過接合部傳到芯片區(qū)域內(nèi)，并且能夠防止雜質(zhì)等從密封環(huán)結(jié)構(gòu)的外側(cè)侵入芯片區(qū)域。
而且，在形成在密封環(huán)結(jié)構(gòu)上的保護(hù)膜的開口部埋有蓋層(例如，由導(dǎo)體制成的蓋層)，以使該蓋層和密封環(huán)結(jié)構(gòu)本體是連續(xù)的。因此，不像沒有設(shè)置蓋層的情況，能夠防止切割時從劃片區(qū)域侵入的水分或雜質(zhì)經(jīng)過芯片區(qū)域外圍部也就是劃片區(qū)域附近的保護(hù)膜的開口侵入芯片區(qū)域內(nèi)。
在本發(fā)明的器件中，最好將密封環(huán)結(jié)構(gòu)的至少一部分埋入形成在多個層間絕緣膜中的一個層間絕緣膜或者至少兩層接續(xù)的層間絕緣膜中的凹部，并且該凹部的縱橫比等于或大于3。
這樣一來，能夠保證減少整個密封環(huán)結(jié)構(gòu)中組成部分之間的接合部數(shù)目。
在本發(fā)明的器件中，最好密封環(huán)結(jié)構(gòu)在至少一個層間絕緣膜中分成至少兩個分支。
因而，構(gòu)成其中密封環(huán)結(jié)構(gòu)的組成部分通過兩個或更多分支(各個分支也是密封環(huán)結(jié)構(gòu)的組成部分)互相連接的結(jié)構(gòu)。具體地說，芯片區(qū)域由膜中包括兩個(或三個或更多)密封環(huán)分支的部分結(jié)構(gòu)圍繞。在該膜中，該密封環(huán)結(jié)構(gòu)由多個分支構(gòu)成，因此該密封環(huán)結(jié)構(gòu)具有高機(jī)械強(qiáng)度。因此，即使切割時產(chǎn)生的應(yīng)力使劃片區(qū)域的層間絕緣膜遭到破壞，密封環(huán)結(jié)構(gòu)也能夠作為保護(hù)壁，防止對劃片區(qū)域中的層間絕緣膜的破壞向芯片區(qū)域傳送，或者防止切割時的沖擊通過芯片區(qū)域中的層間絕緣膜傳送。
在本發(fā)明的器件中，最好密封環(huán)結(jié)構(gòu)包括至少兩個包圍芯片區(qū)域的密封環(huán)。
因而，在芯片區(qū)域和圍繞該芯片區(qū)域的劃片區(qū)域之間，形成圍繞芯片區(qū)域的第一密封環(huán)(內(nèi)側(cè)密封環(huán))、和圍繞第一密封環(huán)且與第一密封環(huán)電絕緣的至少一個密封環(huán)(外側(cè)密封環(huán))。利用該結(jié)構(gòu)，即使位于第一密封環(huán)外側(cè)的密封環(huán)在切割時因來自切割刀刃的應(yīng)力而受到如破損或裂紋的損傷時，第一密封環(huán)也能夠防止沖擊傳送到芯片區(qū)域內(nèi)。即使第一密封環(huán)的外側(cè)的密封環(huán)被破壞，由于第一密封環(huán)與該外側(cè)密封環(huán)是獨(dú)立設(shè)置的，因此第一密封環(huán)也能夠防止水分或污染物侵入芯片區(qū)域。
如果至少兩個密封環(huán)將芯片區(qū)域包圍，保護(hù)膜的開口可以僅位于密封環(huán)中的最外側(cè)的密封環(huán)上，且在該開口部形成與最外側(cè)的密封環(huán)連接的蓋層?；蛘呙總€密封環(huán)也可以在至少一個層間絕緣膜中分成至少兩個分支。
在本發(fā)明的器件中，最好在密封環(huán)結(jié)構(gòu)的側(cè)部設(shè)置多個突起部分。
因而，能夠防止在切割晶片時，由于切割刀刃和如保護(hù)膜的膜接觸而產(chǎn)生的沖擊和應(yīng)力以及因該沖擊和應(yīng)力所產(chǎn)生的晶片裂紋等沿著密封環(huán)結(jié)構(gòu)的側(cè)面(與劃片區(qū)域?qū)χ膫?cè)面)傳送。
在本發(fā)明的器件中，當(dāng)所述密封環(huán)結(jié)構(gòu)被平行于所述襯底表面切割時，所述密封環(huán)結(jié)構(gòu)具有二維的凸凹狀橫截面結(jié)構(gòu)。
因而，能夠防止在切割晶片時，由于切割刀刃和如保護(hù)膜的膜接觸而產(chǎn)生的沖擊和應(yīng)力以及因該沖擊和應(yīng)力所產(chǎn)生的晶片裂紋等沿著密封環(huán)結(jié)構(gòu)的側(cè)面?zhèn)魉汀?br> 在本發(fā)明的器件中，密封環(huán)結(jié)構(gòu)包括由W、Al及Cu構(gòu)成的組中選擇的至少一種材料。
在本發(fā)明的器件中，密封環(huán)結(jié)構(gòu)也可以從由W、Al及Cu組成的組中選出的至少一種材料制成。
在本發(fā)明的半導(dǎo)體器件中，所述蓋層包括Al。
在本發(fā)明的半導(dǎo)體器件中，若蓋層由Al制成的話，則能夠確實(shí)地防止密封環(huán)(特別是由Cu制成的密封環(huán))的腐蝕。
根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法，是用于制造如下半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包括在芯片區(qū)域中的襯底上形成的元件；在襯底上形成有多個層間絕緣膜的多層結(jié)構(gòu)；在芯片區(qū)域中的至少一個層間絕緣膜中形成的互連；在芯片區(qū)域中的至少一個層間絕緣膜中形成且連接元件和互連、或者連接該互連與另一互連的插塞；以及通過芯片區(qū)外圍部的多層結(jié)構(gòu)形成并包圍芯片區(qū)域的密封環(huán)結(jié)構(gòu)。具體地說，該方法包括如下步驟貫穿層間絕緣膜中的一個形成其中埋入插塞的第一凹部和其中將埋入一部分密封環(huán)結(jié)構(gòu)的第二凹部；形成第三凹部，其中互連將埋入所述層間絕緣膜中的一個的上部，這樣該第三凹部連接到第一凹部；在第一凹部、第二凹部及第三凹部埋入導(dǎo)電膜，因此形成其中插塞和互連為集成的雙重鑲嵌互連、及密封環(huán)結(jié)構(gòu)的所述部分；在設(shè)置有互連、插塞和密封環(huán)的多層結(jié)構(gòu)上形成保護(hù)膜；以及在密封環(huán)結(jié)構(gòu)上的部分保護(hù)膜中形成開口，且在開口中形成蓋層，因此該蓋層連接到密封環(huán)結(jié)構(gòu)。
也就是說，根據(jù)本發(fā)明的半導(dǎo)體器件的制造方法是為制造上述半導(dǎo)體器件的方法。因此能夠獲得同樣的優(yōu)點(diǎn)。
在本發(fā)明的方法中，若第二凹部的縱橫比等于或大于3，則能夠保證減少整個密封環(huán)結(jié)構(gòu)中的組成部分之間的接合部數(shù)目。
在本發(fā)明的方法中，還可以包括形成第四凹部的步驟，其中將把密封環(huán)結(jié)構(gòu)的另一部分埋入層疊在層間絕緣膜的所述一個上的另一個層間絕緣膜中，這樣第四凹部就連接到第二凹部。
如上所述，根據(jù)本發(fā)明，在包括芯片區(qū)域、和設(shè)置在該芯片區(qū)域的外圍部且圍繞芯片區(qū)域的元件和互連層等的密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件中，設(shè)置組成部分之間包括少量接合部的密封環(huán)結(jié)構(gòu)，并且密封環(huán)結(jié)構(gòu)上保護(hù)膜有開口，在該開口形成有蓋層。這種密封環(huán)結(jié)構(gòu)也可以部分地包括分支(例如在密封環(huán)結(jié)構(gòu)部分中起橋梁作用的至少兩個導(dǎo)體)或者也可以包括包圍芯片區(qū)域的兩個或更多密封環(huán)(例如在芯片區(qū)的外圍部形成的第一密封環(huán)和圍繞該第一密封環(huán)的至少一個密封環(huán))。
由本發(fā)明的前述特征，能夠防止由將晶片切割為芯片(半導(dǎo)體器件)產(chǎn)生的破損和裂紋等傳到芯片區(qū)域。從而也能夠防止半導(dǎo)體器件的耐濕性及可靠性的降低。


圖1為表示設(shè)置有根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的一部分晶片的平面圖。
圖2(a)及圖2(b)分別為表示沿圖1的A-A’線的橫截面結(jié)構(gòu)(即，包含位于芯片區(qū)域的外圍部的密封環(huán)部分的半導(dǎo)體器件端部的橫截面結(jié)構(gòu))的變形圖。
圖3(a)為表示沿圖1的A-A’線的橫截面結(jié)構(gòu)(即，包含位于芯片區(qū)域的外圍部的密封環(huán)部分的半導(dǎo)體器件端部的橫截面結(jié)構(gòu))的變形圖；圖3(b)為示意地表示設(shè)置在一個膜中的一個通路和一個密封通路的平面結(jié)構(gòu)圖，其中該通路形成在圖2(a)或者圖2(b)所示的結(jié)構(gòu)中。
圖4(a)到圖4(d)為表示根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的制造方法的各工序步驟的橫截面圖。
圖5(a)到圖5(c)為表示本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的制造方法的各工序步驟的橫截面圖。
圖6(a)到圖6(c)為表示本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的制造方法的各工序步驟的橫截面圖。
圖7為表示設(shè)置有根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的一部分晶片的平面圖。
圖8(a)及圖8(b)分別為表示沿圖7的B-B’線的橫截面結(jié)構(gòu)(即，包含位于芯片區(qū)域的外圍部的密封環(huán)部分的半導(dǎo)體器件端部的橫截面結(jié)構(gòu))的變形圖。
圖9(a)到圖9(d)為表示根據(jù)第二實(shí)施例的半導(dǎo)體器件的制造方法的各工序步驟的橫截面圖。
圖10(a)到圖10(c)為表示第二實(shí)施例的半導(dǎo)體器件的制造方法的各工序步驟的橫截面圖。
圖11(a)為從上面來看的第二實(shí)施例的半導(dǎo)體器件的平面圖；圖11(b)為沿圖11(a)的C-C’線中的芯片表面的橫截面圖。
圖12(a)為表示根據(jù)第二實(shí)施例的第一變形例的半導(dǎo)體器件的橫截面圖；圖12(b)為第二實(shí)施例的第二變形例的半導(dǎo)體器件的橫截面圖。
圖13為表示第二實(shí)施例的第三變形例的半導(dǎo)體器件的橫截面圖。
圖14(a)為示意地表示圖19所示的常規(guī)半導(dǎo)體器件的橫截面結(jié)構(gòu)的圖；圖14(b)為與圖14(a)所示的結(jié)構(gòu)相對應(yīng)的平面圖。
圖15(a)為示意地表示圖2(a)所示的第一實(shí)施例的半導(dǎo)體器件的橫截面結(jié)構(gòu)的圖；圖15(b)為與圖15(a)所示的結(jié)構(gòu)相對應(yīng)的平面圖。
圖16(a)到圖16(c)分別為表示根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件的變形的平面圖。
圖17(a)為示意地表示圖8(a)所示的第二實(shí)施例的半導(dǎo)體器件的橫截面結(jié)構(gòu)的圖；圖17(b)為與圖17(a)所示的結(jié)構(gòu)相對應(yīng)的平面圖。
圖18(a)到圖18(c)分別為表示第三實(shí)施例的半導(dǎo)體器件的變形的平面圖。
圖19表示常規(guī)半導(dǎo)體器件的橫截面圖。
具體實(shí)施例方式
以下，參照附圖對本發(fā)明的實(shí)施例加以說明。
本發(fā)明的第一特征在于用相同的工藝形成密封環(huán)和互連結(jié)構(gòu)，且采用雙重鑲嵌工藝形成密封環(huán)。因此，與采用單重鑲嵌工藝的情況相比，得到的密封環(huán)包含較少的組成部分之間的接合部。在本說明書中，將其中疊層了互連和插塞(連接互連之間、或者連接互連和元件)的結(jié)構(gòu)稱為互連結(jié)構(gòu)。
本發(fā)明的第二特征在于將覆蓋密封環(huán)的頂部的鈍化膜(例如，SiN膜)的部分中形成開口，且在該開口設(shè)置蓋。這能夠防止切割時鈍化膜所受到的沖擊傳到芯片區(qū)域內(nèi)(參照第一實(shí)施例)。
本發(fā)明的第三特征在于密封環(huán)部分地分為兩個或更多分支，且將這些分支作為整體的單元。這提高了密封環(huán)自身的機(jī)械強(qiáng)度，從而能夠防止切割時來自切割線的沖擊傳到芯片區(qū)內(nèi)。
本發(fā)明的第四特征在于至少兩個密封環(huán)圍繞芯片區(qū)。因此，與單個密封環(huán)圍繞芯片區(qū)的密封環(huán)結(jié)構(gòu)相比，該密封環(huán)結(jié)構(gòu)更加牢固(參照第二實(shí)施例)。
在以下的說明中對本發(fā)明的其它實(shí)施例加以詳細(xì)地說明。
(第一實(shí)施例)以下，參照附圖對根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件及其制造方法加以說明。
圖1為表示其上設(shè)置有第一實(shí)施例的半導(dǎo)體器件(即，其中一個密封環(huán)圍繞芯片區(qū)的半導(dǎo)體器件)的一部分晶片的平面圖。
如圖1所示，例如在將成為例如典型為硅襯底的半導(dǎo)體襯底的晶片101上，設(shè)置有將成為半導(dǎo)體器件的多個芯片區(qū)域102。在各芯片區(qū)域102上，設(shè)置有由多個元件構(gòu)成且具有所規(guī)定的功能的集成電路(IC)。芯片區(qū)域102由具有格子狀圖形的劃片區(qū)域103限定。
一個半導(dǎo)體器件(也就是一個半導(dǎo)體芯片)包括芯片區(qū)域102和密封環(huán)104，其中，芯片區(qū)域102上設(shè)置有由多個元件構(gòu)成且具有所規(guī)定的功能的IC，密封環(huán)104設(shè)置在芯片區(qū)域102的外圍部以圍繞該芯片區(qū)域102。其上形成了多個半導(dǎo)體器件的晶片101沿著劃片區(qū)域103被切割，由此被分割成半導(dǎo)體器件。
圖2(a)、圖2(b)及圖3(a)表示沿圖1的A-A’線的橫截面結(jié)構(gòu)(即，包含位于芯片區(qū)域102的外圍部的密封環(huán)部分的半導(dǎo)體器件端部的橫截面結(jié)構(gòu))的變形；圖3(b)示意地表示圖2(a)或者圖2(b)所示的結(jié)構(gòu)中的一個通路、和與該通路設(shè)置在同一膜中的密封通路的平面結(jié)構(gòu)。
圖2(a)、圖2(b)及圖3(a)表示芯片區(qū)域102中的互連結(jié)構(gòu)及密封環(huán)的橫截面結(jié)構(gòu)。
如圖1、圖2(a)、圖2(b)及圖3(a)所示，切割前的半導(dǎo)體器件包括芯片區(qū)域102和劃片區(qū)域103，并且在芯片區(qū)域102的每一個中在芯片區(qū)域102與劃片區(qū)域103之間交界的附近形成密封環(huán)104。
現(xiàn)在將詳細(xì)說明圖2(a)、圖2(b)及圖3(a)分別所表示的結(jié)構(gòu)的各特征。
首先，圖2(a)所示的結(jié)構(gòu)的特征在于至少經(jīng)過兩個膜連續(xù)地形成構(gòu)成密封環(huán)104的密封通路。
接著，圖2(b)所示的結(jié)構(gòu)的特征在于交替設(shè)置構(gòu)成密封環(huán)104的密封通路和密封互連。
然后，圖3(a)所示的結(jié)構(gòu)的特征在于構(gòu)成密封環(huán)104的密封通路在同一個層間絕緣膜內(nèi)分為至少兩個分支。
另一方面，圖2(a)、圖2(b)及圖3(a)所表示的結(jié)構(gòu)的共同特征在于在密封環(huán)104的頂部設(shè)置有密封環(huán)蓋(蓋層125)。
以下，參照圖4(a)到圖4(d)，圖5(a)到圖5(c)及圖6(a)到圖6(c)對具有圖2(a)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法加以說明。
首先，如圖4(a)所示，在晶片101(以下，稱為襯底101)中的芯片區(qū)域102中形成構(gòu)成如晶體管的元件的有源層110，同時，在芯片區(qū)域102的外圍部(即，將成為密封環(huán)的區(qū)域內(nèi)，以下將稱為劃片區(qū)域103附近的密封環(huán)區(qū)域)的襯底101中形成與有源層110一樣結(jié)構(gòu)的導(dǎo)電層120。
然后，在襯底101上淀積第一層間絕緣膜105，其后，使用光刻工藝及干法刻蝕工藝，通過芯片區(qū)域102的第一層間絕緣膜105形成用于形成第一通路111(參照圖4(b))的通孔105a，并且同時，通過密封環(huán)區(qū)域的第一層間絕緣膜105形成用于形成第一密封通路121(參照圖4(b))的溝槽凹部105b。密封通路為構(gòu)成密封環(huán)的組成部分，通過用導(dǎo)電材料填充溝槽凹部而形成。也就是說，密封通路具有與芯片區(qū)域的通路基本上相同寬度的線狀結(jié)構(gòu)(參照圖3(b))。
在本實(shí)施例中，最好密封通路的縱橫比(也就是，其中埋入密封通路的凹部的寬度與深度的比)等于或大于1。
在本實(shí)施例中，同時在芯片區(qū)域102的第一層間絕緣膜105中形成通孔105a和用于形成第一密封通路121的溝槽凹部105b，當(dāng)然也可以分別形成通孔105a和溝槽凹部105b。
其次，如圖4(b)所示，通過第一層間絕緣膜105形成的通孔105a和溝槽凹部105b，例如通過化學(xué)汽相淀積(CVD)工藝注滿例如由W(鎢)制成的導(dǎo)電膜，然后由例如化學(xué)機(jī)械研磨工藝(CMP)除去從通孔105a和溝槽凹部105b伸出的多余部分的導(dǎo)電膜，由此形成與有源層110連接的第一通路111、及與導(dǎo)電層120連接的第一密封通路121。
然后，在第一層間絕緣膜105上淀積第二層間絕緣膜106。而后通過光刻工藝及干法刻蝕工藝，通過芯片區(qū)域102的第二層間絕緣膜106形成用于形成第一互連112(參照圖4(c))的互連溝槽106a，并且同時，通過密封環(huán)區(qū)域的第二層間絕緣膜106形成用于形成第一密封互連122(參照圖4(c))的互連溝槽106b。
接著，如圖4(c)所示，通過第二層間絕緣膜106形成的互連溝槽106a和互連溝槽106b，例如通過電鍍工藝注滿例如Cu(銅)的導(dǎo)電膜。然后通過例如CMP法除去從互連溝槽106a及106b伸出的部分導(dǎo)電膜，由此來形成與第一通路111連接的第一互連112及與第一密封通路121連接的第一密封互連122。
然后，如圖4(d)所示，在第二層間絕緣膜106上淀積第三層間絕緣膜107，并接著通過芯片區(qū)域102的第三層間絕緣膜107形成用于形成第二通路113(參照圖5(c))的通孔107a。同時通過密封環(huán)區(qū)域的第三層間絕緣膜107形成用于形成第二密封通路123(參照圖5(c))的溝槽凹部107b。在本實(shí)施例中，由于重視效率，用同一個工序形成通孔107a、和溝槽凹部107b，其中，通孔107a用于形成成為連接互連的插塞的第二通路113，溝槽凹部107b用于形成成為密封環(huán)104的一部分的第二密封通路123。可選擇地，也能夠用不同的工序形成通孔107a和溝槽凹部107b。
接著，如圖5(a)所示，使用光刻工藝在第三層間絕緣膜107上形成抗蝕膜130，其中，該抗蝕膜130用于形成其中埋入第二互連114(參照圖5(c))的互連溝槽。抗蝕膜130在含有通孔107a的互連形成區(qū)域(以下，稱之為互連區(qū))具有開口。抗蝕膜130也被埋入溝槽凹部107b。
然后，如圖5(b)所示，使用抗蝕膜130作為掩模通過干法刻蝕工藝，在芯片區(qū)域102的第三層間絕緣膜107的上部形成與通孔107a連接且用于形成第二互連114的互連溝槽107c。然而通過灰化除去殘存的抗蝕膜130。
隨后，如圖5(c)所示，在第三層間絕緣膜107中形成的通孔107a、互連溝槽107c和溝槽凹部107b中，埋入例如由銅制成的導(dǎo)電膜。然后，例如通過CMP工藝除去從互連溝槽107c和溝槽凹部107b伸出的部分導(dǎo)電膜(即，位于第三層間絕緣膜107之上的部分導(dǎo)電膜)。以此方式，在芯片區(qū)域102的第三層間絕緣膜107中，形成與第一互連112連接的第二通路113及與第二通路113連接的第二互連114(也就是，形成由第二通路113和第二互連114構(gòu)成的雙重鑲嵌互連)。同時，通過密封環(huán)區(qū)域的第三層間絕緣膜107形成與第一密封互連122連接的第二密封通路123。如上所述，一般將通過在凹部埋入導(dǎo)電膜形成通路和互連的工藝稱為雙重鑲嵌工藝。
當(dāng)通過單重鑲嵌工藝形成第二通路113和第二互連114的情況下，用于形成第二通路113的通孔107a和用于形成第二互連114的互連溝槽107c中分別埋入不同的導(dǎo)電膜。因此在溝槽凹部107b上也要進(jìn)行導(dǎo)電膜埋入的兩個工藝。這兩個埋入工藝在第二密封通路123的內(nèi)部產(chǎn)生“接合部”。
但是，在本實(shí)施例中，在具有雙重鑲嵌結(jié)構(gòu)的互連形成的同時通過一次性地埋入導(dǎo)電膜形成第二密封通路123，因此在第二密封通路123的內(nèi)部不產(chǎn)生導(dǎo)電膜之間的接合部。
如本實(shí)施例中，在芯片區(qū)域102的一個層間絕緣膜中形具有成雙重鑲嵌結(jié)構(gòu)的互連，且當(dāng)在該層間絕緣膜中形成構(gòu)成密封環(huán)104的密封通路的情況下，密封通路的縱橫比等于或大于3。因此，密封環(huán)104的組成部分之間的接合部數(shù)目減少，故密封環(huán)更進(jìn)一步地確保防止外部對芯片區(qū)域102的污染。
接著，如圖6(a)所示，在第三層間絕緣膜107上淀積第四層間絕緣膜108并且然后，以與圖4(d)到圖5(c)所示的同樣的工藝步驟，通過雙重鑲嵌工藝在第四層間絕緣膜108中形成雙重鑲嵌互連結(jié)構(gòu)和密封環(huán)。
具體地說，如圖6(a)所示，通過光刻工藝及干法刻蝕工藝，通過芯片區(qū)域102的第四層間絕緣膜108，形成用于形成第三通路115(參照圖6(b))的通孔108a，同時，通過在密封環(huán)區(qū)域的第四層間絕緣膜108形成用于形成第三密封通路124的溝槽凹部108b。然后，使用光刻工藝在第四層間絕緣膜108上形成用于形成其中埋入第三互連116(參照圖6(b))的互連溝槽的抗蝕膜(無圖示)。該抗蝕膜在包含通孔108a的互連區(qū)域上具有開口。該抗蝕膜也被埋入溝槽凹部108b內(nèi)。然后，使用該抗蝕膜作為掩模通過干法刻蝕工藝，在芯片區(qū)域102的第四層間絕緣膜108的上部形成與通孔108a連接且用于形成第三互連116的互連溝槽108c。之后，通過灰化除去殘存的抗蝕膜。以此方法，在第四層間絕緣膜108中形成用于形成雙重鑲嵌互連的凹部(即，通孔108a及互連溝槽108c)和用于形成第三密封通路124的溝槽凹部108b。
接著，如圖6(b)所示，具有在其中集成有用于形成第三通路115的通孔108a和用于形成第三互連116的互連溝槽108c的雙重鑲嵌結(jié)構(gòu)的凹部，及用于形成第三密封通路124的溝槽凹部108b中，埋入例如由銅制成的導(dǎo)電膜。然后，通過例如CMP工藝除去從互連溝槽108c及溝槽凹部108b伸出的部分導(dǎo)電膜(即，位于第四層間絕緣膜108之上的導(dǎo)電膜的一部分)。以此方法，在芯片區(qū)域102的第四層間絕緣膜108中形成與第二互連114連接的第三通路115及與第三通路115連接的第三互連116(也就是，形成由第三通路115和第三互連116構(gòu)成的雙重鑲嵌互連)。同時通過密封環(huán)區(qū)域的第四層間絕緣膜108形成與第二密封通路123連接的第三密封通路124。
然后，如圖6(b)所示，在作為最上面的互連層的第四層間絕緣膜108上，淀積作為該最上互連層的保護(hù)膜的鈍化膜109。接著，通過光刻工藝及干法刻蝕工藝，將第三互連116及第三密封通路124上的部分鈍化膜109分別除去，因而形成開口。第三密封通路124上的鈍化膜109的開口具有完全圍繞芯片區(qū)域102的溝槽的形狀。
然后，如圖6(c)所示，在各自包含第三互連116和第三密封通路124上的開口的鈍化膜109的整個表面上方，例如通過濺射工藝淀積例如Al(鋁)膜，接著，由光刻工藝及干法刻蝕工藝將該Al膜制圖成為預(yù)定的形狀。具體地說，除去在所述開口及它們的附近部分以外的區(qū)域上的多余部分的Al膜。以此方法，在第三互連116上的鈍化膜109的開口部中形成與第三互連116連接的焊盤電極117，并且在第三密封通路124上的鈍化膜109的開口部形成與第三密封通路124也就是密封環(huán)104連接的蓋層125。以此方式，在芯片區(qū)域102上形成互連結(jié)構(gòu)及用于將互連結(jié)構(gòu)與外部電極連接的鍵合焊盤(焊盤電極117)，然而在密封環(huán)區(qū)域也就是芯片區(qū)域102的外圍部形成包括在其最上部的蓋層125的密封環(huán)104。
如上所述，在本實(shí)施例中，使用同時將導(dǎo)電膜埋入形成通路的孔和形成互連的溝槽的雙重鑲嵌工藝形成互連結(jié)構(gòu)。在相同的工藝中形成該互連結(jié)構(gòu)和構(gòu)成密封環(huán)的密封通路。也就是說，將導(dǎo)電膜埋入具有雙重鑲嵌結(jié)構(gòu)的互連溝槽時，該雙重鑲嵌結(jié)構(gòu)中集成有用于形成通路的凹部和用于形成互連的互連溝槽，同時導(dǎo)電膜也埋入用于形成密封通路的凹部。因此能夠通過一次埋入工藝形成具有足夠高度的密封通路，例如形成深度(高度)與寬度的縱橫比等于或大于1(最好等于或大于3)的密封通路。
因此，在本實(shí)施例中，與由單重鑲嵌工藝形成互連的情況相比，得到的密封環(huán)具有較少數(shù)量的“接合部”，該“接合部”由導(dǎo)電膜的埋入產(chǎn)生。具體地說，埋入導(dǎo)電膜的工藝次數(shù)較少的優(yōu)點(diǎn)在于使構(gòu)成密封環(huán)的導(dǎo)電膜之間的界面的數(shù)目減少。也就是說，在密封環(huán)的組成部分之間因?qū)щ娔さ牟涣悸袢攵斐刹贿B續(xù)部分不易產(chǎn)生，導(dǎo)致與通過較多次埋入工藝得到的密封環(huán)相比，能夠形成可靠性較高的密封環(huán)。
在本實(shí)施例中，在形成用于從外部向芯片區(qū)域102中的互連層提供電源、或者用于從該互連層向外部取出信號的焊盤(焊盤電極117)的同時形成與密封環(huán)104的頂部連接的蓋層125。這能夠在沒有形成蓋層的附加工序的情況下，在密封環(huán)104的頂部形成蓋層125。
以下，對圖2(a)所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)加以詳細(xì)地說明。
如圖2(a)(或者圖6(c))所示，在芯片區(qū)域102中的芯片區(qū)域102與劃片區(qū)域103之間交界的附近形成本實(shí)施例的密封環(huán)。這里，在芯片區(qū)域102的襯底101上形成例如晶體管的元件(無圖示)，且在如晶體管的元件上方形成多個互連層。
并且，如圖2(a)所示，在如上所述的芯片區(qū)域102的外圍部，形成圍繞芯片區(qū)域102的內(nèi)部也就是圍繞上述元件和互連層且貫穿多個層間絕緣膜105到108形成的多層結(jié)構(gòu)的由導(dǎo)體層120，密封通路121、123、124及密封互連122組合構(gòu)成的密封環(huán)104。具體地說，在芯片區(qū)域102的外圍部(即，芯片區(qū)域102中的芯片區(qū)域102與劃片區(qū)域103之間交界的附近)的多層結(jié)構(gòu)中將導(dǎo)體(例如銅)從最下層的層間絕緣膜連續(xù)地沒有間斷(沒有間隙)埋到最上層的層間絕緣膜中，制成密封環(huán)104。該密封環(huán)104作為阻塞雜質(zhì)等從外部侵入芯片區(qū)域102內(nèi)的途徑的隔板。
在本實(shí)施例中，如上所述，構(gòu)成密封環(huán)104的疊置導(dǎo)體中的至少一個導(dǎo)體(組成部分)，和具有雙重鑲嵌結(jié)構(gòu)的互連利用同一工序形成。因此該導(dǎo)體成為沒有“接合部”地穿過至少一個層間絕緣膜的密封通路。也就是說，在形成密封環(huán)、如晶體管的元件，互連等的整個芯片區(qū)域102中，能夠通過在形成雙重鑲嵌互連的工序中形成密封環(huán)104，所以密封環(huán)104的“接合部”減少。若在密封環(huán)中存在“接合部”，也就是存在作為組成部分的導(dǎo)電膜之間的界面，則這一“接合部”作為例如沿著劃片區(qū)域103切割襯底(晶片)101時產(chǎn)生的沖擊、或從外部侵入的水分較易傳到芯片區(qū)域102內(nèi)的通路。然而，在本實(shí)施例中，密封環(huán)104的組成部分之間的“接合部”的數(shù)目減少，所以能夠防止切割晶片時的沖擊或來自外部的水分侵入芯片區(qū)域102內(nèi)。
在本實(shí)施例中，密封環(huán)104形成在芯片區(qū)域102的外圍部(芯片區(qū)域102中的芯片區(qū)域102與劃片區(qū)域103之間交界的附近)。因此當(dāng)沿著劃片區(qū)域103切割襯底(晶片)101，該襯底上形成有多個半導(dǎo)體器件，以獲得作為芯片的單個半導(dǎo)體器件時，能夠防止切割時劃片區(qū)域103所受到的機(jī)械沖擊或應(yīng)力傳到芯片區(qū)域102內(nèi)。
在圖2(a)所示的密封環(huán)結(jié)構(gòu)中，在第三密封通路124上的部分保護(hù)膜(鈍化膜109)提供的開口中，也就是，在完全地圍繞在芯片區(qū)域102中形成的互連層等的鈍化膜109中設(shè)置的溝槽中，形成例如由Al構(gòu)成的蓋層125，其中，該蓋層125位于在最上層的層間絕緣膜(即，第四層間絕緣膜108)上形成的第三密封通路124上。具體地說，與密封環(huán)104的頂部連接的蓋層125形成為從鈍化膜109的表面突出。因此鈍化膜109部分地開口，為不連續(xù)的。
在本實(shí)施例中，位于芯片區(qū)域102的部分鈍化膜109、和位于密封環(huán)區(qū)域的外側(cè)(包含劃片區(qū)域103)的部分鈍化膜109為不連續(xù)的，因此切割時在劃片區(qū)域103附近的鈍化膜109上的機(jī)械沖擊不易傳到如在芯片區(qū)域102中淀積的鈍化膜109的膜。也就是說，在芯片區(qū)域102中的芯片區(qū)域102與劃片區(qū)域103之間交界的附近的鈍化膜109部分不連續(xù)，因此能夠防止切割晶片時的沖擊到達(dá)芯片區(qū)域102。
因此，能夠避免切割時的沖擊使位于劃片區(qū)域103中的部分鈍化膜109產(chǎn)生裂紋等，使芯片區(qū)域102中的鈍化膜109等脫落的現(xiàn)象。這能夠避免在芯片區(qū)域102中產(chǎn)生裂紋。結(jié)果，能夠防止如水分或可動離子的污染物質(zhì)從芯片表面侵入芯片，因此使半導(dǎo)體器件的可靠性提高。
另外，蓋層125被埋入密封環(huán)104上的鈍化膜109的開口中，以便蓋層125和密封環(huán)104本體是連續(xù)的。因此，不像沒有設(shè)置蓋層125的情況，它能夠防止切割時從劃片區(qū)域103侵入的水分或雜質(zhì)經(jīng)過芯片區(qū)域102的外圍部，也就是劃片區(qū)域103附近的鈍化膜109的開口滲入芯片區(qū)域102內(nèi)。
在圖2(a)所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)中，最好密封環(huán)104的一部分(具體地說，密封通路121、123和124)的寬度較窄，具體地說，最好該部分的縱橫比(高度與寬度的比)等于或大于1。特別是，最好通過形成了雙重鑲嵌互連的層間絕緣膜無“接合部”地形成的密封通路的縱橫比等于或大于3?？蛇x擇地，在通過兩層或更多連續(xù)的層間絕緣膜分別形成密封通路(例如密封通路123及124)的情況下，該疊置的密封通路的結(jié)構(gòu)的縱橫比最好是等于或大于3。以此方式，如果使用密封通路作為構(gòu)成密封環(huán)104的組成部分的導(dǎo)體，則能夠利用通路的寬度窄于互連的寬度的事實(shí)，根據(jù)在層間絕緣膜中的互連布局，在一定程度上調(diào)整用于設(shè)置密封環(huán)的余量。也就是說，在為了設(shè)置互連層等而需要使用寬范圍的芯片區(qū)域102的層間絕緣膜中，最好使用密封通路作為密封環(huán)104的組成部分。
另一方面，而當(dāng)考慮芯片區(qū)域102的互連布局等時，如果在目標(biāo)層間絕緣膜中用于其中形成密封環(huán)的空間有余量，能夠使用與互連具有基本上相同寬度的密封互連。也就是說，通過使用設(shè)置了與互連圖案具有基本上相同寬度的密封互連圖案的掩模來形成密封環(huán)。
如上所述，在本實(shí)施例中，考慮芯片區(qū)域102的互連布局，為各絕緣膜選擇密封環(huán)的各組成部分的寬度。因此，根據(jù)需要控制密封環(huán)的各絕緣膜的寬度(厚度)。
在本實(shí)施例中，代替圖2(a)所示的密封環(huán)結(jié)構(gòu)，也就是其中連續(xù)疊置了至少兩個密封通路的密封環(huán)結(jié)構(gòu)，可以使用密封環(huán)104，其中以如圖2(b)所示的密封環(huán)結(jié)構(gòu)中的同樣方式交替疊置密封通路和密封互連，即其中形成元件等的芯片區(qū)域102中交替疊置通路和互連的互連結(jié)構(gòu)。
以下，對圖2(b)所示的密封環(huán)結(jié)構(gòu)加以詳細(xì)地說明。圖2(b)中，已在圖2(a)中顯示的組成部分用相同的標(biāo)號表示，而且省略其說明。
如圖2(b)所示，在形成芯片區(qū)域102中的互連結(jié)構(gòu)的同時形成密封環(huán)104。具體地說，通過導(dǎo)電層120上的第一層間絕緣膜105形成第一密封通路121。通過第一層間絕緣膜105上的第二層間絕緣膜106形成與第一密封通路121連接的第一密封互連122。在第二層間絕緣膜106上淀積的第三層間絕緣膜107中，形成具有與第一密封互連122連接的第二密封通路126、和與第二密封通路126連接的第二密封互連127集成其中的雙重鑲嵌結(jié)構(gòu)的互連(密封部分)。在第三層間絕緣膜107上的第四層間絕緣膜108中，形成具有與第二密封互連127連接的第三密封通路128、和與第三密封通路128連接的第三密封互連129集成其中的雙重鑲嵌結(jié)構(gòu)的密封部分。第四層間絕緣膜108上形成的鈍化膜109在第三密封互連129的頂上具有開口。在該開口中形成與第三密封互連129連接的蓋層125。
以此方式，圖2(b)所示的本實(shí)施例的半導(dǎo)體器件包括具有與在芯片區(qū)域102中形成的互連結(jié)構(gòu)相似的結(jié)構(gòu)的密封環(huán)104，因此能夠以同一工藝形成密封環(huán)104和互連。
另外，在圖2(b)所示的本實(shí)施例的半導(dǎo)體器件中，由同一雙重鑲嵌工藝形成互連結(jié)構(gòu)，例如第二通路113及第二互連114，和密封環(huán)104的組成部分，例如第二密封通路126及第二密封互連127。因此，用于形成第二密封通路126的凹部、和用于形成第二密封互連127的溝槽為一整體，因此將導(dǎo)電膜同時埋入凹部和溝槽中。結(jié)果，在第二密封通路126和第二密封互連127之間沒有出現(xiàn)“接合部”。具體地說，以如本實(shí)施例所示方式，通過雙重鑲嵌工藝形成互連結(jié)構(gòu)及密封環(huán)104，密封環(huán)104內(nèi)的“接合部”數(shù)量減少，因此形成能防止水分或雜質(zhì)從劃片區(qū)域103等外部侵入芯片區(qū)域102內(nèi)的密封環(huán)104。結(jié)果，能夠使半導(dǎo)體芯片(半導(dǎo)體器件)的耐濕性提高，且能夠使半導(dǎo)體芯片制造成品率提高。
對同一個層間絕緣膜使用其中形成芯片區(qū)域102的互連結(jié)構(gòu)用的掩模圖案和形成密封環(huán)用的掩模圖案相互一致的光掩模來形成圖2(b)所示的密封環(huán)結(jié)構(gòu)。例如，當(dāng)在芯片區(qū)域102的層間絕緣膜107中形成通路(插塞)和互連為一整體的雙重鑲嵌結(jié)構(gòu)的互連時，在該層間絕緣膜107中的密封環(huán)104的組成部分的形成也適用雙重鑲嵌工藝。具體地說，密封環(huán)104中的形成在層間絕緣膜107中的部分，由與第二通路113具有基本上相同寬度的第二密封通路126、和與第二互連114具有基本上相同寬度的第二密封互連127構(gòu)成。在層間絕緣膜107中，形成由第二密封通路126和第二密封互連127制成的多層結(jié)構(gòu)，以垂直地貫穿層間絕緣膜107且完全地(無間隙)圍繞芯片區(qū)域102。
圖2(b)所示的密封環(huán)104，是將密封互連和密封通路交替疊置形成的，且該密封互連的寬度大于關(guān)聯(lián)的密封通路的寬度。因此，由僅疊置密封通路或?yàn)橹饕糠织B置密封通路形成的密封環(huán)相比，能夠提高密封環(huán)的強(qiáng)度。
具有圖2(b)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法，與具有所述圖2(a)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法的不同之處僅在于各自光掩模中的用于形成密封環(huán)的掩模圖案。具體地說，例如當(dāng)形成圖2(a)所示的密封環(huán)104時，在形成圖2(b)所示的密封環(huán)104中、為了在第二密封通路123上形成第三密封通路124而預(yù)定的各掩模中的形成密封環(huán)用掩模圖案改變。更具體地說，將各掩模中的用于形成密封環(huán)的掩模圖案限定為在第二密封通路126上形成第二密封互連127且在第三密封通路128上形成第三密封互連129，即限定為使密封通路和密封互連交替形成。
以下，如圖3(a)所示的密封環(huán)結(jié)構(gòu)，也就是，在一層間絕緣膜內(nèi)其中密封通路分為至少兩個分支的密封環(huán)104加以詳細(xì)地說明。在圖3(a)中，已在圖2(a)顯示的組成部分用相同的標(biāo)號標(biāo)記，并且省略其說明。
圖3(a)所示的密封環(huán)結(jié)構(gòu)與圖2(a)所示的密封環(huán)結(jié)構(gòu)的不同之處在于以下方面第一，通過第一層間絕緣膜105設(shè)置與導(dǎo)電層120連接的密封通路121a及121b來代替第一密封通路121。第二，通過第三層間絕緣膜107設(shè)置與第一密封互連122連接的密封通路123a及123b來代替第二密封通路123。第三，通過第四層間絕緣膜108設(shè)置分別與密封通路123a及123b連接的密封通路124a及124b來代替第三密封通路124。各密封通路121a及121b的頂部與第一密封互連122連接，且密封通路124a及124b的頂部與蓋層125連接。
也就是說，具有圖3(a)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法與具有圖2(a)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法的不同之處在于在用于層間絕緣膜的蝕刻中的光掩模中設(shè)置用于形成兩個密封通路的掩模圖案，并將導(dǎo)電膜埋入由使用這些掩模圖案而形成的一對并列的溝槽凹部中。
除了通過圖2(a)所示的密封環(huán)結(jié)構(gòu)所得到的優(yōu)點(diǎn)之外，圖3(a)所示的密封環(huán)結(jié)構(gòu)能夠獲得以下的優(yōu)點(diǎn)。由于密封通孔窄于密封互連，因此密封通路的強(qiáng)度相對低于密封互連。另一方面，如果使用分為至少兩個分支的密封通路作為如圖3(a)所示的密封環(huán)結(jié)構(gòu)中的密封環(huán)的組成部分，代替單個密封通路，能夠在其中密封通路分為分支的層間絕緣膜中，密封環(huán)部分地具有多重結(jié)構(gòu)(即，由多個密封環(huán)分支將芯片區(qū)域102圍繞的結(jié)構(gòu))。因此，與在層間絕緣膜內(nèi)沒有分為分支的(也就是，具有一重結(jié)構(gòu))密封環(huán)相比，具有如圖3(a)所示的多重結(jié)構(gòu)的密封環(huán)的強(qiáng)度提高了。需要注意，在工藝方面，圖2(a)所示的密封環(huán)結(jié)構(gòu)比圖3(a)所示的密封環(huán)結(jié)構(gòu)更容易實(shí)現(xiàn)。
根據(jù)圖3(a)所示的密封環(huán)結(jié)構(gòu)，當(dāng)沿著劃片區(qū)域103將晶片(襯底101)切割為芯片時，即使伴隨該切割的沖擊使密封環(huán)104的一部分破損，只要該破損部分的密封環(huán)104具有包括兩個或更多分支的多重結(jié)構(gòu)的話，則也能夠防止劃片區(qū)域103內(nèi)側(cè)的芯片區(qū)域102因沖擊而受到影響。具體地說，能夠抑制水分從劃片區(qū)域103侵入芯片區(qū)域102、或沿著劃片區(qū)域103切割晶片時的沖擊傳到芯片區(qū)域102內(nèi)。
圖3(a)所示的密封環(huán)104，具有一種結(jié)構(gòu)，其中密封通路分為兩個分支，連接到一個密封互連。可選擇地，一個密封通路可分為三個或更多分支，連接到一個密封互連。在圖3(a)所示的密封環(huán)104中，密封通路的每一個在一個膜中被分為多個分支。可選擇地，該密封通路也可以根據(jù)在芯片區(qū)域102中形成的互連層所要求的配置上的富余，或者膜(層間絕緣膜)的強(qiáng)度在各膜選擇性地分為分支。
在本實(shí)施例中，在重疊了4層的層間絕緣膜中形成了互連結(jié)構(gòu)，然而，層間絕緣膜的層數(shù)不僅限于4層，根據(jù)芯片結(jié)構(gòu)即可以多于4層也可以少于4層。
并且，在本實(shí)施例中，使用Cu作為制成密封環(huán)104的導(dǎo)電材料，但是并不限于此，也可以使用W、Al及Cu中的至少一種制成密封環(huán)104。這樣一來，能夠使用與在半導(dǎo)體器件的芯片區(qū)域102中形成的互連及通路一樣的材料來形成密封環(huán)104。
在本實(shí)施例中，對構(gòu)成蓋層125的導(dǎo)電材料沒有特別地規(guī)定，但若該材料為Al的話，則能夠確實(shí)地防止密封環(huán)104(特別是由Cu制成的密封環(huán))的腐蝕。
在本實(shí)施例中，當(dāng)如例如圖2(a)或者圖3(a)所示的密封環(huán)結(jié)構(gòu)那樣，將多個密封通路連續(xù)地疊層時，最好上密封通路或者下密封通路的接觸面大于其他密封通路的接觸面。這樣一來，能夠使接觸裕度增大。
(第二實(shí)施例)以下，參照附圖對根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件及其制造方法加以說明。
圖7為表示其上設(shè)置有第二實(shí)施例的半導(dǎo)體器件(即，其中芯片區(qū)域由兩個密封環(huán)包圍的半導(dǎo)體器件)的一部分晶片的平面圖。以下，包括兩個或更多包圍芯片區(qū)域的密封環(huán)的密封環(huán)結(jié)構(gòu)也稱為多重密封環(huán)結(jié)構(gòu)。
該密封環(huán)是一個圍繞芯片區(qū)域的環(huán)形金屬襯底。該密封環(huán)包括至少一個環(huán)和另一個環(huán)，該另一個環(huán)的直徑不同于其它環(huán)的直徑。內(nèi)環(huán)被鄰近的外環(huán)包圍。
如圖7所示，例如在成為例如典型為硅襯底的半導(dǎo)體襯底的晶片201上，設(shè)置有將成為半導(dǎo)體器件的多個芯片區(qū)域202。在各個芯片區(qū)域202中，形成由多個元件構(gòu)成且設(shè)有所規(guī)定的功能的IC。芯片區(qū)域202被具有格子圖案的劃片區(qū)域203限定。
一個半導(dǎo)體器件(也就是一個半導(dǎo)體芯片)包括IC(位于芯片區(qū)域202中)、和密封環(huán)204a及204b，其中，IC由多個元件構(gòu)成且設(shè)有所規(guī)定的功能，密封環(huán)204a及204b圍繞著該芯片區(qū)域202設(shè)置在該芯片區(qū)域202的外圍部。在本實(shí)施例中，使用了包括兩個密封環(huán)的多重密封環(huán)結(jié)構(gòu)?？蛇x擇地，也可以根據(jù)布局的余量，使用包括三個，四個或更多密封環(huán)的多重密封環(huán)。
在完成各芯片的形成后，其上形成了各由多重密封環(huán)結(jié)構(gòu)204將芯片區(qū)域202圍繞的多個半導(dǎo)體器件的晶片201，被沿著劃片區(qū)域203切割，從而彼此被分割成半導(dǎo)體器件。
本實(shí)施例中，由于在劃片區(qū)域203的附近的芯片區(qū)域202中形成有至少具有兩個密封環(huán)的密封環(huán)結(jié)構(gòu)204。因此即使在切割晶片201時一個密封環(huán)(例如最外側(cè)的密封環(huán))被破壞，也能夠通過內(nèi)側(cè)的其它密封環(huán)來防止芯片區(qū)域202內(nèi)的元件和有源區(qū)域等受到損傷。這能夠消除在將晶片201分割成芯片時，芯片區(qū)域202，包括元件和有源區(qū)域等中出現(xiàn)損傷造成半導(dǎo)體芯片的性能降低。
圖8(a)及圖8(b)表示沿圖7中的B-B’線的橫截面結(jié)構(gòu)(包含位于芯片區(qū)域202的外圍部的密封環(huán)部分的半導(dǎo)體器件端部的橫截面結(jié)構(gòu))的變形。
如圖7、圖8(a)及圖8(b)所示，切割前的半導(dǎo)體器件包括芯片區(qū)域202和劃片區(qū)域203，在芯片區(qū)域202中的芯片區(qū)域202與劃片區(qū)域203之間交界的附近形成有密封環(huán)204a及204b。
現(xiàn)在，將詳細(xì)說明圖8(a)及圖8(b)所表示的結(jié)構(gòu)的各特征。
首先，圖8(a)所示的結(jié)構(gòu)的特征在于構(gòu)成各密封環(huán)204a及204b的密封通路至少通過至少兩個接連的膜連續(xù)地形成。
接著，圖8(b)所示的結(jié)構(gòu)的特征在于構(gòu)成各密封環(huán)204a及204b的密封通路通過至少兩個接連的膜連續(xù)地形成，且兩個或更多相鄰的密封通路形成在同一層間絕緣膜內(nèi)，且該相鄰的兩個或更多的密封通路與位于其中形成該密封通路的膜的頂部或者底部的一絕緣膜中形成的一個密封互連連接。也就是說，構(gòu)成圖8(b)所示的密封環(huán)結(jié)構(gòu)204的各密封通路在同一層間絕緣膜內(nèi)分為兩個或更多分支。
另一方面，圖8(a)及圖8(b)所示的結(jié)構(gòu)的共同特征在于密封環(huán)204包括至少兩個密封環(huán)，以及在各密封環(huán)204a及204b的頂部設(shè)置密封環(huán)蓋(蓋層225a及226b)。
以下，參照圖9(a)至圖9(d)，及圖10(a)至圖10(c)對具有圖8(a)所示的結(jié)構(gòu)的半導(dǎo)體器件的制造方法加以說明。
首先，如圖9(a)所示，在晶片201(以下，稱為襯底201)中的芯片區(qū)域202中形成構(gòu)成如晶體管的元件的有源層210。同時，在襯底201中的芯片區(qū)域202的外圍部(劃片區(qū)域203附近的密封環(huán)區(qū)域)形成相鄰的兩個導(dǎo)電層220a及220b。導(dǎo)電層220a及220b的結(jié)構(gòu)與有源層210一樣。
然后，在襯底201上淀積第一層間絕緣膜205。接著通過光刻工藝及干法刻蝕工藝，通過芯片區(qū)域202的第一層間絕緣膜205形成用于形成第一通路211(參照圖9(b))的通孔205a，并且同時，通過密封環(huán)區(qū)域的第一層間絕緣膜205形成溝槽凹部205b及205c，該溝槽凹部205b及205c用于形成在各自的相鄰的導(dǎo)電層220a及220b上的第一密封通路221a及221b(參照圖9(b))。密封通路為密封環(huán)的組成部分，通過在溝槽凹部注入導(dǎo)電材料形成。具體地說，各密封通路具有與芯片區(qū)域中的通路的寬度基本上相同的線狀結(jié)構(gòu)。
在本實(shí)施例中，最好密封通路的縱橫比(也就是，埋入密封通路的凹部的寬度與深度的比)等于或大于1，特別是，如本實(shí)施例中那樣，在形成互連層的同時形成密封通路的情況下，根據(jù)互連的小型化程度將各密封通路的縱橫比優(yōu)選設(shè)定為等于或大于3。
在本實(shí)施例中，在芯片區(qū)域202的第一層間絕緣膜205中，同時形成了用于形成第一密封通路221a及221b的溝槽凹部205b及205c以及通孔205a?？蛇x擇地，當(dāng)然也可以分別形成通孔205a和溝槽凹部205b及205c。
其次，如圖9(b)所示，例如通過CVD工藝將例如由W制成的導(dǎo)電膜注入通過第一層間絕緣膜205形成的通孔205a、和溝槽凹部205b及205c。然后，例如使用CMP工藝除去從通孔205a、和溝槽凹部205b及205c伸出的多余的部分導(dǎo)電膜，因而，形成與有源層210連接的第一通路211、及分別與導(dǎo)電層220a及220b連接的相鄰的第一密封通路221a及221b。
然后，在第一層間絕緣膜205上淀積第二層間絕緣膜206。而后用光刻工藝及干法刻蝕工藝，通過芯片區(qū)域202的第二層間絕緣膜206形成用于形成第一互連212(參照圖9(c))的互連溝槽206a，并且同時，通過密封環(huán)區(qū)域的第二層間絕緣膜206形成用于形成相鄰的第一密封互連222a及222b(參照圖9(c))的互連溝槽206b及206c。
接著，如圖9(c)所示，在通過第二層間絕緣膜206形成的互連溝槽206a、206b及206c中，例如使用電鍍工藝注入例如由Cu制成的導(dǎo)電膜。然后，通過例如CMP工藝除去從互連溝槽206a、206b及206c伸出的部分導(dǎo)電膜，由此形成與第一通路211連接的第一互連212、及分別與第一密封通路221a及221b連接的相鄰的第一密封互連222a及222b。
接著，在第二層間絕緣膜206上淀積第三層間絕緣膜207，通過芯片區(qū)域202的第三層間絕緣膜207形成用于形成第二通路213(參照圖10(a))的通孔207a。同時，通過密封環(huán)區(qū)域的第三層間絕緣膜207形成用于形成相鄰的第二密封通路223a及223b(參照圖10(a))的溝槽凹部207b及207c。
然后，如圖9(d)所示，使用光刻工藝在第三層間絕緣膜207上形成抗蝕膜230，其中，抗蝕膜230用于形成其中將埋入第二互連214(參照圖10(a))的互連溝槽。該抗蝕膜230在含有通孔207a的互連區(qū)域具有開口。該抗蝕膜230也被埋入溝槽凹部207b及207c內(nèi)。
然后，使用抗蝕膜230作為掩模通過干法刻蝕工藝，在芯片區(qū)域202的第三層間絕緣膜207的上部形成與通孔207a連接且用于形成第二互連214的互連溝槽。而后通過灰化除去殘存的抗蝕膜230。然后通過前面的工藝步驟，在第三層間絕緣膜207中形成的通孔207a、為形成具有雙重鑲嵌結(jié)構(gòu)的凹部的與通孔207a為一整體的互連溝槽、和溝槽凹部207b及207c中，埋入例如由Cu構(gòu)成的導(dǎo)電膜。然后，通過例如CMP工藝除去從互連溝槽和溝槽凹部207b及207c伸出的部分導(dǎo)電膜(即，位于第三層間絕緣膜207之上的部分導(dǎo)電膜)。以此方式，如圖10(a)所示，在芯片區(qū)域202的第三層間絕緣膜207中，形成與第一互連212連接的第二通路213、及與第二通路213連接的第二互連214(也就是，形成由第二通路213和第二互連214構(gòu)成的雙重鑲嵌互連)。同時，通過密封環(huán)區(qū)域的第三層間絕緣膜207形成分別與第一密封互連222a及222b連接的相鄰的兩個第二密封通路223a及223b。一般將如上所述的通過在凹部埋入導(dǎo)電膜而同時形成通路和互連的工藝稱為雙重鑲嵌工藝。
如果通過單重鑲嵌工藝形成第二通路213和第二互連214，將不同的導(dǎo)電膜分別埋入用于形成第二通路213的通孔207a、和用于形成第二互連214的互連溝槽。因此，由于用同一工藝形成互連結(jié)構(gòu)和第二密封通路223a及223b，溝槽凹部207b及207c上也要進(jìn)行兩次導(dǎo)電膜的埋入工藝。在此情況，在第二密封通路223a及223b的內(nèi)部產(chǎn)生因這兩次埋入工藝引起的“接合部”。
但是，在本實(shí)施例中，由于在具有雙重鑲嵌結(jié)構(gòu)的互連的形成工藝中，通過僅一次埋入導(dǎo)電膜來形成第二密封通路223a及223b，因此在密封通路內(nèi)導(dǎo)電膜之間沒有產(chǎn)生接合部。
本實(shí)施例中，在芯片區(qū)域202的一個層間絕緣膜中形成具有雙重鑲嵌結(jié)構(gòu)的互連，且在該層間絕緣膜中形成構(gòu)成密封環(huán)結(jié)構(gòu)204的密封通路的情況下，各得到的密封通路的縱橫比等于或大于3。因此，密封環(huán)204的組成部分之間的接合部數(shù)目減少，故能夠?qū)崿F(xiàn)進(jìn)一步地保證防止外部對芯片區(qū)域202的污染的密封環(huán)結(jié)構(gòu)。
接著，如圖10(b)所示，在第三層間絕緣膜207上淀積第四層間絕緣膜208，然后以與圖9(c)到圖10(a)所示的工藝步驟一樣的方式，通過雙重鑲嵌工藝在第四層間絕緣膜208中形成具有雙重鑲嵌的互連結(jié)構(gòu)和密封環(huán)。
具體地說，如圖10(b)所示，通過光刻工藝及干法刻蝕工藝，通過芯片區(qū)域202的第四層間絕緣膜208，形成用于形成第三通路215的通孔，并且，同時通過密封環(huán)區(qū)域的第四層間絕緣膜208形成用于形成相鄰的第三密封通路224a及224b的兩個溝槽凹部。然后，使用光刻工藝在第四層間絕緣膜208上形成用于形成其中埋入第三互連216的互連溝槽的抗蝕膜(無圖示)。該抗蝕膜在包含所述通孔的互連形成區(qū)域上具有開口。該抗蝕膜也被埋入所述溝槽凹部內(nèi)。然后，使用該抗蝕膜作為掩模通過干法刻蝕工藝，在芯片區(qū)域202的第四層間絕緣膜208的上部形成與所述通孔連接且用于形成第三互連216的互連溝槽，之后，通過灰化除去殘存的抗蝕膜。以此方法，在第四層間絕緣膜208中形成用于形成雙重鑲嵌互連的凹部(即，所述通孔及互連溝槽)、和用于形成第三密封通路224a及224b的兩個溝槽凹部。
接著，如圖10(b)所示，在第四層間絕緣膜208中的、具有其中形成第三通路215用的通孔和形成第三互連216用的互連溝槽為一整體的雙重鑲嵌結(jié)構(gòu)的凹部，以及形成各第三密封通路224a及224b用的溝槽凹部中，埋入例如由Cu制成的導(dǎo)電膜。然后，通過例如CMP工藝除去從互連溝槽及溝槽凹部伸出的部分導(dǎo)電膜(即，位于第四層間絕緣膜208之上的部分導(dǎo)電膜)。以此方法，在芯片區(qū)域202的第四層間絕緣膜208中形成與第二互連214連接的第三通路215、及與第三通路215連接的第三互連216(也就是，形成由第三通路215和第三互連216構(gòu)成的雙重鑲嵌互連)。同時，通過密封環(huán)區(qū)域的第四層間絕緣膜208形成分別與第二密封通路223a及223b連接的第三密封通路224a及224b。
然后，如圖10(b)所示，在作為最上面的互連層的第四層間絕緣膜208上，淀積作為該最上互連層的保護(hù)膜的鈍化膜209。接著，通過光刻工藝及干法刻蝕工藝，將第三互連216、和相鄰的第三密封通路224a及224b上的部分鈍化膜209除掉，因此形成開口。以此方式，各第三互連216、和第三密封通路224a及224b的上表面就露出來了。
然后，如圖10(c)所示，在包括第三互連216、和第三密封通路224a及224b上的開口的鈍化膜209的整個表面上方，例如通過濺射工藝淀積例如Al膜。然后，通過光刻工藝及干法刻蝕工藝將這個Al膜制作成預(yù)定形狀。具體地說，除去開口及它們鄰近區(qū)域之外的區(qū)域上不必要的Al膜部分。以此方式，在第三互連216上的鈍化膜209的開口中形成與第三互連216連接的焊盤電極217，并且，在第三密封通路224a及224b上的鈍化膜209的開口中形成與各第三密封通路224a及224b，即各密封環(huán)204a及204b連接的蓋層225a及225b。
以此方式，在芯片區(qū)域202中形成互連結(jié)構(gòu)和用于將互連結(jié)構(gòu)連接到外部電極的鍵合焊盤(焊盤電極217)，而在密封環(huán)區(qū)域中，即芯片區(qū)域202的外圍部分(接近芯片區(qū)域202和劃片區(qū)域203間交界)形成密封環(huán)204a及204b、和穿過在密封環(huán)204a和204b上淀積的保護(hù)膜(鈍化膜209)與各密封環(huán)204a及204b連接的蓋層225a及225b。
如上所述，在本實(shí)施例中，通過使用同時將導(dǎo)電膜埋入用于形成通路的孔和用于形成互連的溝槽的雙重鑲嵌工藝形成互連結(jié)構(gòu)，通過用于形成該互連結(jié)構(gòu)的工藝還形成構(gòu)成密封環(huán)的密封通路。具體地說，具有其中集成了用于形成通路的凹部和用于形成互連的互連溝槽的雙重鑲嵌結(jié)構(gòu)的互連溝槽填充的同時，用于形成密封通路的凹部同時填充，因此，通過一次埋入工藝填充用于形成具有足夠高度的密封通路的凹部，即用于形成例如深度與寬度的縱橫比為1或更大(最好為3或更大)的密封通路的凹部。
因此，在本實(shí)施例中，與通過單重鑲嵌工藝形成互連的情況相比，產(chǎn)生的密封環(huán)結(jié)構(gòu)具有由導(dǎo)電膜的埋入而產(chǎn)生的較小數(shù)目的“接合部”。具體地說，較少的導(dǎo)電膜的埋入工藝的好處在于使構(gòu)成密封環(huán)的導(dǎo)電膜之間的連接界面的數(shù)目減少。也就是說，由導(dǎo)電膜的不良埋入而引起的不連續(xù)部分在密封環(huán)的組成部分之間很小可能產(chǎn)生，結(jié)果，產(chǎn)生的密封環(huán)結(jié)構(gòu)呈現(xiàn)比通過大量埋入工藝得到的密封環(huán)結(jié)構(gòu)(即，通過單重鑲嵌工藝形成的密封環(huán)結(jié)構(gòu))高的可靠性。
在本實(shí)施例中，在形成焊盤(焊盤電極217)的同時形成與各密封環(huán)204a及204b的頂部連接的蓋層225a及225b，其中，該焊盤用于從外部向芯片區(qū)域202中的IC和其他部分提供電源，或用于從IC及其他部分向外部取出信號。這允許不使用形成蓋層的額外工藝而形成包括在其頂部的蓋層225a及225b的密封環(huán)204a及204b。
除了由第一實(shí)施例得到的優(yōu)點(diǎn)之外，第二實(shí)施例具有以下優(yōu)點(diǎn)。
具體地說，在第二實(shí)施例中，在芯片區(qū)域202的外圍部分形成包括完全地圍繞芯片區(qū)域202的兩個密封環(huán)的密封環(huán)結(jié)構(gòu)204。因此，當(dāng)沿著劃片區(qū)域203切割半導(dǎo)體晶片(襯底)201，以便得到單個完整的半導(dǎo)體芯片(半導(dǎo)體器件)時，進(jìn)一步保證防止因切割期間切割刀刃與切割線(劃片區(qū)域)203接觸而引起的機(jī)械沖擊傳遞到芯片區(qū)域202，或防止因傳遞而造成對芯片區(qū)域202的損壞。
另外，在第二實(shí)施例中，在各密封環(huán)204a及204b的頂部形成兩個蓋層225a及225b，使得得到以下的優(yōu)點(diǎn)。
圖11(a)為從上面(從形成在最上層的互連層上的鈍化膜(保護(hù)膜)209的上面)看時，圖10(c)(或圖8(a))所示的半導(dǎo)體器件(半導(dǎo)體芯片)結(jié)構(gòu)的平面圖。圖11(a)示出了形成在晶片(襯底)201上的半導(dǎo)體芯片201A之一。
如圖11(a)所示，設(shè)置劃片區(qū)域203圍繞芯片區(qū)域202，并且在接近芯片區(qū)域202與劃片區(qū)域203間交界的芯片區(qū)域202中形成兩個密封環(huán)204a及204b(由于這些環(huán)形成在蓋層225a及225b的下面，因此未示出)。將在各密封環(huán)204a及204b的頂部形成的蓋層225a及225b設(shè)置在完全地圍繞芯片區(qū)域202的鈍化膜209的開口中(通過部分除去鈍化膜209形成)。因此，在芯片區(qū)域202中的鈍化膜209的一部分、和在劃片區(qū)域203中的鈍化膜209的一部分被兩個蓋層225a及225b彼此分開。也就是說，沒有通過鈍化膜209建立劃片區(qū)域203和芯片區(qū)域202之間的連接，因此切割期間劃片區(qū)域203中的鈍化膜209的部分所受到的沖擊幾乎不會通過該鈍化膜209傳遞到芯片區(qū)域202。
圖11(b)為表示沿著圖11(a)的C-C’線的芯片表面的橫截面圖。
如圖11(b)所示，穿過芯片區(qū)域202的外圍部分中的鈍化膜209形成兩個蓋層225a及225b。因此，能夠防止切割期間與切割的刀刃接觸而引起的劃片區(qū)域203中鈍化膜209所受到的沖擊，應(yīng)力等影響芯片區(qū)域202內(nèi)的電路互連結(jié)構(gòu)及其他部分。
以下，對圖8(b)所示的密封環(huán)結(jié)構(gòu)，即其中構(gòu)成密封環(huán)204a及204b的各密封通路在層間絕緣膜內(nèi)分為至少兩個的分支的結(jié)構(gòu)進(jìn)行詳細(xì)地描述。在圖8(b)中，對圖8(a)中也示出的部件由相同標(biāo)號標(biāo)注，并因而省略其描述。
圖8(b)所示的密封環(huán)結(jié)構(gòu)與圖8(a)所示的密封環(huán)結(jié)構(gòu)的不同之處在于構(gòu)成密封環(huán)204a及204b的各密封通路在層間絕緣膜內(nèi)分成至少兩個。
具體地說，對于包括第一密封環(huán)204a和外側(cè)的密封環(huán)(第二密封環(huán))204b的雙重結(jié)構(gòu)中的內(nèi)側(cè)的密封環(huán)(第一密封環(huán))204a，在第一層間絕緣膜205中設(shè)置與導(dǎo)電層220a連接的密封通路221a1及221a2來代替第一密封通路221a，在第三層間絕緣膜207中設(shè)置與第一密封互連222a連接的密封通路223a1及223a2來代替第二密封通路223a，以及在第四層間絕緣膜208中設(shè)置與各密封通路223a1及223a2連接的密封通路224a1及224a2來代替第三密封通路224a。各密封通路221a1及221a2的頂部與第一密封互連222a連接，并且各密封通路224a1及224a2的頂部與蓋層(第一蓋層)225a連接。
對于位于鄰近第一密封環(huán)204a且在第一密封環(huán)204a外側(cè)的第二密封環(huán)204b，在第一層間絕緣膜205中設(shè)置與導(dǎo)電層220b連接的密封通路221b1及221b2來代替第一密封通路221b，在第三層間絕緣膜207中設(shè)置與第一密封互連222b連接的密封通路223b1及223b2來代替第二密封通路223b，以及在第四層間絕緣膜208中設(shè)置與各密封通路223b1及223b2連接的密封通路224b1及224b2來代替第三密封通路224b。另外，各密封通路221b1及221b2的頂部與第一密封互連222b連接，并且各密封通路224b1及224b2的頂部與蓋層(第二蓋層)225b連接。
如上所述，圖8(b)所示的密封環(huán)204a及204b具有其中通過至少一個密封互連將多個分支的密封通路(或者這樣分支的多層結(jié)構(gòu))匯集的結(jié)構(gòu)。因此，即使各密封通路的寬度(厚度)較小，分支的匯集作為一個整體也為密封環(huán)提供高強(qiáng)度。因此，即使切割期間機(jī)械沖擊或應(yīng)力施加在劃片區(qū)域203，也能夠防止密封環(huán)204a或204b被損壞，或防止對密封環(huán)204a或204b的部分(即，密封通路分支的一個)的損壞影響芯片區(qū)域202。
并且，在圖8(b)所示的密封環(huán)結(jié)構(gòu)中，在一個層間絕緣膜中，選擇性地使構(gòu)成密封環(huán)204a及204b的各密封通路分成兩個、三個、四個或更多，從而增強(qiáng)對芯片區(qū)域202的保護(hù)。也就是說，進(jìn)一步保證防止切割期間的沖擊或應(yīng)力傳遞到芯片區(qū)域202內(nèi)。
在圖8(b)所示的密封環(huán)結(jié)構(gòu)中，與圖8(a)所示的密封環(huán)結(jié)構(gòu)一樣，即使外側(cè)的第二密封環(huán)204b被損壞，只要與第二密封環(huán)204b電絕緣的第一密封環(huán)204a沒有被損壞且保持其形狀，仍能夠防止污染物質(zhì)例如水分或可動離子進(jìn)入芯片區(qū)域202，并由此避免半導(dǎo)體器件的可靠性的降低。
在圖8(b)所示的密封環(huán)結(jié)構(gòu)中，密封通路分為兩個分支，連接到一個密封互連?？蛇x擇地，密封通路可以分為三個或更多分支，連接到一個密封互連。也就是說，按照芯片區(qū)域202的配置上的富余或者膜(層間絕緣膜)的強(qiáng)度可以適當(dāng)?shù)剡x擇密封通路分支的數(shù)目。
在圖8(a)及圖8(b)所示的密封環(huán)204a及204b中，可以使用其中交替疊置密封通路和密封互連的結(jié)構(gòu)，例如，形成在包括元件及其他部件的芯片區(qū)域202中的其中交替疊置通路和互連的互連結(jié)構(gòu)，來代替其中連續(xù)疊層兩個或多個密封通路的結(jié)構(gòu)。在這種情況下得到與本實(shí)施例得到的一樣的優(yōu)點(diǎn)。應(yīng)該注意使用密封互連的密封環(huán)具有比使用密封通路的密封環(huán)較大的寬度。因此在考慮各互連層的配置中，優(yōu)選確定是否使用密封互連。
在本實(shí)施例中，互連結(jié)構(gòu)形成在四個連續(xù)的層間絕緣膜中。但是，這樣層間絕緣膜的數(shù)目并不限于四，并且根據(jù)芯片結(jié)構(gòu)當(dāng)然可以少于或多于四層。
在本實(shí)施例中，使用Cu作為構(gòu)成密封環(huán)204a及204b的導(dǎo)電材料。但是本發(fā)明并不限于此，且可以由W、Al及Cu中的至少一種制成密封環(huán)204a及204b。然后，由構(gòu)成半導(dǎo)體器件的芯片區(qū)域202中形成的互連及通路一樣的材料形成密封環(huán)204a及204b。
另外，在本實(shí)施例中，并不特別地限定構(gòu)成蓋層225a及225b的導(dǎo)電材料。但是如果該導(dǎo)電材料為Al，則保證防止密封環(huán)204a及204b(特別是由Cu制成的密封環(huán))的腐蝕。
并且，在本實(shí)施例中，如果多個密封通路連續(xù)疊置，例如圖8(a)或8(b)所示的密封環(huán)結(jié)構(gòu)那樣，優(yōu)選上密封通路或下密封通路的接觸表面大于另一個密封通路的接觸表面。這樣增加了接觸余量。
(第二實(shí)施例的第一變形例)以下，將參照附圖對根據(jù)第二實(shí)施例的第一變形例的半導(dǎo)體器件及其制造方法進(jìn)行描述。
圖12(a)為根據(jù)本變形例的半導(dǎo)體器件的橫截面圖(表示沿圖7中的B-B’線的橫截面結(jié)構(gòu)的圖)。
圖12(a)所示的本變形例的密封環(huán)結(jié)構(gòu)與圖8(a)所示的第二實(shí)施例的密封環(huán)結(jié)構(gòu)的不同之處在于在內(nèi)側(cè)的密封環(huán)(第一密封環(huán))204a的頂部沒有設(shè)置蓋層(第一蓋層)225a。換句話說，鈍化膜209在第一密封環(huán)204a上沒有開口。
具體地說，如圖12(a)所示，本變形例的半導(dǎo)體器件具有與第二實(shí)施例中一樣的雙重密封環(huán)結(jié)構(gòu)，這個結(jié)構(gòu)中的外側(cè)的第二密封環(huán)204b與圖2(a)所示的第一實(shí)施例的密封環(huán)結(jié)構(gòu)中一樣，在其頂部包括蓋層(第二蓋層)225b，而內(nèi)側(cè)的第一密封環(huán)204a在其頂部不包括蓋層。
與圖8(a)所示的第二實(shí)施例的密封環(huán)結(jié)構(gòu)中一樣，本變形例的第一和第二密封環(huán)204a和204b形成在由多個層間絕緣膜205至209形成的多層結(jié)構(gòu)中。更具體地說，在襯底201中設(shè)置的各導(dǎo)電層220a和220b上形成有第一密封通路221a和221b，并且在各第一密封通路221a和221b上形成第一密封互連222a和222b。在各第一密封互連222a和222b上形成第二密封通路223a和223b，并且在各第二密封通路223a和223b上形成第三密封通路224a和224b。鈍化膜209形成在第三密封通路224a上，并且在位于外側(cè)的第二密封環(huán)204b的頂部的第三密封通路224b上具有開口，在該開口中形成與第三密封通路224b連接的蓋層225b。
在本變形例中，形成兩個密封環(huán)204a及204b，以完全地圍繞芯片區(qū)域202。因此，當(dāng)沿著劃片區(qū)域203切割半導(dǎo)體晶片(襯底)201，以得到單個完整的半導(dǎo)體芯片(半導(dǎo)體器件)時，進(jìn)一步保證防止切割期間因切割器的刀刃與切割線(劃片區(qū)域)203接觸而引起的機(jī)械沖擊或應(yīng)力傳遞到芯片區(qū)域202或防止由于該傳遞使芯片區(qū)域202損壞。
在本變形例中，蓋層225b形成在外側(cè)的第二密封環(huán)204b的頂部并且貫穿鈍化膜209。因此，芯片區(qū)域202中的鈍化膜209部分和劃片區(qū)域203中的鈍化膜209部分被蓋層225b完全地彼此分開，成為不連續(xù)，結(jié)果能夠防止切割期間劃片區(qū)域203上的沖擊傳遞到芯片區(qū)域202。
(第二實(shí)施例的第二變形例)
以下，將參照附圖對根據(jù)第二實(shí)施例的第二變形例的半導(dǎo)體器件及其制造方法進(jìn)行描述。
圖12(b)為根據(jù)本變形例的半導(dǎo)體器件的橫截面圖(表示沿圖7中的B-B’線的橫截面結(jié)構(gòu)的圖)。
圖12(b)所示的本變形例的密封環(huán)結(jié)構(gòu)與圖8(b)所示的第二實(shí)施例的密封環(huán)結(jié)構(gòu)的不同之處在于在內(nèi)側(cè)的密封環(huán)(第一密封環(huán))204a的頂部沒有設(shè)置蓋層(第一蓋層)225a。換句話說，鈍化膜209在第一密封環(huán)204a上沒有開口。具體地說，本變形例的半導(dǎo)體器件具有與第二實(shí)施例中一樣的雙重密封環(huán)結(jié)構(gòu)。本變形例結(jié)構(gòu)中的外側(cè)的第二密封環(huán)204b與圖3(a)所示的第一實(shí)施例的密封環(huán)結(jié)構(gòu)中一樣，在其頂部包括蓋層(第二蓋層)225b，而內(nèi)側(cè)的第一密封環(huán)204a在其頂部不包括蓋層。
圖12(b)所示的本變形例的密封環(huán)結(jié)構(gòu)與圖12(a)所示的第二實(shí)施例的第一變形例的密封環(huán)結(jié)構(gòu)的不同之處在于構(gòu)成密封環(huán)204a和204b的各密封通路具有分支。
具體地說，第一層間絕緣膜205中的第一密封通路221a和221b的每一個分別分成兩個分支，即第一密封通路221a1和221a2、或第一密封通路221b1及221b2。同樣，第三層間絕緣膜207中的第二密封通路223a和223b的每一個分別分成兩個分支，即第二密封通路223a1和223a2、或第二密封通路223b1和223b2。第四層間絕緣膜208中的第三密封通路224a和224b的每一個分別分成兩個分支，即第三密封通路224a1和224a2、或第三密封通路224b1和224b2。在第三密封通路224a1和224a2上方形成鈍化膜209，而鈍化膜209在位于外側(cè)的第二密封環(huán)204b的頂部的第三密封通路224b1和224b2上具有開口。在該開口中形成與第三密封通路224b1和224b2連接的蓋層225b。
除了在如圖12(a)所示的第二實(shí)施例的第一變形例中所得到的優(yōu)點(diǎn)以外，在本變形例中得到以下的優(yōu)點(diǎn)。也就是說，由于構(gòu)成密封環(huán)204a和204b的密封通路具有分支，所以提高了密封環(huán)204a和204b的強(qiáng)度，并且密封環(huán)204a和204b防止了雜質(zhì)或水分從外部進(jìn)入芯片區(qū)域202內(nèi)。
(第二實(shí)施例的第三變形例)以下，將參照附圖對根據(jù)第二實(shí)施例的第三變形例的半導(dǎo)體器件及其制造方法進(jìn)行描述。
圖13為根據(jù)本變形例的半導(dǎo)體器件的橫截面圖(表示沿圖7的B-B’線的橫截面結(jié)構(gòu)的圖)。
圖13所示的本變形例的半導(dǎo)體器件與圖8(b)所示的第二實(shí)施例的半導(dǎo)體器件的不同之處在于在芯片區(qū)域202中的襯底201部分中接近密封環(huán)204a和204b設(shè)置晶體管。具體地說，在由具有插入其中的柵絕緣膜232的隔板231圍繞的襯底201區(qū)域上方形成柵電極233。在柵電極233的側(cè)面上形成絕緣側(cè)壁234。在柵電極233側(cè)下方的襯底201部分中確定成為源/漏區(qū)域的有源層210。
圖13所示的本變形例的密封環(huán)結(jié)構(gòu)與圖8(b)所示的第二實(shí)施例的密封環(huán)結(jié)構(gòu)的不同之處在于在其中形成晶體管的第一層間絕緣膜205中的第一密封通路221a和221b的每一個分別分成兩個第一密封通路221a1和221a2、或兩個第一密封通路221b1和221b2。與圖12(a)所示的第二實(shí)施例的第一變形例的密封環(huán)結(jié)構(gòu)中一樣，在內(nèi)側(cè)的密封環(huán)(第一密封環(huán))204a上沒有設(shè)置蓋層(第一蓋層)225a。換句話說，鈍化膜209在第一密封環(huán)204a上沒有開口。
隨著近來芯片尺寸的減小，從切割晶片處的晶片部分(即劃片區(qū)域)到與該部分最接近的晶體管(以下，稱為最接近晶體管)的距離已經(jīng)縮短。具體地說，在其中焊盤下沒有設(shè)置元件的常規(guī)器件中，從密封環(huán)到最接近晶體管的距離(對應(yīng)圖13的距離L)約為100μm。另一方面，近年來，已經(jīng)采用在焊盤下設(shè)置元件這樣的配置，并且因此從密封環(huán)到最接近晶體管的距離L已經(jīng)減小到約10μm。結(jié)果，切割期間的沖擊容易地傳遞到晶體管，使得晶體管易于損壞。另一方面，由于晶體管具有包括薄柵氧化膜及其他的小型化結(jié)構(gòu)，所以晶體管易于受沖擊，因此晶體管需要受到保護(hù)，特別是免于切割期間的損壞。
鑒于此，在本實(shí)施例中，使用上述“具有兩個或更多分支的密封通孔結(jié)構(gòu)”以提高晶體管層的密封環(huán)結(jié)構(gòu)的強(qiáng)度。具體地說，將構(gòu)成密封環(huán)204a和204b的第一密封通孔221a和221b的每一個在作為襯底201上的底層的絕緣膜，即作為包括柵電極233及其他的晶體管層的第一層間絕緣膜205中分成兩個分支，以便各分支，即密封通路221a1、221a2、221b1和221b2用作對芯片區(qū)域202中的底層上的沖擊進(jìn)行阻擋的屏障。按這種方式，防止切割期間對晶體管的損壞，從而提高制造半導(dǎo)體器件中的成品率。
在本變形例中，在其中設(shè)置小型化晶體管的層中使用“具有兩個或更多分支的密封通路結(jié)構(gòu)”?？蛇x擇地，在小型化層或具有小型化結(jié)構(gòu)的層中可使用“具有兩個或更多分支的密封通路結(jié)構(gòu)”。
(第三實(shí)施例)以下，將參照附圖對根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件及其制造方法進(jìn)行描述。在本實(shí)施例中，將描述第一和第二實(shí)施例的變形。
圖14(a)為表示圖19所示的常規(guī)半導(dǎo)體器件的橫截面結(jié)構(gòu)的示意圖。圖14(a)示出了夾著劃片區(qū)域3的兩個芯片區(qū)域2的外圍部分。在圖14(a)中，一些部件沒有示出，并且對圖19中也示出的部件由相同標(biāo)號標(biāo)注，并且省略其描述。如圖14(a)所示，在劃片區(qū)域3中的層間絕緣膜8和10中設(shè)置輔助互連40。
圖14(b)為與圖14(a)所示結(jié)構(gòu)對應(yīng)的平面圖。在圖14(b)中，用粗虛線示意地表示了鈍化膜11下的密封環(huán)4。如圖14(b)所示，在常規(guī)半導(dǎo)體器件中，將密封環(huán)4設(shè)置成沿劃片區(qū)域3的線的形狀。
圖15(a)為表示圖2(a)所示的第一實(shí)施例的半導(dǎo)體器件的橫截面結(jié)構(gòu)的示意圖。圖15(a)示出了夾著劃片區(qū)域103的兩個芯片區(qū)域102的外圍部分。在圖15(a)中，一些部件未示出并且圖2(a)中也示出的部件由相同標(biāo)號標(biāo)注，并省略其描述。如圖15(a)所示，在劃片區(qū)域103中的層間絕緣膜107和108中設(shè)置輔助互連140。
圖15(b)為與圖15(a)所示結(jié)構(gòu)對應(yīng)的平面圖。在圖15(b)中，用粗實(shí)線示意地表示了在它們頂部的包括蓋層125的密封環(huán)104。如圖15(b)所示，在第一實(shí)施例的半導(dǎo)體器件中，將密封環(huán)104設(shè)置成沿劃片區(qū)域103的線的形狀。
與圖14(b)所示的常規(guī)半導(dǎo)體器件的平面結(jié)構(gòu)，和圖15(b)所示的第一實(shí)施例的半導(dǎo)體器件的平面結(jié)構(gòu)相比較，圖16(a)至圖16(c)表示第三實(shí)施例的半導(dǎo)體器件的變形的平面結(jié)構(gòu)。在圖16(a)至圖16(c)中，也用粗實(shí)線示意地表示了密封環(huán)104。
圖16(a)所示的平面結(jié)構(gòu)的特征在于從襯底101(即鈍化膜109)的上面來看時，各密封環(huán)104具有矩形波的形狀。
圖16(b)所示的平面結(jié)構(gòu)的特征在于從襯底101的上面來看時，各密封環(huán)104具有三角波的形狀。
圖16(c)所示的平面結(jié)構(gòu)的特征在于多個突起從各密封環(huán)104的一側(cè)向劃片區(qū)域103延伸。具體地說，各密封環(huán)104具有多個突起，垂直于劃片區(qū)域103蔓延的方向延伸。
與圖16(a)至16(c)所示各結(jié)構(gòu)相關(guān)的半導(dǎo)體器件的橫截面結(jié)構(gòu)，除了密封環(huán)104的位置水平移動或密封環(huán)104的寬度根據(jù)觀察橫截面結(jié)構(gòu)的位置而變化之外，與圖15(a)或2(a)所示的第一實(shí)施例的那些類似。
與圖16(a)至16(c)相關(guān)的各半導(dǎo)體器件的制造方法，除了用于形成密封環(huán)的掩模圖案在圖16(a)至圖16(c)中不同之外，與第一實(shí)施例的那些(圖4(a)至圖4(d)、5(a)至5(c)及6(a)至6(c)所示)類似。
在具有圖16(a)至圖16(c)中的任意一個所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件中，不僅在與劃片區(qū)域103蔓延的方向相平行的方向，而且在與劃片區(qū)域103蔓延的方向相垂直或斜對角的方向，設(shè)置用作用于保護(hù)芯片區(qū)域102的屏障的密封環(huán)104。因此，能夠防止切割期間，由切割刀刃與膜例如鈍化膜109膜接觸而引起的沖擊及應(yīng)力、和由該沖力及應(yīng)力在晶片(襯底101)中產(chǎn)生的裂紋等沿著密封環(huán)104的側(cè)邊(與劃片區(qū)域103相對側(cè))傳遞。
圖17(a)為表示圖8(a)所示的第二實(shí)施例的半導(dǎo)體器件的橫截面結(jié)構(gòu)的示意圖。圖17(A)示出了夾著劃片區(qū)域203的兩個芯片區(qū)域202的外圍部分。在圖17(a)中，一些部件未示出，并且圖8(a)中也示出的部件由相同標(biāo)號標(biāo)注，并省略其描述。如圖17(a)所示，在劃片區(qū)域203中的層間絕緣膜207和208中設(shè)置輔助互連240。
圖17(b)為與圖17(a)所示結(jié)構(gòu)對應(yīng)的平面圖。在圖17(b)中，用粗實(shí)線示意地表示了在它們頂部包括蓋層225a和225b的密封環(huán)204a和204b。如圖17(b)所示，在第二實(shí)施例的半導(dǎo)體器件中，密封環(huán)204a和204b設(shè)置成沿劃片區(qū)域203的兩條線的形狀。
與圖17(b)所示的第二實(shí)施例的半導(dǎo)體器件的平面結(jié)構(gòu)相比較，圖18(a)至18(c)表示了本實(shí)施例的半導(dǎo)體器件的變形的平面結(jié)構(gòu)。在圖18(a)至18(c)中，也用粗實(shí)線示意地表示了密封環(huán)204a和204b。
圖18(a)所示的平面結(jié)構(gòu)的特征在于從襯底201(即鈍化膜209)上面來看，接近劃片區(qū)域203的各密封環(huán)204b具有例如矩形波形狀的凹凸形狀。
圖18(b)所示的平面結(jié)構(gòu)的特征在于從襯底201上面來看，接近劃片區(qū)域203的各密封環(huán)204具有例如三角波形狀的凹凸形狀。
圖18(c)所示的平面結(jié)構(gòu)的特征在于多個突起從接近劃片區(qū)域203的各密封環(huán)204b的一側(cè)向劃片區(qū)域203延伸。具體地說，各密封環(huán)204b具有多個突起，在垂直于劃片區(qū)域203的蔓延方向延伸。
與圖18(a)至18(c)所示的各結(jié)構(gòu)相關(guān)的半導(dǎo)體器件的橫截面結(jié)構(gòu)，除了密封環(huán)204b的位置水平移動或密封環(huán)204b的寬度根據(jù)觀察橫截面結(jié)構(gòu)的位置而變化之外，與圖17(a)或8(a)所示的第二實(shí)施例的結(jié)構(gòu)類似。
與圖18(a)至18(c)相關(guān)的各半導(dǎo)體器件的制造方法，除了用于形成密封環(huán)的掩模圖案在圖18(a)至18(c)之間不同之外，與第二實(shí)施例的那些(圖9(a)至9(d)及圖10(a)至10(c)所示)類似。
在具有圖18(a)至18(c)中的任意一個所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)的半導(dǎo)體器件中，除了由雙重密封環(huán)結(jié)構(gòu)得到第二實(shí)施例的優(yōu)點(diǎn)之外，還能夠得到以下的優(yōu)點(diǎn)。也就是說，不僅在與劃片區(qū)域203蔓延的方向相平行的方向，而且在與劃片區(qū)域203蔓延的方向相垂直或?qū)堑姆较颍O(shè)置用作保護(hù)芯片區(qū)域202的屏障的密封環(huán)204a和204b中的、接近劃片區(qū)域203的密封環(huán)204b。因此，能夠防止切割期間，因切割刀刃與膜例如鈍化膜209接觸而引起的沖擊及應(yīng)力、和由該沖擊和應(yīng)力在晶片(襯底201)中產(chǎn)生的裂紋等，沿著各密封環(huán)204b的側(cè)邊(與劃片區(qū)域203相對的側(cè))傳遞。
在圖18(a)至18(c)所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)(雙重結(jié)構(gòu))中，將具有平面圖中線狀的密封環(huán)204a和具有除平面圖中線狀以外的形狀的密封環(huán)204b組合在?？蛇x擇地，密封環(huán)204a和204b可以具有平面圖中線狀以外的相同形狀或不同形狀。可選擇地，可以使用包括三個或更多密封環(huán)并且其中至少最外側(cè)的密封環(huán)具有平面圖中的線狀以外的形狀的密封環(huán)結(jié)構(gòu)。但是，如果密封環(huán)結(jié)構(gòu)包括具有平面圖中的線狀以外的形狀的密封環(huán)或包括三個或更多密封環(huán)，則密封環(huán)的寬度占有半導(dǎo)體器件(即半導(dǎo)體芯片)寬度的大部分，使得這種結(jié)構(gòu)不利于半導(dǎo)體器件的小型化。因此，優(yōu)選如圖18(a)至18(c)分別所示的本實(shí)施例的密封環(huán)結(jié)構(gòu)那樣，使用其中將具有平面圖中的線狀的密封環(huán)和具有平面圖中的線狀以外的形狀的密封環(huán)組合的雙重密封環(huán)結(jié)構(gòu)。
如上所述，在本發(fā)明的前述實(shí)施例中，通過相同工藝，穿過層間絕緣膜，形成構(gòu)成密封環(huán)的密封通路和芯片區(qū)域的雙重鑲嵌互連結(jié)構(gòu)，并且密封通路在膜中是連續(xù)的。因此密封通路沒有“接合部”地穿過層間絕緣膜。因此，在整個密封環(huán)結(jié)構(gòu)中“接合部”的數(shù)目減小。與包括大量“接合部”的密封環(huán)結(jié)構(gòu)相比，這進(jìn)一步地防止雜質(zhì)或類似物質(zhì)通過“接合部”進(jìn)入，結(jié)果，密封環(huán)結(jié)構(gòu)的強(qiáng)度提高。也就是說，能夠防止切割期間沖擊傳遞到芯片區(qū)域內(nèi)。另外，也能夠防止雜質(zhì)或類似物質(zhì)從外部進(jìn)入芯片區(qū)域。
在本發(fā)明的前述實(shí)施例中，使用其中在密封環(huán)的頂部設(shè)置蓋層的結(jié)構(gòu)，其中將構(gòu)成密封環(huán)的密封通路分成分支的結(jié)構(gòu)，其中形成芯片區(qū)域的雙重鑲嵌結(jié)構(gòu)的同時形成密封通路的結(jié)構(gòu)，以及其中多個密封環(huán)圍繞芯片區(qū)域的結(jié)構(gòu)。這些結(jié)構(gòu)進(jìn)一步保證防止損壞芯片區(qū)域或防止當(dāng)沿著劃片區(qū)域?qū)⒕懈畛蓡蝹€芯片時損壞部分芯片區(qū)域。因此，能夠防止切割期間劃片區(qū)域的沖擊傳遞到芯片區(qū)域內(nèi)，以便不損壞芯片區(qū)域內(nèi)的IC、互連層及其他部分。結(jié)果制造半導(dǎo)體器件(芯片)中的成品率提高，并且得到高精度的芯片。
在本發(fā)明的前述實(shí)施例中，在芯片區(qū)域的外圍部分(接近芯片區(qū)域與劃片區(qū)域間交界的芯片區(qū)域部分)設(shè)置了密封環(huán)結(jié)構(gòu)?？蛇x擇地，也可以在切割后將作為半導(dǎo)體器件(半導(dǎo)體芯片)的端部留下的劃片區(qū)域部分(接近劃片區(qū)域與芯片區(qū)域間交界的劃片區(qū)域部分)設(shè)置密封環(huán)結(jié)構(gòu)。
權(quán)利要求
1.一種半導(dǎo)體器件，其包括在芯片區(qū)域中的襯底上形成的元件；在所述襯底上形成的包括多個絕緣膜的多層結(jié)構(gòu)；在所述芯片區(qū)域中的所述絕緣膜中的至少一個中形成的互連；在所述芯片區(qū)域中的所述絕緣膜中的至少一個中形成且連接所述元件和所述互連、或者連接所述互連和另一個互連的插塞；通過所述芯片區(qū)域的外圍部分中的所述多層結(jié)構(gòu)形成，并包圍所述芯片區(qū)域的密封環(huán)結(jié)構(gòu)；以及在所述多層結(jié)構(gòu)上形成的保護(hù)膜，其中在所述芯片區(qū)域中的所述絕緣膜中的至少一個中，形成其中集成所述互連、和與該互連連接的所述插塞的雙重鑲嵌互連；所述密封環(huán)結(jié)構(gòu)中的位于其中形成所述雙重鑲嵌互連的絕緣膜中的一部分是連續(xù)的，并且所述保護(hù)膜在所述密封環(huán)結(jié)構(gòu)的頂部具有開口，并且在該開口中形成與所述密封環(huán)結(jié)構(gòu)連接的蓋層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中將所述密封環(huán)結(jié)構(gòu)的至少一部分埋入設(shè)置在所述絕緣膜中的一個絕緣膜中或者所述多個絕緣膜中的至少兩個相鄰的絕緣膜中形成的凹部中；并且所述凹部的縱橫比等于或大于3。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述密封環(huán)結(jié)構(gòu)在所述絕緣膜中的至少一個中被分為至少兩個分支。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述密封環(huán)結(jié)構(gòu)包括圍繞所述芯片區(qū)域的至少兩個密封環(huán)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述保護(hù)膜的所述開口僅設(shè)置在所述密封環(huán)中的最外層的密封環(huán)上，且在該開口形成與所述最外層的密封環(huán)連接的所述蓋層。
6.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述密封環(huán)的每一個均在所述絕緣膜中的至少一個中被分成至少兩個分支。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在所述密封環(huán)結(jié)構(gòu)的側(cè)部設(shè)置有多個突起。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中當(dāng)所述密封環(huán)結(jié)構(gòu)被平行于所述襯底表面切割時，所述密封環(huán)結(jié)構(gòu)具有二維的凸凹狀橫截面結(jié)構(gòu)。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述密封環(huán)結(jié)構(gòu)包括由W、Al及Cu構(gòu)成的組中選擇的至少一種材料。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述蓋層包括Al。
11.一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件包括在芯片區(qū)域中的襯底上形成的元件；在所述襯底上形成的包括多個絕緣膜的多層結(jié)構(gòu)；在所述芯片區(qū)域中的所述絕緣膜中的至少一個中形成的互連；在所述芯片區(qū)域中的所述絕緣膜中的至少一個中形成且連接所述元件和所述互連、或者連接所述互連和另一個互連的插塞；和通過所述芯片區(qū)域的外圍部分中的所述多層結(jié)構(gòu)形成的密封環(huán)結(jié)構(gòu)；所述方法包括如下步驟通過所述層間絕緣膜中的一個形成其中將埋入所述插塞的第一凹部、和其中將埋入所述密封環(huán)結(jié)構(gòu)的一部分的第二凹部；在所述絕緣膜的所述一個的上部形成其中將埋入所述互連的第三凹部以便所述第三凹部與所述第一凹部連接；在所述第一凹部、所述第二凹部、和所述第三凹部淀積導(dǎo)電膜，由此形成其中集成所述插塞和所述互連的雙重鑲嵌互連及所述密封環(huán)結(jié)構(gòu)的所述一部分；在設(shè)置有所述互連、所述插塞、和所述密封環(huán)結(jié)構(gòu)的所述多層結(jié)構(gòu)上形成保護(hù)膜；以及在所述密封環(huán)結(jié)構(gòu)上的所述保護(hù)膜的部分中形成開口，且在所述開口中形成蓋層以使所述蓋層與所述密封環(huán)結(jié)構(gòu)連接。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其中所述第二凹部的縱橫比等于或大于3。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件的制造方法，其中還包括如下步驟在層疊在所述絕緣膜中的所述一個上的另一絕緣膜中，形成其中將埋入所述密封環(huán)結(jié)構(gòu)的另一部分的第四凹部以便所述第四凹部與所述第二凹部連接。
全文摘要
通過芯片區(qū)域的外圍部分中的多個絕緣膜的多層結(jié)構(gòu)，形成密封環(huán)結(jié)構(gòu)以圍繞該芯片區(qū)域。在該芯片區(qū)域中的至少一個絕緣膜中形成雙重鑲嵌互連，該雙重鑲嵌互連中集成有一個互連和一個連接到該互連的插塞。形成在該絕緣膜內(nèi)的部分密封環(huán)結(jié)構(gòu)是連續(xù)的，該絕緣膜中形成有雙重鑲嵌互連。形成在多層結(jié)構(gòu)上的保護(hù)膜在保護(hù)環(huán)上具有開口。在開口中形成連接到該密封環(huán)的蓋層。
文檔編號H01L23/58GK1617312SQ200410088940
公開日2005年5月18日 申請日期2004年11月9日 優(yōu)先權(quán)日2003年11月10日
發(fā)明者筒江誠, 內(nèi)海勝喜 申請人:松下電器產(chǎn)業(yè)株式會社