專利名稱：一種用于厚膜印刷電路的光耦封裝方法
技術領域：
本發(fā)明涉及一種用于厚膜印刷電路的光耦封裝方法，該方法用絕緣膠對單個光耦進行封裝，防止厚膜電路上多個光耦之間的彼此干擾。
背景技術：
中國專利02123191公開了一種半導體封裝件及其制法，該封裝件具有一導線架，該導線架是由至少若干條管腳所構成，該管腳上形成一厚度小于管腳的凸出段，該凸出段第一表面上預先定義出一金線焊接區(qū)域與凸出段相對的第二表面上用以提供多條導電組件接設的焊塊植接區(qū)域錯位隔開；將載有多個芯片及該導電組件的導線架移入夾具內實施打線時，由于該焊塊植接區(qū)域與該金線焊接區(qū)域相隔甚遠，因此焊線壓接時產生的向下壓力可完全避開導電組件的植接位置，以防組件受壓裂損；相對地，該金線焊接區(qū)域亦能遠離導電組件的作業(yè)環(huán)境，避免作業(yè)中使用的溶液污損管腳預鍍表面而影響金線的焊接品質。該封裝可以對內部電路提供機械和環(huán)境保護，但是對厚膜電路內的多個光耦裸芯片進行單個封裝時，既要控制光耦傳輸比的大小，又要防止封裝材料因應力過大而將金絲拉斷，還要防止封裝殼內厚膜電路上多個光耦之間的彼此干擾，已有的封裝技術無法滿足上述要求，因此，需要提出一種新的厚膜印刷電路的光耦封裝方法。

發(fā)明內容
本發(fā)明的目的在于提供一種用于厚膜印刷電路的光耦封裝方法，該方法可以解決封裝殼內厚膜電路上多個光耦之間的彼此干擾，并能對內部電路提供機械和環(huán)境保護。
本發(fā)明的目的是由下述技術方案實現的一種用于厚膜印刷電路的光耦封裝方法，其特征在于對分布在厚膜印刷電路上的光耦裸芯片用三層絕緣膠使用涂覆方式進行封裝；第一層為透明膠，覆蓋住印刷電路上的金絲及光耦裸芯片，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時，然后涂覆第二層散射膠，所述散射膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時；最后涂覆第三層遮光膠，所述遮光膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時。
本發(fā)明的有益效果是，為厚膜電路提供了一種新的封裝技術，解決了封裝殼內厚膜電路上多個光耦之間彼此干擾的難題，并且能防止因封裝材料的應力過大而將金絲拉斷。本發(fā)明工藝穩(wěn)定，適合批量生產，降低了材料成本。
以下結合附圖及實施例對本發(fā)明作進一步說明。


圖1為厚膜印刷電路上的光耦封裝剖面視圖具體實施方式
實施例一參見圖1，一種用于厚膜印刷電路的光耦封裝方法，對分布在厚膜印刷電路上的多個光耦裸芯片用三層絕緣膠使用涂覆方式進行封裝；第一層為透明膠5，覆蓋住印刷電路上的金絲2及光耦裸芯片1，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時，然后涂覆第二層散射膠4，所述散射膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時；最后涂覆第三層遮光膠3，所述遮光膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時。
在本實施例中，可以通過調整透明膠的厚度來控制光耦傳輸比的大小，并可通過調整三層膠的固化溫度和固化時間來提高效率，并且不影響三層膠對金絲的應力。在本實施例中可以采用手工刷涂的涂覆方式，也可以采用噴涂的涂覆方式。第一層膠的厚度可以采用較厚的涂層，主要用于將印刷電路上的金絲及光耦裸芯片覆蓋住，其厚度通常在0.5-2毫米之間。所述的透明膠是一種有機凝膠，其型號為GN521。所述的散射膠由下述的材料按重量比配置而成MgO∶TiO2∶透明膠＝1∶1∶3。所述的遮光膠由下述的材料按重量比配置而成炭粉∶透明膠＝1∶4。在本實施例中，封裝的環(huán)境條件為凈化等級100000級，溫度25℃±10℃，濕度45-75％。
權利要求
1.一種用于厚膜印刷電路的光耦封裝方法，其特征在于對分布在厚膜印刷電路上的光耦裸芯片用三層絕緣膠使用涂覆方式進行封裝；第一層為透明膠，覆蓋住印刷電路上的金絲及光耦裸芯片，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時，然后涂覆第二層散射膠，所述散射膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時；最后涂覆第三層遮光膠，所述遮光膠的厚度為0.1毫米-1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時。
全文摘要
本發(fā)明涉及一種用于厚膜印刷電路的光耦封裝方法，對分布在厚膜印刷電路上的光耦裸芯片用三層絕緣膠使用涂覆方式進行封裝；第一層為透明膠，覆蓋住印刷電路上的金絲及光耦裸芯片，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時，然后涂覆第二層散射膠，所述散射膠的厚度為0.1毫米－1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時；最后涂覆第三層遮光膠，所述遮光膠的厚度為0.1毫米－1毫米，固化溫度自室溫開始逐漸升溫至125℃，固化時間為2小時。本發(fā)明的有益效果是，為厚膜電路提供了一種新的封裝技術，解決了封裝殼內厚膜電路上多個光耦之間彼此干擾的難題，并且能防止因封裝材料的應力過大而將金絲拉斷。
文檔編號H01L21/50GK1758422SQ20041008041
公開日2006年4月12日 申請日期2004年10月9日 優(yōu)先權日2004年10月9日
發(fā)明者李素云 申請人:北京七星華創(chuàng)電子股份有限公司