專利名稱：延時(shí)計(jì)算方法、定時(shí)解析方法、計(jì)算對象網(wǎng)絡(luò)的近似方法及延時(shí)控制方法
技術(shù)區(qū)域本發(fā)明涉及被用于輔助半導(dǎo)體裝置的設(shè)計(jì)用的CAD裝置等、使在作成的半導(dǎo)體裝置中的延時(shí)時(shí)間整體高速化，或任意布線高速化的延時(shí)計(jì)算方法、定時(shí)解析方法、計(jì)算對象網(wǎng)絡(luò)的近似方法及延時(shí)控制方法。
背景技術(shù)：
近年，因?yàn)榘雽?dǎo)體的加工微細(xì)化，鄰近布線間電容與對襯底電容和柵電容相比較增大，因此使用CAD裝置進(jìn)行考慮了布線間電容的延時(shí)計(jì)算成為主流。并且，由靜態(tài)解析手法保持時(shí)間幅度保持來解析鄰近布線的電位變動(dòng)時(shí)間，計(jì)算因鄰近布線間電容造成的延時(shí)變動(dòng)的手法也被普遍采用。
由于布線間電容引起稱為延時(shí)變動(dòng)或噪聲的串?dāng)_現(xiàn)象，因此，現(xiàn)狀的CAD裝置具有進(jìn)行考慮了來源于介由布線間電容給予的鄰近網(wǎng)的干擾的解析的功能。
在靜態(tài)定時(shí)解析的延時(shí)計(jì)算中，鄰近網(wǎng)和延時(shí)計(jì)算對象網(wǎng)同時(shí)遷移時(shí)，現(xiàn)狀的CAD裝置具有考慮給予因鄰近網(wǎng)造成的延時(shí)計(jì)算對象網(wǎng)的延時(shí)值的影響的功能。
并且，在靜態(tài)定時(shí)解析的延時(shí)計(jì)算中，沒有因和鄰近布線的遷移定時(shí)不匹配而引起由串?dāng)_造成的延時(shí)變動(dòng)時(shí)，布線間電容接地。該例子示于圖27～圖29。圖27是由樣例1001和樣例1002組成的網(wǎng)N001與由樣例1003和樣例1004組成的網(wǎng)N002具有布線間電容C1和C2且鄰近的電路。圖28表示網(wǎng)N001與網(wǎng)N002的遷移定時(shí)、即不同時(shí)遷移。圖29是把布線間電容接地的圖。
該布線間電容的接地，基于非遷移網(wǎng)經(jīng)常是電源電位或零電位這樣的假定。并且，以往進(jìn)行該接地時(shí)，不考慮電阻成分。
在此，在由CAD裝置的延時(shí)計(jì)算中，連接成為對象的布線的電容和電阻對其延時(shí)值給予很大的影響。然而，抽出遵從輪廓形狀的布線網(wǎng)絡(luò)、基于其網(wǎng)絡(luò)進(jìn)行延時(shí)計(jì)算是常事。不過，雖然越詳細(xì)地抽出布線網(wǎng)絡(luò)精度越高，可是延時(shí)計(jì)算時(shí)間變長。因而，保持一定程度的精度、簡化布線網(wǎng)絡(luò)、在現(xiàn)實(shí)的計(jì)算時(shí)間中求延時(shí)的技術(shù)被尋求。
因此，在以往網(wǎng)絡(luò)的簡化中，和延時(shí)計(jì)算對象布線鄰近的布線間電容，按原大小，或被乘倍率來接地是通常的(參照如特開2000-48053)。
然而，由于伴隨著加工微細(xì)化的布線間電容的增大和布線電阻的增大，為了減少消耗電力的電源電壓降低，而如圖30所示的那樣，信號遷移使鄰近網(wǎng)的電位變動(dòng)，鄰近網(wǎng)的電源或零電位近似逐漸變?yōu)椴怀闪ⅰ?br> 延時(shí)計(jì)算對象網(wǎng)起動(dòng)時(shí)，鄰近網(wǎng)的電位與電源電位或零電位相比上升，延時(shí)計(jì)算對象網(wǎng)落降時(shí)，鄰近網(wǎng)的電位與電源電位或零電位相比下降。因該鄰近布線的電位變動(dòng)所造成的視在的布線間電容變小，實(shí)際的延時(shí)值也比基于接地近似的延時(shí)值變小。

發(fā)明內(nèi)容
本發(fā)明的目的在于，解決上述以往的問題點(diǎn)、更正確地求出延時(shí)值。
并且，在網(wǎng)絡(luò)的簡化中，如以往實(shí)行的那樣，使和延時(shí)計(jì)算對象布線鄰近的布線間的電容，按原樣的大小或乘倍率來接地時(shí)，網(wǎng)絡(luò)能容易地簡化，然而，由于把所有的布線一律接地，因此，例如即使能匹配平均的電容，根據(jù)條件也會變成不同于本來的延時(shí)值的值。因此，將要進(jìn)行極端情況的定時(shí)檢證時(shí)，存在能否對應(yīng)，或者，必須取一樣大的余裕這樣的問題。
并且，進(jìn)行把布線間電容一律接地的近似時(shí)，存在不能進(jìn)行考慮了串?dāng)_的延時(shí)計(jì)算的問題。
本發(fā)明，考慮到了上述問題，其目的是提供一種不用大幅度降低延時(shí)計(jì)算精度，而能實(shí)現(xiàn)延時(shí)計(jì)算時(shí)間的縮短的延時(shí)計(jì)算方法和定時(shí)解析方法。
本發(fā)明的延時(shí)計(jì)算方法，是考慮了半導(dǎo)體集成電路的延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)的延時(shí)計(jì)算方法，特征在于，包含，選擇鄰近網(wǎng)驅(qū)動(dòng)單元的靜態(tài)組合的鄰近網(wǎng)內(nèi)部電阻選擇工序；把從由延時(shí)計(jì)算對象網(wǎng)和鄰近網(wǎng)得到的、延時(shí)計(jì)算對象網(wǎng)過渡、延時(shí)計(jì)算對象網(wǎng)和鄰近網(wǎng)之間的耦合電容，鄰近網(wǎng)的布線電阻，鄰近網(wǎng)的布線電容，和從工序選擇出的鄰近網(wǎng)驅(qū)動(dòng)單元的內(nèi)部電阻求得的系數(shù)乘耦合電容，把由此得到的值作為延時(shí)計(jì)算對象網(wǎng)的耦合電容接地的耦合電容接地工序，從由工序得到的電路導(dǎo)出延時(shí)值。
根據(jù)上述結(jié)構(gòu)，能檢證因靜止時(shí)的鄰近布線造成的延時(shí)值的不同，使更正確的定時(shí)解析成為可能。并且，在反映了更實(shí)際的動(dòng)作的形態(tài)中，能簡化計(jì)算對象網(wǎng)絡(luò)。因而，能更正確地求出延時(shí)值、能實(shí)現(xiàn)延時(shí)計(jì)算時(shí)間的縮短。
本發(fā)明的別的延時(shí)計(jì)算方法，是考慮了半導(dǎo)體集成電路的延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)的延時(shí)計(jì)算方法，特征在于，包含，選擇鄰近網(wǎng)驅(qū)動(dòng)單元的靜態(tài)組合的鄰近網(wǎng)內(nèi)部電阻選擇工序；計(jì)算流入從由延時(shí)計(jì)算對象網(wǎng)和鄰近網(wǎng)得到的、延時(shí)計(jì)算對象網(wǎng)過渡，延時(shí)計(jì)算對象網(wǎng)和鄰近網(wǎng)之間的耦合電容，鄰近網(wǎng)的布線電阻、鄰近網(wǎng)的布線電容，和從工序選擇出的鄰近網(wǎng)驅(qū)動(dòng)單元的內(nèi)部電阻求得的耦合電容的電流，把耦合電容和鄰近網(wǎng)置換成電流源的耦合電容置換工序，從由工序得到的電路導(dǎo)出延時(shí)值。
本發(fā)明的定時(shí)解析方法，是考慮了因鄰近半導(dǎo)體集成電路的定時(shí)解析對象路徑中的網(wǎng)的網(wǎng)所造成的延時(shí)值的影響的定時(shí)解析方法，特征在于，在定時(shí)檢證路徑的檢證條件中使用由權(quán)利要求1或權(quán)利要求2記載的延時(shí)計(jì)算方法求得的延時(shí)值來進(jìn)行檢證。
根據(jù)上述結(jié)構(gòu)，使用由上述延時(shí)計(jì)算方法求出的延時(shí)值，對于定時(shí)檢證路徑的檢證條件，能選擇正確的值進(jìn)行定時(shí)檢證，并有和上述相同的效果。
本發(fā)明的計(jì)算對象網(wǎng)絡(luò)的近似方法，是考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)的計(jì)算對象網(wǎng)絡(luò)的近似方法，特征在于，根據(jù)鄰近網(wǎng)的驅(qū)動(dòng)單元內(nèi)部電阻的值，和從鄰近網(wǎng)的驅(qū)動(dòng)單元到被驅(qū)動(dòng)網(wǎng)和鄰近網(wǎng)之間的網(wǎng)間電容的電阻值，來決定是接地近似網(wǎng)間電容、或是保持和網(wǎng)間電容的鄰近網(wǎng)的連接。
根據(jù)上述結(jié)構(gòu)，能簡化計(jì)算對象網(wǎng)絡(luò)。
本發(fā)明的別的計(jì)算對象網(wǎng)絡(luò)的近似方法，是考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)絡(luò)的計(jì)算對象網(wǎng)絡(luò)的近似方法，特征在于，把被驅(qū)動(dòng)網(wǎng)和鄰近網(wǎng)之間的網(wǎng)間電容，通過與鄰近網(wǎng)的驅(qū)動(dòng)單元內(nèi)部電阻的值、和從鄰近網(wǎng)的驅(qū)動(dòng)單元到網(wǎng)間電容的電阻值對應(yīng)的等效電阻，來進(jìn)行對地近似。
根據(jù)上述結(jié)構(gòu)，能進(jìn)行根據(jù)和鄰近布線的動(dòng)作的影響的近似。
本發(fā)明的別的計(jì)算對象網(wǎng)絡(luò)的近似方法，是考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)絡(luò)的計(jì)算對象網(wǎng)絡(luò)的近似方法，包含算出被驅(qū)動(dòng)網(wǎng)和鄰近網(wǎng)之間的定時(shí)窗的工序，和在定時(shí)窗不重疊時(shí)，根據(jù)鄰近網(wǎng)的電容、電阻和驅(qū)動(dòng)單元內(nèi)部電阻的值，把被驅(qū)動(dòng)網(wǎng)和鄰近網(wǎng)的布線間電容接地近似的工序。
根據(jù)上述結(jié)構(gòu)，由于考慮了定時(shí)窗，因此不會對串?dāng)_解析造成影響，而能削減計(jì)算對象網(wǎng)絡(luò)量。
本發(fā)明的別的計(jì)算對象網(wǎng)絡(luò)的近似方法，是考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)的計(jì)算對象網(wǎng)絡(luò)的近似方法，特征在于，根據(jù)到構(gòu)成鄰近網(wǎng)和布線間電容的部分為止的被驅(qū)動(dòng)網(wǎng)的電阻值，和布線間電容的電容值，來接地近似布線間電容。
根據(jù)上述結(jié)構(gòu)，由于在考慮了布線間電容的實(shí)質(zhì)性影響的基礎(chǔ)上來進(jìn)行近似，因此，不用伴隨著大的延時(shí)誤差，而能進(jìn)行計(jì)算對象網(wǎng)絡(luò)的削減。
本發(fā)明的延時(shí)控制方法，特征在于，對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)，進(jìn)行屏蔽布線，把該屏蔽布線用高電阻元件連接電源或接地。
根據(jù)上述結(jié)構(gòu)，有例如，在存在使半導(dǎo)體集成電路中的布線延時(shí)高速化的被驅(qū)動(dòng)網(wǎng)時(shí)，在鄰近布線道鋪設(shè)屏蔽布線、使用PS電阻/OD電阻等的高電阻元件把其屏蔽布線連接到電源或接地電位，由此來使被驅(qū)動(dòng)網(wǎng)的布線延時(shí)高速化的手法。用高電阻元件連接屏蔽布線和電源或地之間，由此，被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的電位差減小、有效布線間電容也變小，被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間變小。按照本方法，能減少被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容，能削減被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間。
本發(fā)明的別的延時(shí)控制方法，特征在于，通過對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把該屏蔽布線用電阻值可控制的元件連接電源或接地，進(jìn)行上述屏蔽布線中的電阻值控制，來控制上述被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
根據(jù)上述結(jié)構(gòu)，有例如，在存在半導(dǎo)體集成電路中的布線延時(shí)時(shí)間的控制成為必要的被驅(qū)動(dòng)網(wǎng)時(shí)，在鄰近布線道鋪設(shè)屏蔽布線、使用并列連接的晶體管等可變電阻元件把其屏蔽布線連接到電源或接地電位，由此來控制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)的手法。這樣，通過用可變電阻元件連接屏蔽布線和電源或地之間，可以實(shí)現(xiàn)要進(jìn)行延時(shí)值的控制的布線的延時(shí)時(shí)間控制。按照本手法，能控制被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容，能控制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間。
本發(fā)明的延時(shí)控制方法，特征在于，對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把屏蔽布線用電阻值可控制的元件連接電源或接地，在LSI制造后進(jìn)行動(dòng)作檢證，抽出因加工偏差等造成的延時(shí)偏差的布線，進(jìn)行屏蔽布線中的電阻值控制，控制偏差了的被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
根據(jù)上述結(jié)構(gòu)，有例如，在存在半導(dǎo)體集成電路中的布線延時(shí)時(shí)間的控制成為必要的被驅(qū)動(dòng)網(wǎng)時(shí)，在鄰近布線道鋪設(shè)屏蔽布線、使用并列連接的晶體管等可變電阻元件把其屏蔽布線連接到電源或接地電位，由此來控制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)、擴(kuò)寬LSI的動(dòng)作保證范圍的手法。用可變電阻元件連接屏蔽布線和電源或地之間，由此，可以實(shí)現(xiàn)要進(jìn)行延時(shí)值的控制的布線的延時(shí)時(shí)間控制、提高成品率。
根據(jù)本手法，在LSI制造后，抽出所發(fā)覺的因加工偏差等造成的延時(shí)偏差、控制被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容，由此，能控制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間，能改善因加工偏差造成的成品率下降。
本發(fā)明的別的延時(shí)控制方法，特征在于，對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把屏蔽布線用電阻值可控制的元件連接電源或接地，算出從由檢測LSI中的任意點(diǎn)的延時(shí)時(shí)間變動(dòng)的裝置所檢測出的延時(shí)時(shí)間變動(dòng)對被驅(qū)動(dòng)網(wǎng)的布線延時(shí)的影響，進(jìn)行屏蔽布線中的電阻值控制以便抑制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)變動(dòng)。
根據(jù)上述結(jié)構(gòu)，有例如，在存在半導(dǎo)體集成電路中的布線延時(shí)時(shí)間的控制成為必要的被驅(qū)動(dòng)網(wǎng)時(shí)，在鄰近布線道鋪設(shè)屏蔽布線、使用并列連接的晶體管等可變電阻元件把其屏蔽布線連接到電源或接地電位，并且，使用檢測LSI中的延時(shí)變動(dòng)的電路和用于削減其延時(shí)變動(dòng)的可變電阻控制電路，在LSI動(dòng)作中進(jìn)行布線的延時(shí)時(shí)間控制、謀求電路的穩(wěn)定化的延時(shí)值控制方法。使用延時(shí)變動(dòng)檢測電路和可變電阻控制電路，控制被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容，由此，能進(jìn)行被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間的控制、謀求LSI電路的穩(wěn)定化。
根據(jù)本手法，在LSI動(dòng)作時(shí)能動(dòng)態(tài)地控制有偏差的被驅(qū)動(dòng)網(wǎng)的延時(shí)值、擴(kuò)寬動(dòng)作保證范圍。例如，檢測起因于產(chǎn)生在LSI動(dòng)作中的芯片內(nèi)溫度偏差或芯片內(nèi)電位偏差的延時(shí)變動(dòng)、控制被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容，由此，可以在LSI動(dòng)作中動(dòng)態(tài)地補(bǔ)正被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間變動(dòng)、謀求電路的動(dòng)作穩(wěn)定化。
本發(fā)明的別的延時(shí)控制方法，特征在于，算出因被屏蔽網(wǎng)的溫度變化造成的延時(shí)變動(dòng)，算出把抑制因被屏蔽網(wǎng)的驅(qū)動(dòng)單元的溫度變化造成的延時(shí)變動(dòng)的被屏蔽布線和屏蔽布線間的電容，及屏蔽布線與電源或地連接的元件的電阻值，對于被屏蔽布線，進(jìn)行形成已算出的布線間電容的電屏蔽布線，把屏蔽布線用已算出的電阻值的元件連接電源或接地。
根據(jù)上述結(jié)構(gòu)，有例如，在存在半導(dǎo)體集成電路中的布線延時(shí)時(shí)間的控制成為必要的被屏蔽網(wǎng)如被驅(qū)動(dòng)網(wǎng)時(shí)，算出因溫度變化造成的被驅(qū)動(dòng)網(wǎng)的驅(qū)動(dòng)單元和布線延時(shí)的變動(dòng)、算出為削減延時(shí)變動(dòng)而必需的屏蔽布線間電容和把屏蔽布線連接到電源/地的溫度系數(shù)高的元件電阻，鋪設(shè)屏蔽布線以便成為被算出的布線間電容值、用成為被算出的元件電阻值的電阻元件連接到電源/地，抑制因溫度變化造成的延時(shí)變動(dòng)的延時(shí)值穩(wěn)定化方法。鋪設(shè)屏蔽布線以便成為被算出的布線間電容和元件電阻值，由此，能抑制布線延時(shí)的溫度變化。
根據(jù)本手法的延時(shí)值穩(wěn)定化方法，追蹤起因于產(chǎn)生在LSI動(dòng)作中的芯片內(nèi)溫度偏差的延時(shí)變動(dòng)、被驅(qū)動(dòng)網(wǎng)和屏蔽布線間的有效布線間電容變化，由此，可以抑制因芯片內(nèi)部溫度分布造成的被屏蔽布線的溫度依存性，在LSI動(dòng)作中自動(dòng)地補(bǔ)正被驅(qū)動(dòng)網(wǎng)的布線延時(shí)時(shí)間變動(dòng)、謀求電路的動(dòng)作穩(wěn)定化。
本發(fā)明的別的延時(shí)控制方法，特征在于，連接多個(gè)驅(qū)動(dòng)成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近布線的元件，切換控制驅(qū)動(dòng)鄰近布線時(shí)的元件和非驅(qū)動(dòng)時(shí)的元件，使鄰近布線的驅(qū)動(dòng)單元內(nèi)部電阻變化，由此來控制被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
根據(jù)上述結(jié)構(gòu)，有例如，在存在半導(dǎo)體集成電路中的布線延時(shí)時(shí)間的控制成為必要的被驅(qū)動(dòng)網(wǎng)時(shí)，變更驅(qū)動(dòng)鄰近布線的晶體管為復(fù)數(shù)或復(fù)數(shù)組的晶體管、切換控制在鄰近布線狀態(tài)遷移時(shí)具有必要的驅(qū)動(dòng)力的晶體管和為在穩(wěn)定狀態(tài)時(shí)固定電位而使用的晶體管，使連接鄰近布線和電源/地的電阻值變化、控制被驅(qū)動(dòng)網(wǎng)的延時(shí)值的延時(shí)值控制方法。切換由復(fù)數(shù)組的晶體管驅(qū)動(dòng)的信號布線的驅(qū)動(dòng)晶體管，由此，使信號布線和電源/地間的電阻值變化，能控制被驅(qū)動(dòng)網(wǎng)和鄰近布線間的有效布線間電容、控制被驅(qū)動(dòng)網(wǎng)的延時(shí)時(shí)間。
根據(jù)本手法，即使是在被驅(qū)動(dòng)網(wǎng)的鄰近布線道沒有余裕的LSI也不用鋪設(shè)屏蔽布線，把鄰近布線的驅(qū)動(dòng)晶體管變更為復(fù)數(shù)連接，切換那些晶體管，由此，能抑制對鄰近布線延時(shí)時(shí)間的影響、控制被驅(qū)動(dòng)網(wǎng)的延時(shí)時(shí)間。


圖1是表示本發(fā)明的實(shí)施方式1的延時(shí)計(jì)算方法的步驟的流程圖。
圖2是用于說明本發(fā)明的從實(shí)施方式1到實(shí)施方式3的實(shí)施例的電路圖。
圖3是說明在本發(fā)明的從實(shí)施方式1到實(shí)施方式3的實(shí)施例中，求布線間電容連接的節(jié)點(diǎn)的信號遷移時(shí)間的方法的圖。
圖4是用于解析在本發(fā)明的從實(shí)施方式1到實(shí)施方式3的實(shí)施例中，布線間電容連接的鄰近網(wǎng)的圖。
圖5是表示在本發(fā)明的實(shí)施方式1或?qū)嵤┓绞?的實(shí)施例中，鄰近網(wǎng)的電位變動(dòng)的狀態(tài)的圖。
圖6是表示在本發(fā)明的實(shí)施方式1或?qū)嵤┓绞?的實(shí)施例中，置換布線間電容為等效電容的狀態(tài)的圖。
圖7是表示本發(fā)明的實(shí)施方式2的延時(shí)計(jì)算方法的步驟的流程圖。
圖8是表示在本發(fā)明的實(shí)施方式2或?qū)嵤┓绞?的實(shí)施例中，流入布線間電容的電流波形的圖。
圖9是表示在本發(fā)明的實(shí)施方式1或?qū)嵤┓绞?的實(shí)施例中，置換布線間電容為等效電流源的狀態(tài)的圖。
圖10是表示本發(fā)明的實(shí)施方式3的定時(shí)解析方法的步驟的流程圖。
圖11是用于說明本發(fā)明的實(shí)施方式3的實(shí)施例的電路圖。
圖12是用于說明包含由本發(fā)明的實(shí)施方式1或?qū)嵤┓绞?求出的延時(shí)值的本發(fā)明的實(shí)施方式3的實(shí)施例的電路圖。
圖13是在本發(fā)明的實(shí)施方式4中簡化的計(jì)算對象網(wǎng)絡(luò)的說明圖。
圖14是一般的驅(qū)動(dòng)單元的等效電路例。
圖15是表示近似后的計(jì)算對象網(wǎng)絡(luò)的電路圖。
圖16是表示計(jì)算對象網(wǎng)絡(luò)的近似手法的流程圖。
圖17是表示接地近似布線間電容的計(jì)算對象網(wǎng)絡(luò)的電路圖。
圖18是表示本發(fā)明的實(shí)施方式8的流程圖。
圖19(a)是表示使用了以往的低電阻元件的連接的說明圖。
圖19(b)和圖19(c)是表示對使用了高電阻元件的電源和地的連接的說明圖。
圖20是本發(fā)明的實(shí)施方式9的流程圖。
圖21是說明本發(fā)明的實(shí)施方式9的可變電阻元件的例的說明圖。
圖22是表示本發(fā)明的實(shí)施方式10的流程圖。
圖23是表示本發(fā)明的實(shí)施方式11的流程圖。
圖24是表示本發(fā)明的實(shí)施方式12的流程圖。
圖25是表示本發(fā)明的實(shí)施方式13的流程圖。
圖26是在本發(fā)明的實(shí)施方式13中的單元內(nèi)部接通電阻切換元件例的電路圖。
圖27是以往例的電路圖。
圖28是表示在以往例的電路中的遷移定時(shí)的圖。
圖29是表示在以往例中的布線間電容的接地近似的圖。
圖30是表示電位靜止的網(wǎng)因鄰近布線的遷移而變動(dòng)的圖。
具體實(shí)施例方式
下面，參照

該發(fā)明的實(shí)施方式。
(實(shí)施方式1)首先，關(guān)于該發(fā)明的實(shí)施方式1的半導(dǎo)體集成電路設(shè)計(jì)的延時(shí)計(jì)算方法，由圖1到圖6進(jìn)行說明。該實(shí)施方式1，是考慮了在延時(shí)計(jì)算時(shí)的對基于鄰近延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)的延時(shí)計(jì)算對象網(wǎng)的延時(shí)值的影響的延時(shí)計(jì)算方法。
圖1是表示實(shí)施方式1的延時(shí)計(jì)算方法的步驟的流程圖。圖2是由樣例1010和樣例1011組成的網(wǎng)N010、由樣例1012和樣例1013組成的網(wǎng)N011、和由樣例1014和樣例1015組成的網(wǎng)N012所組成的電路圖。網(wǎng)N010由布線間電容CC1與網(wǎng)N011、由布線間電容CC2與網(wǎng)N012結(jié)合。并且，布線電阻R1和R2、對地電容CG1和CG2寄生在網(wǎng)N010上，線電阻R3、對地電容CG3寄生在網(wǎng)N011上，布線電阻R4、對地電容CG4寄生在網(wǎng)N012上。
取該電路為例，說明實(shí)施方式1。
首先，由延時(shí)計(jì)算對象RLC網(wǎng)絡(luò)抽出單元S001，抽出作為延時(shí)計(jì)算對象的網(wǎng)N010的寄生元件的布線電阻R1和R2、對地電容CG1和CG2、及布線間電容CC1和CC2。接著，由鄰近網(wǎng)RLC網(wǎng)絡(luò)抽出單元S002，抽出作為鄰近網(wǎng)的網(wǎng)N011的線電阻R3、對地電容CG3、及網(wǎng)N012的布線電阻R4、對地電容CG4。由鄰近網(wǎng)驅(qū)動(dòng)單元內(nèi)部電阻選擇單元S003，選擇作為延時(shí)庫記載的鄰近網(wǎng)驅(qū)動(dòng)單元的樣例1012和1014的內(nèi)部電阻。另外，在這里，所謂的內(nèi)部電阻，含義為各個(gè)鄰近網(wǎng)驅(qū)動(dòng)單元的電源電壓側(cè)或零電位側(cè)驅(qū)動(dòng)晶體管ON電阻和單元內(nèi)的布線電阻的和。
由耦合電容接地單元S004，相對于由鄰近網(wǎng)驅(qū)動(dòng)單元內(nèi)部電阻選擇單元S003求出的內(nèi)部電阻，關(guān)于所有的布線間電容，求考慮因鄰近網(wǎng)的電位變動(dòng)造成的視在的布線間電容的變動(dòng)的系數(shù)M。下面，敘述考慮因電位變動(dòng)造成的視在的布線間電容的變動(dòng)的系數(shù)的導(dǎo)出方法。使用把圖3所示布線間電容接地的電路，求作為延時(shí)計(jì)算對象的網(wǎng)N010的節(jié)點(diǎn)NODE1和節(jié)點(diǎn)NODE2的躍變SLEW1和躍變SLEW2。由把躍變SLEW1和躍變SLEW2置換為電壓源SLEW1’和電壓源SLEW2’的圖4所示的電路，求發(fā)生在所有的鄰近網(wǎng)上的電位上升Vnoise。圖5表示在鄰近網(wǎng)N011和網(wǎng)N012上的電位上升Vnoise。由電位上升Vnoise，用M＝(Vdd-Vnoise)/Vdd×α來計(jì)算考慮因求得的電位變動(dòng)造成的視在的布線間電容的變動(dòng)的系數(shù)M。這里，Vdd是電源電壓，α是由電位波形變動(dòng)形狀決定的系數(shù)。圖6是由該耦合電容接地單元S004得到的電路。把該電路由網(wǎng)絡(luò)簡化單元S005簡化、由延時(shí)值導(dǎo)出單元S006、使用延時(shí)庫計(jì)算延時(shí)值、網(wǎng)終端的躍變。對于所有的網(wǎng)，重復(fù)該步驟，最后輸出延時(shí)信息。
(實(shí)施方式2)關(guān)于該發(fā)明的實(shí)施方式2的半導(dǎo)體集成電路設(shè)計(jì)的延時(shí)計(jì)算方法，由圖2～圖4、圖7～圖9說明。該實(shí)施方式2，是考慮在延時(shí)計(jì)算時(shí)對因鄰近延時(shí)計(jì)算對象網(wǎng)的網(wǎng)造成的延時(shí)計(jì)算對象網(wǎng)的延時(shí)值的影響的延時(shí)計(jì)算方法。
圖7是表示實(shí)施方式2的延時(shí)計(jì)算方法的步驟的流程圖。圖2是由樣例1010和樣例1011組成的網(wǎng)N010、由樣例1012和樣例1013組成的網(wǎng)N011、和由樣例1014和樣例1015組成的網(wǎng)N012所組成的電路圖。網(wǎng)N010用布線間電容CC1和網(wǎng)N011、用布線間電容CC2和網(wǎng)N012結(jié)合。并且，布線電阻R1和R2、對地電容CG1和CG2在網(wǎng)N010上、線電阻R3、對地電容CG3在網(wǎng)N011上、布線電阻R4、對地電容CG4在網(wǎng)N012上寄生。
以該電路為例，說明實(shí)施方式2。
首先，由延時(shí)計(jì)算對象RLC網(wǎng)絡(luò)抽出單元S001，抽出作為延時(shí)計(jì)算對象的網(wǎng)N010的寄生元件的布線電阻R1和R2、對地電容CG1和CG2、及布線間電容CC1和CC2。接著，由鄰近網(wǎng)RLC網(wǎng)絡(luò)抽出單元S002，抽出作為鄰近網(wǎng)的網(wǎng)N011的線電阻R3、對地電容CG3、及網(wǎng)N012的布線電阻R4、對地電容CG4。由鄰近網(wǎng)驅(qū)動(dòng)單元內(nèi)部電阻選擇單元S003，選擇作為延時(shí)庫記載的鄰近網(wǎng)驅(qū)動(dòng)單元的樣例1012和1014的內(nèi)部電阻。而且在這里，所謂的內(nèi)部電阻，含義為各個(gè)鄰近網(wǎng)驅(qū)動(dòng)單元的電源電壓側(cè)或零電位側(cè)驅(qū)動(dòng)晶體管ON電阻和單元內(nèi)的布線電阻的和。
由耦合電容置換單元S010把從延時(shí)計(jì)算對象網(wǎng)N010看布線間電容以后的電路置換成模擬布線間電容和鄰近網(wǎng)的負(fù)荷的電流源。下面，敘述置換手法。使用把圖3所示的布線間電容接地的電路，求作為延時(shí)計(jì)算對象的網(wǎng)N010的節(jié)點(diǎn)NODE1和節(jié)點(diǎn)NODE2的躍變SLEW1和躍變SLEW2。由把躍變SLEW1和躍變SLEW2置換為電壓源SLEW1’和電壓源SLEW2’的圖4所示的電路，求流出到所有的鄰近網(wǎng)或由鄰近網(wǎng)流入的電流CURR。圖8是由電壓源SLEW1’和電壓源SLEW2’流出的電流。根據(jù)電流CURR，計(jì)算用I＝CURR×β求得的電流源I。在這里，β是由電流波形形狀決定的系數(shù)。圖9是由該耦合電容置換單元S010得到的電路。把該電路由網(wǎng)絡(luò)簡化單元S005簡化、由延時(shí)值導(dǎo)出單元S006使用延時(shí)庫計(jì)算延時(shí)值、網(wǎng)終端的躍變。對于所有的網(wǎng)，重復(fù)該步驟，最后輸出延時(shí)信息。
(實(shí)施方式3)說明該發(fā)明的實(shí)施方式3的半導(dǎo)體集成電路設(shè)計(jì)的定時(shí)解析方法，特別是靜態(tài)定時(shí)解析方法。
該實(shí)施方式3，是考慮對基于鄰近定時(shí)解析對象路徑中的網(wǎng)的鄰近網(wǎng)的定時(shí)解析對象路徑中的網(wǎng)的延時(shí)值的影響、對于設(shè)置和保持定時(shí)制約，定時(shí)地進(jìn)行嚴(yán)格的解析的定時(shí)解析方法。
圖10是表示實(shí)施方式3的定時(shí)解析方法的步驟的流程圖。圖11是具有從時(shí)鐘源CK到觸發(fā)器FF1的網(wǎng)N020、從時(shí)鐘源CK到觸發(fā)器FF2的網(wǎng)N023、作為從觸發(fā)器FF1到觸發(fā)器FF2的路徑的組合電路COMB1和網(wǎng)N021、鄰近網(wǎng)N020的網(wǎng)N024、鄰近網(wǎng)N021的網(wǎng)N025、和鄰近網(wǎng)N023的網(wǎng)N026的同步式時(shí)序電路。
以該電路為例，說明實(shí)施方式3。
如在實(shí)施方式1或?qū)嵤┓绞?中說明的一樣，由延時(shí)計(jì)算對象RLC網(wǎng)絡(luò)抽出單元S001、鄰近網(wǎng)RLC網(wǎng)絡(luò)抽出單元S002、鄰近網(wǎng)驅(qū)動(dòng)單元內(nèi)部電阻選擇單元S003、和耦合電容接地單元S004或耦合電容置換單元S010、網(wǎng)絡(luò)簡化單元S005、和延時(shí)值導(dǎo)出單元S006，求因圖11的網(wǎng)N020、網(wǎng)N023、組合電路COMB1和網(wǎng)N021的鄰近布線負(fù)荷的影響所造成的最大和最小延時(shí)值。定時(shí)解析單元S008使用延時(shí)信息S007進(jìn)行定時(shí)解析，把解析結(jié)果記錄到定時(shí)報(bào)告S009上。
圖12表示各個(gè)網(wǎng)或組合電路的最大和最小延時(shí)值，括弧內(nèi)左側(cè)的數(shù)值是最小延時(shí)、括弧內(nèi)右側(cè)的數(shù)值是最大延時(shí)。由于網(wǎng)N020和網(wǎng)N024、網(wǎng)N021和網(wǎng)N025、網(wǎng)N023和網(wǎng)N026之間具有布線間電容，因此具有最大和最小延時(shí)值。并且，由于網(wǎng)N020的網(wǎng)終端的躍變具有最大和最小2個(gè)值，因此觸發(fā)器FF1的延時(shí)值也具有與其對應(yīng)的最大和最小2個(gè)值。觸發(fā)器FF2的設(shè)置時(shí)間，由于使用網(wǎng)N021終端的躍變的最大值和網(wǎng)N023終端的躍變的最小值來求出，因此是1個(gè)值。并且，觸發(fā)器FF2的保持時(shí)間，由于使用網(wǎng)N021終端的躍變的最小值和網(wǎng)N023終端的躍變的最大值來求出，因此是1個(gè)值。時(shí)間單位設(shè)為ns(納秒)。
下面敘述關(guān)于進(jìn)行把觸發(fā)器FF1的時(shí)鐘脈沖插頭CK當(dāng)作開始端、把觸發(fā)器FF2的數(shù)據(jù)插頭D當(dāng)作結(jié)束端的路徑的設(shè)置檢證的情況。
設(shè)置檢證，檢證時(shí)鐘周期、網(wǎng)N023的最小延時(shí)值和觸發(fā)器FF2的設(shè)置時(shí)間之和，與網(wǎng)N020的最大延時(shí)值、從觸發(fā)器FF1的時(shí)鐘脈沖插頭CK到數(shù)據(jù)插頭D的最大延時(shí)值、組合電路COMB1的最大延時(shí)值和網(wǎng)N021的最大延時(shí)值之和的差比零大。設(shè)時(shí)鐘周期為10ns，于是，例如，變?yōu)椋?10.0+1.5+1.0)-(1.1+1.1+8.0+2.4)＝-0.1成為設(shè)置誤差(設(shè)置解析時(shí)，數(shù)據(jù)發(fā)送側(cè)時(shí)鐘選擇遲的一方、數(shù)據(jù)接受側(cè)時(shí)鐘選擇快的一方)。
下面敘述關(guān)于進(jìn)行把觸發(fā)器FF1的時(shí)鐘脈沖插頭CK當(dāng)作開始端、把觸發(fā)器FF2的數(shù)據(jù)插頭D當(dāng)作結(jié)束端的路徑的保持檢證的情況。
保持檢證，檢證網(wǎng)N020的最小延時(shí)值、從觸發(fā)器FF1的時(shí)鐘脈沖插頭CK到數(shù)據(jù)插頭D的最小延時(shí)值、組合電路COMB1的最小延時(shí)值和網(wǎng)N021的最小延時(shí)值之和，與網(wǎng)N023的最大延時(shí)值和觸發(fā)器FF2的設(shè)置時(shí)間之和的差比零大。例如，變?yōu)椋?1.0+1.0+8.0+2.0)-(1.2+1.0)＝9.8未成為保持誤差(保持解析時(shí)，數(shù)據(jù)發(fā)送側(cè)時(shí)鐘選擇快的一方、數(shù)據(jù)接受側(cè)時(shí)鐘選擇遲的一方)。
(實(shí)施方式4)關(guān)于本發(fā)明的實(shí)施方式4，由圖13和圖14說明。
圖13是在本發(fā)明的實(shí)施方式4中被簡化的計(jì)算對象網(wǎng)絡(luò)。B4001是被驅(qū)動(dòng)布線、B4002是驅(qū)動(dòng)單元、B4003是鄰近布線、B4004是驅(qū)動(dòng)鄰近布線的單元、B4005是被驅(qū)動(dòng)布線和鄰近布線間的布線間電容、B4006是從驅(qū)動(dòng)鄰近布線的單元到布線間電容的電阻(Rw)。
圖14是一般的驅(qū)動(dòng)單元的等效電路例。B4101是電源線、B4102是驅(qū)動(dòng)單元輸出電源電位(Hi)時(shí)的驅(qū)動(dòng)等效電阻(Rsp)、B4103是驅(qū)動(dòng)單元輸出地電位(Lo)時(shí)的驅(qū)動(dòng)等效電阻(Rsn)、B4104是把輸出Hi時(shí)的驅(qū)動(dòng)等效電阻連接到輸出的開關(guān)、B4105是把輸出Lo時(shí)的等效電阻連接到輸出的開關(guān)、B4106是輸出。該驅(qū)動(dòng)單元輸出電源電位(Hi)時(shí)的驅(qū)動(dòng)等效電阻(Rsp)和驅(qū)動(dòng)單元輸出地電位(Lo)時(shí)的驅(qū)動(dòng)等效電阻(Rsn)，一般地，作為晶體管的ON電阻可以得到。
如前面敘述的那樣，B4005的布線間電容受從鄰近布線B4003到地或電源的電阻值Ra影響。也就是說，該電阻值Ra小時(shí)，和對地直接連接時(shí)的動(dòng)作之差小，然而，電阻值Ra大時(shí)，作不同的動(dòng)作。因此，電阻值Ra，可作為從驅(qū)動(dòng)B4003的鄰近布線的單元B4004到布線間電容B4005的電阻(Rw)B4006、與驅(qū)動(dòng)單元內(nèi)的等效電阻Rsp和Rsn的大的一方之和來表現(xiàn)。
因此，該電阻值Ra的值比設(shè)定的閾值如100ohm小時(shí)，把布線間電容B4005近似對地連接、比閾值大時(shí)，保留鄰近布線B4003的結(jié)構(gòu)。由此，能保留給被驅(qū)動(dòng)布線的動(dòng)作帶來顯著影響的結(jié)構(gòu)、并簡化計(jì)算對象網(wǎng)絡(luò)。
在例子中，設(shè)閾值為100ohm，然而也可以是其它的值。并且，作為進(jìn)行簡化的參數(shù)，還可以增加布線間電容的大小。例如，可以是這樣結(jié)構(gòu)，布線間電容比某值小時(shí)，一律向?qū)Φ剡B接進(jìn)行簡化。
還有，作為進(jìn)行簡化的參數(shù)，可以增加驅(qū)動(dòng)單元的能力。例如，根據(jù)布線間電容和驅(qū)動(dòng)能力，能知道布線間電容貢獻(xiàn)于延時(shí)的程度。從而，可以是這樣的結(jié)構(gòu)，認(rèn)為該延時(shí)值比一定值小時(shí)，基于布線間電容的簡化造成的影響小、而一律進(jìn)行簡化。
(實(shí)施方式5)由圖13和圖15說明該發(fā)明的實(shí)施方式5。使用圖13和圖15進(jìn)行說明。
圖15是表示近似后的計(jì)算對象網(wǎng)絡(luò)的圖。B4201是被驅(qū)動(dòng)布線、B4202是驅(qū)動(dòng)單元、B4203是被驅(qū)動(dòng)布線B4201和鄰近布線間的布線間電容對應(yīng)的布線間電容、B4204是連接近似電容和地的等效電阻、B4205是地。
在圖13中，被驅(qū)動(dòng)布線B4001的動(dòng)作，受布線間電容B4005的影響、布線間電容B4005受鄰近布線B4003的動(dòng)作影響。B4005的布線間電容受從鄰近布線B4003到地或電源的電阻值Ra影響。
因此，作為鄰近布線的結(jié)構(gòu)，介由從鄰近布線B4003到地或電源的電阻值(Ra)，用連接到地的模型進(jìn)行近似。
圖15是近似圖13的圖，表示把布線間電容B4203，介由近似鄰近布線的電阻B4204，連接到地B4205的狀態(tài)。
因此，B4203的布線間電容的值，即可以照原樣使用B4005的布線間電容的值、又可以使用如服從基于實(shí)際的模擬的函數(shù)的值。
并且，連接即可以對地實(shí)行，也可以對電源實(shí)行。還有，在被圖13所示的驅(qū)動(dòng)單元B4002的等效模型中，比較驅(qū)動(dòng)等效電阻B4102和驅(qū)動(dòng)等效電阻B4103的值，可以根據(jù)重視鄰近布線的影響度還是不重視，來選擇連接目標(biāo)。
根據(jù)上述方法，進(jìn)行和鄰近布線的動(dòng)作的影響對應(yīng)的近似成為可能。
(實(shí)施方式6)由圖13、圖16和圖17說明該發(fā)明的實(shí)施方式6。圖16，布線對象網(wǎng)絡(luò)的簡化的B4501，是算出延時(shí)計(jì)算對象網(wǎng)和鄰近網(wǎng)的定時(shí)窗的工序。所謂的定時(shí)窗，是在某處，對于被決定了的時(shí)間軸，定義在某時(shí)有遷移發(fā)生的可能性的時(shí)間帶。在定時(shí)窗的計(jì)算中，在進(jìn)行對地連接、進(jìn)行概略延時(shí)計(jì)算的基礎(chǔ)上，能以一定余裕地算出關(guān)于布線間電容。
B4502，是在定時(shí)窗不重疊時(shí)，由鄰近網(wǎng)的電容、電阻及驅(qū)動(dòng)單元內(nèi)部電阻的值把被驅(qū)動(dòng)網(wǎng)和鄰近網(wǎng)的布線間電容接地近似的工序。例如，在圖13中，布線間電容B4005的兩端的定時(shí)窗不重疊時(shí)，把布線間電容B4005作為近似對象、對地近似連接。重疊時(shí)原樣保持。
圖17表示把布線間電容接了地的狀態(tài)。B4301是被驅(qū)動(dòng)布線、B4302是驅(qū)動(dòng)單元、B4303是布線間電容、B4304是地。
由此，由于考慮了定時(shí)窗，因此不用對串?dāng)_解析施與影響，而能削減計(jì)算對象網(wǎng)絡(luò)量。
再者，在這里，雖然實(shí)行了接地近似，但是也可以使用其他的手法。
(實(shí)施方式7)由圖13說明該發(fā)明的實(shí)施方式7。和對被驅(qū)動(dòng)布線的鄰近布線的布線間電容的影響，因從驅(qū)動(dòng)單元到布線間電容的電阻值而不同，一般地，如果到電容的電阻值大，其影響就會變小。
因此，從驅(qū)動(dòng)單元B4002到布線間電容B4005連接的地點(diǎn)的電阻值(RI)和布線間電容(CC)的函數(shù)，CC和RI平方的倒數(shù)的積，如果比閾值1aF/ohm大，則原樣保持布線間電容、如果小，則削除，由此能簡化計(jì)算對象網(wǎng)絡(luò)。
由此，由于在考慮了布線間電容的實(shí)質(zhì)性影響的基礎(chǔ)上來進(jìn)行近似，因此不會伴隨顯著的延時(shí)誤差，而能進(jìn)行計(jì)算對象網(wǎng)絡(luò)的削減。
再者，在這里，設(shè)函數(shù)為CC和RI的倒數(shù)的積，也可以設(shè)為其它的函數(shù)。設(shè)閾值為1aF/ohm，也可以設(shè)為其它的值。該閾值根據(jù)驅(qū)動(dòng)單元的能力可以變化。
(實(shí)施方式8)由圖18和圖19說明該發(fā)明的實(shí)施方式8。首先，基于圖18所示的流程，說明本發(fā)明的實(shí)施方式。在步驟S101中，抽出使LSI中的延時(shí)值高速化的布線的列表。在這里，進(jìn)行列表抽出時(shí)，通過附加定時(shí)解析后的關(guān)鍵路徑中的布線和時(shí)鐘布線、高負(fù)荷電容布線等的條件，而可以抽出。接著，在步驟S102中，判定上述抽出的列表中的布線和鄰近布線是否完成布線。判定的結(jié)果未布線時(shí)，在步驟S103中，進(jìn)行列表中的布線的布線處理。在步驟S102中列表布線完成布線且鄰近布線完成布線時(shí)，為使在S104列表中布線的鄰近布線道空出而移動(dòng)或除去鄰近布線，確保鄰近布線道。在這里，被除去了的鄰近布線，在步驟S105中屏蔽布線鋪設(shè)后必須進(jìn)行再布線處理。接著，在上述步驟S105中，于列表中布線的鄰近布線道鋪設(shè)屏蔽布線。接著，在步驟S106中，使用PS電阻或OD電阻等的高電阻元件，把在步驟S105中鋪設(shè)的屏蔽布線連接到鄰近的電源/地。
用高電阻元件連接到電源/地的連接圖示于圖19。圖19(a)表示以往的使用了低電阻元件的連接，圖19(b)(c)表示使用了高電阻元件的對電源/地的連接。圖19(b)是在從屏蔽布線(Meta13)到電源/地(Metall)之間沒有Tr元件等，能完全用高電阻元件PS連接的情況；圖19(c)是在從屏蔽布線到電源/地之間有晶體管Tr元件等時(shí)，以避開它的形狀，插入了高電阻元件的圖。如果在屏蔽布線和電源/地間有高電阻元件，則作為上述列表中的布線的被屏蔽布線和屏蔽布線間的布線間電容和電源/地間的連接就變?yōu)榕c圖27的沒有上或下側(cè)的布線的輸入輸出單元的狀態(tài)相同，被屏蔽布線的電位變化時(shí)，屏蔽布線的電位就如圖30一樣變動(dòng)、視在的布線間電容減少，被屏蔽布線的延時(shí)時(shí)間減少。在此，圖30的左面部分表示把屏蔽布線接了地的情況、右面部分表示連接到電源側(cè)的情況。
如上述，根據(jù)實(shí)施方式8，通過對屏蔽布線的電源/地的高電阻元件連接，由于能削減被屏蔽布線的視在的負(fù)荷電容，而可以縮短被屏蔽布線的延時(shí)時(shí)間、原樣保持因以往屏蔽布線造成的噪聲降低效果，可以用和屏蔽布線之間的高負(fù)荷電容來使下降了的延時(shí)時(shí)間降低、謀求LSI的高速化。
(實(shí)施方式9)基于圖20所示的流程說明本發(fā)明的實(shí)施方式9。關(guān)于步驟S401、S402、S403、S404、S405，和實(shí)施方式8中的S101、S102、S103、S104、S105同樣，特征在于，抽出控制LSI中的延時(shí)值的布線的列表(S401)；判斷列表中的布線是否完成(步驟S402)；進(jìn)行未布線時(shí)的布線處理(S403)；進(jìn)行布線完成時(shí)的布線變更處理(S404)；進(jìn)行對列表布線鄰近的屏蔽布線處理(S405)；使把在S405鋪設(shè)了的屏蔽布線對電源/地連接的電阻元件可變(步驟S406)。作為可變的電阻元件，例如有如圖21所示的的元件。圖21(a)是使晶體管Tr多個(gè)并列連接并連接到電源，圖21(b)是同樣連接到地，輸入另外的控制信號到各個(gè)晶體管Tr，由此，調(diào)整同時(shí)變成ON狀態(tài)的晶體管Tr的數(shù)量、用晶體管Tr的ON電阻的并列數(shù)調(diào)整電阻數(shù)。改變構(gòu)成該晶體管Tr的柵寬、溝道長、晶體管Tr的數(shù)的組合，由此，電阻值的可變幅可以任意地改變。圖21(c)施行基于高電阻層的布線、使其布線間縮短，由此，實(shí)現(xiàn)低電阻化。相反，在圖21(d)中，預(yù)先使布線間縮短、根據(jù)需要削除縮短處、實(shí)現(xiàn)高電阻化。組合圖21(c)(d)，由此，使電阻值可變成為可能。
接著，作為一般的處理，在步驟S407中，進(jìn)行LPE(Layout ParasiticExtraction/寄生元件抽出)處理、在步驟S408中進(jìn)行延時(shí)計(jì)算處理、基于該延時(shí)計(jì)算結(jié)果用步驟S409進(jìn)行定時(shí)檢證，算出定時(shí)誤差值。接著，在步驟S410中，為了改善S409的定時(shí)誤差值，算出必需的屏蔽布線和電源/地間電阻值、在接著的步驟S411中調(diào)整變?yōu)镺N的晶體管Tr的數(shù)目以成為在S410算出的電阻值，進(jìn)行把布線電阻元件間縮短、削除等處理，改善定時(shí)誤差。
如上面那樣，根據(jù)實(shí)施方式9，控制對屏蔽布線的電源/地的高電阻元件以使被屏蔽布線的延時(shí)值成為所期望的值，由此，不用修正電路本身而能改善定時(shí)誤差，謀求LSI的設(shè)計(jì)期限的縮短。
(實(shí)施方式10)基于圖22所示的流程說明本發(fā)明的實(shí)施方式10。
關(guān)于步驟S401～S408，由于和實(shí)施方式9中的同號的處理相同，因此省略說明。在S401～S405中，如果延時(shí)值控制成為必要，則對于預(yù)想的布線就鋪設(shè)屏蔽布線。接著，特征在于，在步驟S406中，使用可變電阻連接屏蔽布線和電源/地，然而，這時(shí)作為構(gòu)成可變電阻的要素，使用由外部信號或制造工序完了后的修正可能的要素。例如，或把圖21(a)(b)的晶體管Tr的控制信號作為LSI的外部端子輸出，或由從外部提供的微代碼連接到可控制的內(nèi)部電路。并且，在構(gòu)成使用了如圖21(c)(d)那樣的布線電阻的可變電阻時(shí)，必須把修正部分提升到最高層，以便能使進(jìn)行布線的連接和削除的部分在最高布線層中。接著，在S407、S408中抽出布線的RC信息、進(jìn)行延時(shí)計(jì)算。接著，在步驟S601中，實(shí)施LSI的制造和封裝前的檢查，檢測因各種各樣的原因造成的偏差問題。這時(shí)，并非因展開和縮短造成的故障而是從被稱為延時(shí)故障的制造前的模擬時(shí)的延時(shí)的差來判別成為動(dòng)作不良的LSI(S602)。確定成為延時(shí)故障的原因的布線、求出必須改善的延時(shí)幅、在S603、S604(和S410、S411同樣)控制在S406插入了的可變電阻以便滿足該延時(shí)幅、使LSI可動(dòng)作。
如上面那樣，根據(jù)實(shí)施方式10，控制對屏蔽布線的電源/地的高電阻元件以便改善LSI制造后的定時(shí)誤差，由此，使LSI可動(dòng)作，使成為動(dòng)作不良的LSI削減成為可能，以謀求成品率的提高。
(實(shí)施方式11)基于圖23所示的流程說明本發(fā)明的實(shí)施方式11。
關(guān)于步驟S401～S408、S411(S703)，由于和實(shí)施方式9中的同號的處理相同，因此省略說明。在S401～S405中，如果延時(shí)值控制成為必要，則對于預(yù)想的布線鋪設(shè)屏蔽布線。接著，在步驟S406中，使用可變電阻連接屏蔽布線和電源/地。接著，根據(jù)由檢測LSI中的任意點(diǎn)的延時(shí)時(shí)間變動(dòng)的裝置檢出的延時(shí)時(shí)間變動(dòng)算出對被驅(qū)動(dòng)網(wǎng)的布線延時(shí)的影響，進(jìn)行屏蔽布線中的電阻值控制以便抑制被驅(qū)動(dòng)網(wǎng)的布線延時(shí)變動(dòng)。
也就是說，在步驟S701中，對于預(yù)想S401的延時(shí)值控制為必須的布線部和與這些布線有關(guān)的信號布線部，組裝延時(shí)值觀測用電路。接著，在S407，S408中進(jìn)行布線的RC的抽出和延時(shí)計(jì)算。在該步驟S408中，和通常的延時(shí)計(jì)算一起也進(jìn)行使可變電阻變化時(shí)的被屏蔽布線的延時(shí)值的算出、作成數(shù)據(jù)庫。在步驟S701中所謂的組裝了的延時(shí)值觀測用電路，指確定成為基準(zhǔn)延時(shí)的部分為LSI中的一部分、比較可變電阻連接的屏蔽布線的被屏蔽布線或其鄰近布線的延時(shí)值的電路。接著，在步驟S702中，被比較過的延時(shí)差如果脫離規(guī)定范圍而變大或變小，就會產(chǎn)生與脫離了其范圍的量對應(yīng)的信號，在步驟S703中控制可變電阻的值。這時(shí)，控制的延時(shí)值量和電阻值的關(guān)系在步驟S408中被從生成的數(shù)據(jù)庫引出。
在這里，在S701中敘述了延時(shí)值觀測用電路，然而，也可以是把溫度觀測用電路和電壓觀測用電路組裝、反饋其結(jié)果的方法。并且，在S408中記述生成數(shù)據(jù)庫，然而，除了把延時(shí)計(jì)算結(jié)果和電阻值的組合存入LSI內(nèi)部的內(nèi)存之外，也可以附加可通過由步驟S702產(chǎn)生的信號的組合來控制可變電阻值的電路。
在這里，特征在于，在LSI動(dòng)作中可以修正在LSI的動(dòng)作中產(chǎn)生的因各種各樣的原因所造成的延時(shí)偏差。
由此，對比用現(xiàn)有技術(shù)制造的LSI，可以制造對電壓或溫度等的偏差強(qiáng)的動(dòng)作保證范圍寬的LSI。
(實(shí)施方式12)基于圖24所示的流程說明本發(fā)明的實(shí)施方式12。
關(guān)于步驟S401～S404，由于和實(shí)施方式9中的同號的處理相同，因此省略說明。在S401～S404中，如果延時(shí)值控制成為必要，則對于預(yù)想的布線確保屏蔽布線鋪設(shè)用的區(qū)域。接著，在步驟S801中，對于延時(shí)值控制必需的布線算出施行全區(qū)域屏蔽布線時(shí)和不施行屏蔽布線時(shí)的假想布線間電容、在S802中，進(jìn)行假定了在上述算出了的電容間且把屏蔽布線用具有特定溫度系數(shù)的電阻材質(zhì)連接的延時(shí)計(jì)算。這時(shí)，延時(shí)值控制必需的布線伴隨著溫度變化而布線延時(shí)變化，對于電路的動(dòng)作在動(dòng)作速度方面等添加限制時(shí)，算出和能抑制因該溫度變化造成的延時(shí)變動(dòng)的屏蔽布線的布線間電容和對電源/地的連接電阻。接著，在步驟S405中鋪設(shè)屏蔽布線以成為上述算出了的布線間電容、在步驟S406中由上述算出了的電阻值連接屏蔽布線和電源/地。
在這里，特征在于，考慮在LSI的動(dòng)作中產(chǎn)生的因溫度變化造成的延時(shí)變動(dòng)按每個(gè)信號路徑而不同，進(jìn)行抑制其變動(dòng)的電路設(shè)計(jì)。由此，和現(xiàn)有電路比較，幾乎不增加耗電、而可制造動(dòng)作保證范圍寬的LSI。
(實(shí)施方式13)基于圖25所示的流程說明本發(fā)明的實(shí)施方式13。
關(guān)于步驟S401、S407～S409，由于和實(shí)施方式9中的同號的處理相同，因此省略說明。首先，在步驟S401中抽出延時(shí)值控制成為必須的信號列表、接著在步驟S901中，在布置上抽出上述抽出了的信號布線的鄰近布線和驅(qū)動(dòng)其信號的驅(qū)動(dòng)單元。接著，在步驟S902中把抽出了的驅(qū)動(dòng)單元與圖26所示的結(jié)構(gòu)的單元置換。在這里，進(jìn)行圖26的說明，照以往那樣的電路，在in端子和out端子被直接連接到接通電阻小的晶體管Tr的電路中，在此作為元件，為了切換接通電阻大的晶體管Tr和out端子的接入點(diǎn)，追加斷開接通電阻小的晶體管側(cè)的電路，由ctrl端子能切換接通電阻不同的晶體管。接著，在步驟S903中，進(jìn)行電路修正以便能在被置換了的單元的接通電阻控制端子上輸入接通電阻控制用的信號。這時(shí)，控制用功能為OFF狀態(tài)、不進(jìn)行延時(shí)控制功能的激活。關(guān)于以后的步驟S407～S409，進(jìn)行和實(shí)施方式9中相同的處理。接著，在步驟S904中抽出S409的定時(shí)解析的結(jié)果、延時(shí)時(shí)間的調(diào)整必須的路徑、在S903中激活插入了的接通電阻控制用電路、由S905進(jìn)行驅(qū)動(dòng)單元內(nèi)可變電阻的控制、進(jìn)行延時(shí)調(diào)整。
在這里，特征在于，對于布線混雜度高且插入屏蔽布線的面積沒有余裕的LSI，變更關(guān)鍵路徑的鄰近布線的接通電阻、進(jìn)行延時(shí)縮短，對于鄰近布線的延時(shí)的影響抑制到最低限。由此，和為了縮短延時(shí)而置換為驅(qū)動(dòng)能力高的單元的現(xiàn)有手法相比，可以設(shè)計(jì)耗電低且電路動(dòng)作速度快的LSI。
權(quán)利要求
1.一種延時(shí)計(jì)算方法，考慮了半導(dǎo)體集成電路的延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)，其特征在于包含選擇鄰近網(wǎng)驅(qū)動(dòng)單元的靜態(tài)組合的鄰近網(wǎng)內(nèi)部電阻選擇工序；把從由上述延時(shí)計(jì)算對象網(wǎng)和上述鄰近網(wǎng)得到的、延時(shí)計(jì)算對象網(wǎng)過渡，上述延時(shí)計(jì)算對象網(wǎng)和上述鄰近網(wǎng)之間的耦合電容，上述鄰近網(wǎng)的布線電阻，上述鄰近網(wǎng)的布線電容，和從上述工序選擇出的上述鄰近網(wǎng)驅(qū)動(dòng)單元的內(nèi)部電阻求得的系數(shù)乘上述耦合電容，把由此得到的值作為上述延時(shí)計(jì)算對象網(wǎng)的耦合電容接地的耦合電容接地工序，從由上述工序得到的電路導(dǎo)出延時(shí)值。
2.一種延時(shí)計(jì)算方法，考慮了半導(dǎo)體集成電路的延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)，其特征在于包含選擇鄰近網(wǎng)驅(qū)動(dòng)單元的靜態(tài)組合的鄰近網(wǎng)內(nèi)部電阻選擇工序；計(jì)算流入從由上述延時(shí)計(jì)算對象網(wǎng)和上述鄰近網(wǎng)得到的、延時(shí)計(jì)算對象網(wǎng)過渡，上述延時(shí)計(jì)算對象網(wǎng)和上述鄰近網(wǎng)之間的耦合電容，鄰近網(wǎng)的布線電阻，鄰近網(wǎng)的布線電容，和從上述工序選擇出的上述鄰近網(wǎng)驅(qū)動(dòng)單元的內(nèi)部電阻求得的耦合電容的電流，把上述耦合電容和上述鄰近網(wǎng)置換成電流源的耦合電容置換工序；從由上述工序得到的電路導(dǎo)出延時(shí)值。
3.一種定時(shí)解析方法，考慮了因鄰近半導(dǎo)體集成電路的定時(shí)解析對象路徑中的網(wǎng)的網(wǎng)所造成的延時(shí)值的影響，其特征在于在定時(shí)檢證路徑的檢證條件中使用由權(quán)利要求1或權(quán)利要求2記載的延時(shí)計(jì)算方法求得的延時(shí)值來進(jìn)行定時(shí)檢證。
4.一種計(jì)算對象網(wǎng)絡(luò)的近似方法，考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)，其特征在于根據(jù)上述鄰近網(wǎng)的驅(qū)動(dòng)單元內(nèi)部電阻的值，和從上述鄰近網(wǎng)的驅(qū)動(dòng)單元到上述被驅(qū)動(dòng)網(wǎng)和上述鄰近網(wǎng)之間的網(wǎng)間電容的電阻值，來決定是接地近似上述網(wǎng)間電容、或是保持和上述網(wǎng)間電容的上述鄰近網(wǎng)的連接。
5.一種計(jì)算對象網(wǎng)絡(luò)的近似方法，考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)，其特征在于把上述被驅(qū)動(dòng)網(wǎng)和上述鄰近網(wǎng)之間的網(wǎng)間電容，通過與上述鄰近網(wǎng)的驅(qū)動(dòng)單元內(nèi)部電阻的值、和從上述鄰近網(wǎng)的驅(qū)動(dòng)單元到上述網(wǎng)間電容的電阻值對應(yīng)的等效電阻，來進(jìn)行對地近似。
6.一種計(jì)算對象網(wǎng)絡(luò)的近似方法，考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)，其特征在于包含算出上述被驅(qū)動(dòng)網(wǎng)和上述鄰近網(wǎng)之間的定時(shí)窗的工序，和在上述定時(shí)窗不重疊時(shí)，根據(jù)上述鄰近網(wǎng)的電容、電阻和驅(qū)動(dòng)單元內(nèi)部電阻的值，把上述被驅(qū)動(dòng)網(wǎng)和上述鄰近網(wǎng)的布線間電容接地近似的工序。
7.一種計(jì)算對象網(wǎng)絡(luò)的近似方法，考慮了鄰近成為計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近網(wǎng)，其特征在于根據(jù)到構(gòu)成上述鄰近網(wǎng)和布線間電容的部分為止的上述被驅(qū)動(dòng)網(wǎng)的電阻值，和上述布線間電容的電容值，來接地近似上述布線間電容。
8.一種延時(shí)控制方法，其特征在于對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)，進(jìn)行電屏蔽布線，把該屏蔽布線用高電阻元件連接電源或接地。
9.一種延時(shí)控制方法，其特征在于通過對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把該屏蔽布線用電阻值可控制的元件連接電源或接地，進(jìn)行上述屏蔽布線中的電阻值控制，來控制上述被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
10.一種延時(shí)控制方法，其特征在于對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把上述屏蔽布線用電阻值可控制的元件連接電源或接地，在LSI制造后進(jìn)行動(dòng)作檢證，抽出因加工偏差等造成的延時(shí)偏差的布線，進(jìn)行上述屏蔽布線中的電阻值控制，控制偏差了的被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
11.一種延時(shí)控制方法，其特征在于對成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)進(jìn)行電屏蔽布線，把屏蔽布線用電阻值可控制的元件連接電源或接地，算出從由檢測LSI中的任意點(diǎn)的延時(shí)時(shí)間變動(dòng)的裝置所檢測出的延時(shí)時(shí)間變動(dòng)對上述被驅(qū)動(dòng)網(wǎng)的布線延時(shí)的影響，進(jìn)行屏蔽布線中的電阻值控制以便抑制上述被驅(qū)動(dòng)網(wǎng)的布線延時(shí)變動(dòng)。
12.一種延時(shí)控制方法，其特征在于算出因被屏蔽網(wǎng)的溫度變化造成的延時(shí)變動(dòng)，算出把抑制因上述被屏蔽網(wǎng)的驅(qū)動(dòng)單元的溫度變化造成的上述延時(shí)變動(dòng)的被屏蔽布線和屏蔽布線間的電容，及上述屏蔽布線與電源或地連接的元件的電阻值，對于上述被屏蔽布線，進(jìn)行形成上述已算出的布線間電容的電屏蔽布線，把上述屏蔽布線用上述已算出的電阻值的元件連接電源或接地。
13.一種延時(shí)控制方法，其特征在于連接多個(gè)驅(qū)動(dòng)成為延時(shí)計(jì)算對象的被驅(qū)動(dòng)網(wǎng)的鄰近布線的元件，切換控制驅(qū)動(dòng)上述鄰近布線時(shí)的元件和非驅(qū)動(dòng)時(shí)的元件，使上述鄰近布線的驅(qū)動(dòng)單元內(nèi)部電阻變化，由此來控制被驅(qū)動(dòng)網(wǎng)的延時(shí)值。
全文摘要
一種考慮了半導(dǎo)體集成電路的延時(shí)計(jì)算對象網(wǎng)的鄰近網(wǎng)的延時(shí)計(jì)算方法，包含，選擇鄰近網(wǎng)驅(qū)動(dòng)單元的靜態(tài)組合的鄰近網(wǎng)內(nèi)部電阻選擇工序、把由從上述工序選擇了的鄰近網(wǎng)驅(qū)動(dòng)單元的內(nèi)部電阻等求得的系數(shù)乘耦合電容，把由此得到的值作為延時(shí)計(jì)算對象網(wǎng)的耦合電容接地的耦合電容接地工序、從由這些工序得到的電路導(dǎo)出延時(shí)值的延時(shí)值導(dǎo)出工序。由此，解決實(shí)際上由于把電位變動(dòng)的鄰近布線零電位近似而不能求出正確的延時(shí)值這樣的延時(shí)計(jì)算方法中的問題。
文檔編號H01L21/82GK1577340SQ200410071218
公開日2005年2月9日 申請日期2004年7月16日 優(yōu)先權(quán)日2003年7月16日
發(fā)明者雨河直樹, 一宮敬弘, 佐藤和弘 申請人:松下電器產(chǎn)業(yè)株式會社