專利名稱：用于靜電放電保護電路的高電壓元件及高電壓元件的制作方法
技術領域：
本發(fā)明涉及一種半導體元件，特別是涉及一種用于靜電放電保護電路的高電壓元件及高電壓元件。
背景技術：
在地毯上行走的人體，在相對濕度(RH)較高的情況下可檢測出帶有幾百至幾千伏的靜電，而在相對濕度較低的情況下可檢測出帶有一萬伏以上的靜電。另外，用于封裝半導體元件或是測試半導體元件的機臺，亦可檢測出幾百，甚至幾千伏的靜電。因此，當上述的帶電體(例如人體或機臺)接觸到晶圓時，將會向晶圓放電，而產(chǎn)生所謂的靜電放電。而且，在靜電放電時的瞬間功率有可能造成晶圓上的半導體元件失效，即使是晶圓經(jīng)切割、封裝后生產(chǎn)的晶片也同樣遭受靜電放電威脅。
因此，為了避免靜電放電損傷半導體集成電路元件，各種防制靜電放電的方法便因應而生。最常見的方法之一是利用硬體來防制此靜電放電，也就是在內(nèi)部電路(Internal Circuit)與每一焊墊(Pad)間，均設計一靜電放電保護電路來保護其內(nèi)部電路。
在美國專利第6,624,487號中，Kunz是揭露兩個N型的金屬氧化半導體晶體管(NMOS)100、102(請參閱圖1所示)。其中晶體管100、102的閘極彼此相互連接，且此二晶體管100、102的汲極104a、104b是形成在N型井區(qū)106中，且亦彼此相互連接。而且，此二晶體管100、102其中之一是用來開啟另一個晶體管102中的寄生雙載子晶體管(Parasitic BipolarTransistor)。
此外，在由三星電子公司(Samsung Electronics Co.Ltd)所發(fā)表的美國專利第6,365,941號中，Rhee是揭露一種靜電放電保護電路(請參閱圖2所示)。此靜電放電保護電路包括MOS 200與一稽納二極管(ZenerDiode，ZD)202。其中，MOS的啟始電壓高于內(nèi)部電路的操作電壓，且低于用以構(gòu)成內(nèi)部電路的MOS其汲極接面(Junction)崩潰電壓。而且，多數(shù)個個別焊墊可以共用一個具有大接面區(qū)域的一般的二極管，以取代各個焊墊所使用的稽納二極管。
另外，在由NEC公司所發(fā)表的美國專利第5,932,914號中，Horiguchi是揭露一種靜電崩潰保護元件(請參閱圖3所示)。此元件包括保護二極管300、NPN保護雙載子晶體管302、P型井區(qū)304、N型金屬氧化半導體場效晶體管(NMOSFET)306與N型埋入層308。Horiguchi指出因為在操作保護構(gòu)件時，由保護構(gòu)件所產(chǎn)生的電子可以被N型埋入層吸收。所以，內(nèi)部電路可以避免遭受到注入電子的損傷。
除此之外，在由Denso公司所發(fā)表的美國專利第6,365,932號中(請參閱圖4所示)，Kouno等人是揭露一種具有保護二極管的功率金屬氧化半導體晶體管(Power MOS)，且其具有較大的崩潰電壓差與較低的片電阻。此功率MOS是一種汲極在基底上(Up-Drain)型的MOSFET，且此MOSFET在汲極側(cè)具有厚度較厚的閘介電層。而且，P型摻雜區(qū)400與深N型摻雜區(qū)402之間是形成一應用于突波旁通(Surge Bypassing)的保護二極管。
另一方面，近來由于對于高電壓訊號的需求日益增加，因此用于高電壓系統(tǒng)的互補式金屬氧化半導體晶體管(CMOS)制程是因應而生。而所制作出來的晶體管是適用于高電壓與電源集成電路或視訊界面中，其例如是顯示器驅(qū)動IC、電源供應器、電源管理器(Power Management)、通訊設備(Telecommunications)、車用(Automotive)電子與工業(yè)控制器。而且，為了符合高電壓系統(tǒng)(例如大于10伏特的操作電壓)的需求，一般在進行MOS的制作時會采用下述的設計，以提高崩潰電壓其一，在硅基底上形成摻雜濃度較低的磊晶(Epitaxial)硅層，以重建元件區(qū)域的摻質(zhì)濃度，從而增加崩潰電壓與工作電壓。再者，在MOS的源極或汲極中加入更多的摻雜區(qū)，以增加接面崩潰電壓，從而增加工作電壓。另外，在汲極與閘極之間配置場氧化層，以增加汲極與閘極之間的崩潰電壓。
請參閱圖5所示，是現(xiàn)有習知的一種用于高電壓系統(tǒng)的對稱式NMOS。其中，高電壓N型井區(qū)(HVNW)500、502是分別配置于源極/汲極N型濃摻雜區(qū)504、506的下方。而且，N型濃摻雜區(qū)504與高電壓N型井區(qū)500是構(gòu)成NMOS的源極，而N型濃摻雜區(qū)506與高電壓N型井區(qū)502是構(gòu)成NMOS的汲極。由于源極與汲極彼此對稱配置，因此在電路的應用上，源極與汲極可以彼此交換。此外，NMOS的基體區(qū)域(Bulk Region)基本上是形成于P型井區(qū)508中。而且，基體電位是通過P型磊晶硅層510、P型基底512、P型井區(qū)514與P型濃摻雜區(qū)516來控制。此外，此NMOS中的各個構(gòu)件是藉由CMOS半導體制程，例如離子植入、熱擴散、氧化、微影等制程，形成在厚的P型磊晶硅層510(厚度為3～20μm)中，而P型磊晶硅層510是在CMOS制程后所留下來的區(qū)域。對于用于高電壓系統(tǒng)的NMOS來說，藉由高電壓N型井區(qū)/P型井區(qū)之間接面所具有的高崩潰電壓可以形成汲極/基體接面。此外，更包括場氧化隔離結(jié)構(gòu)518配置在汲極與多晶硅閘極520之間，因此，可以在此NMOS的汲極或閘極上操作高電壓。
另外，請參閱圖6所示，是現(xiàn)有習知的一種用于高電壓系統(tǒng)的非對稱式NMOS。相較于圖5，其在汲極600與閘極602之間配置有場氧化隔離結(jié)構(gòu)604，而在源極606與閘極602之間未配置有場氧化隔離結(jié)構(gòu)604，而且在源極606下方亦未配置有高電壓N型井區(qū)608。由于此NMOS的源極與汲極為不對稱的配置，因此在電路設計上源極與汲極不可以交換。
雖然上述只提及NMOS，但是藉由將當中N型、P型的摻質(zhì)型態(tài)彼此交換，亦可得到具有相似結(jié)構(gòu)的PMOS。此外，將上述這些元件應用于高電壓系統(tǒng)中皆具有良好的操作。不過，當將上述這些元件應用于靜電放電保護電路中時，由于這些元件具有較高的崩潰電壓，因此其耐受度(Robustness)較差，而且元件所需的面積也較大。
請參閱圖7所示，是圖5的對稱式的用于高電壓系統(tǒng)的NMOS，其藉由傳輸線觸波產(chǎn)生器(Transmission Line Pulsing System，TLP System)量測所得的I-V特性的關系圖。其中，TLPI-V特性通常是用以說明元件在靜電放電狀態(tài)下的工作狀態(tài)，且I-V特性是指由A點增加，并在B點結(jié)束(元件失效)的電流與電壓的關系。由圖7可知，此NMOS并無很好的靜電放電防護的功效。因此，當脈沖電流通過時，由于電壓會提高，因此會產(chǎn)生較高的瞬間功率，而此瞬間功率將可能導致元件遭受損傷。
由此可見，上述現(xiàn)有的用于靜電放電保護電路的元件在結(jié)構(gòu)及其使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決用于靜電放電保護電路的元件所存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發(fā)展完成，而一般產(chǎn)品又沒有適切的結(jié)構(gòu)能夠解決上述問題，此顯然是相關業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的用于靜電放電保護電路的元件存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設計制造多年豐富的實務經(jīng)驗及專業(yè)知識，并配合學理的運用，積極加以研究創(chuàng)新，以期創(chuàng)設一種新型結(jié)構(gòu)的用于靜電放電保護電路的高電壓元件及高電壓元件，能夠改進一般現(xiàn)有的用于靜電放電保護電路的元件，使其更具有實用性。經(jīng)過不斷的研究、設計，并經(jīng)反復試作樣品及改進后，終于創(chuàng)設出確具實用價值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的用于靜電放電保護電路的元件存在的缺陷，而提供一種新型結(jié)構(gòu)的用于靜電放電保護電路的高電壓元件，所要解決的技術問題是使其可以解決現(xiàn)有習知的用于靜電放電保護電路的元件存在的耐受度不佳的問題，從而更加適于實用。
本發(fā)明的另一目的在于，克服現(xiàn)有的用于靜電放電保護電路的元件存在的缺陷，而提供一種高電壓元件，所要解決的技術問題是使其除了可在一般電路設計中使用之外，亦可應用于靜電放電保護電路中，從而更加適于實用。
本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種用于靜電放電保護電路的高電壓元件，其包括一第一型基底；一第一型磊晶硅層，配置在該第一型基底中；一第一型井區(qū)，配置在該第一型磊晶硅層中；一第二型井區(qū)，配置在該第一型磊晶硅層中，且該第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中該第二型淡摻雜區(qū)與該第一型井區(qū)鄰接，而該第二型濃摻雜區(qū)是位于部分該第一型井區(qū)與該第二型淡摻雜區(qū)的下方；一閘極堆疊結(jié)構(gòu)，配置在該第一型井區(qū)與該第二型淡摻雜區(qū)的部分表面上；一第二型第一摻雜區(qū)與一第二型第二摻雜區(qū)，分別配置在該閘極堆疊結(jié)構(gòu)兩側(cè)的該第二型淡摻雜區(qū)與該第一型井區(qū)中；一第一隔離結(jié)構(gòu)，配置在該第二型淡摻雜區(qū)中，且位于該閘極堆疊結(jié)構(gòu)與該第二型第一摻雜區(qū)之間；以及一第一型摻雜區(qū)，配置在該第一型井區(qū)中，且與該第二型第二摻雜區(qū)鄰接。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二型淡摻雜區(qū)、第一型井區(qū)與第二型第二摻雜區(qū)之間是構(gòu)成一寄生雙載子晶體管，且該第二型濃摻雜區(qū)、該第一型井區(qū)與該第二型第二摻雜區(qū)之間是構(gòu)成另一寄生雙載子晶體管，以使由該第二型第一摻雜區(qū)所流入的脈沖電流，藉由該二寄生雙載子晶體管從該第二型第二摻雜區(qū)導出。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二型濃摻雜區(qū)與第一型井區(qū)之間的PN接面(Junction)崩潰電壓，小于該第二型淡摻雜區(qū)與該第一型井區(qū)之間的PN接面崩潰電壓，而且該第二型濃摻雜區(qū)與該第一型井區(qū)之間的PN接面崩潰電壓為靜電放電保護電路裝置的崩潰電壓。
前述的用于靜電放電保護電路的高電壓元件，其更包括一第二隔離結(jié)構(gòu)，配置在該第一型井區(qū)中，且位于該第一型摻雜區(qū)與該第二型第二摻雜區(qū)之間。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二隔離結(jié)構(gòu)包括一場氧化(Field Oxide)隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)(ShallowTrench Isolation，STI)。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第一隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二型第一摻雜區(qū)、第二型淡摻雜區(qū)與第二型濃摻雜區(qū)是共同作為一汲極，且該第二型第二摻雜區(qū)是作為一源極。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二型淡摻雜區(qū)包括一高電壓第二型井區(qū)。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第二型濃摻雜區(qū)包括一第二型埋入層(Buried Layer，BL)。
前述的用于靜電放電保護電路的高電壓元件，其中所述的第一型為P型，且該第二型為N型。
本發(fā)明的目的及解決其技術問題還采用以下的技術方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種高電壓元件，其包括一第一型基底；一第一型磊晶硅層，配置在該第一型基底中；一第一型井區(qū)，配置在該第一型磊晶硅層中；一第二型井區(qū)，配置在該第一型磊晶硅層中，且該第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中該第二型淡摻雜區(qū)與該第一型井區(qū)鄰接，而該第二型濃摻雜區(qū)是位于部分該第一型井區(qū)與該第二型淡摻雜區(qū)的下方；一閘極堆疊結(jié)構(gòu)，配置在該第一型井區(qū)與該第二型淡摻雜區(qū)的部分表面上；一第二型第一摻雜區(qū)與一第二型第二摻雜區(qū)，分別配置在該閘極堆疊結(jié)構(gòu)兩側(cè)的該第二型淡摻雜區(qū)與該第一型井區(qū)中；一第一隔離結(jié)構(gòu)，配置在該第二型淡摻雜區(qū)中，且位于該閘極堆疊結(jié)構(gòu)與該第二型第一摻雜區(qū)之間；以及一第一型摻雜區(qū)，配置在該第一型井區(qū)中，且與該第二型第二摻雜區(qū)鄰接。
本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。
前述的高電壓元件，其更包括一第二隔離結(jié)構(gòu)，配置在該第一型井區(qū)中，且位于該第一型摻雜區(qū)與該第二型第二摻雜區(qū)之間。
前述的高電壓元件，其中所述的第二隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)。
前述的高電壓元件，其中所述的第一隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)前述的高電壓元件，其中該高電壓元件是在電路設計中使用。
前述的高電壓元件，其中該高電壓元件是在顯示器驅(qū)動IC、電源供應器、電源管理器(Power Management)、通訊設備(Telecommunications)、車用(Automotive)電子與工業(yè)控制器中使用。
前述的高電壓元件，其中所述的第二型第一摻雜區(qū)、第二型淡摻雜區(qū)與第二型濃摻雜區(qū)是共同作為一汲極，且該第二型第二摻雜區(qū)是作為一源極。
前述的高電壓元件，其中所述的第二型淡摻雜區(qū)包括一高電壓第二型井區(qū)。
前述的高電壓元件，其中所述的第二型濃摻雜區(qū)包括一第二型埋入層。
前述的高電壓元件，其中所述的第一型為P型，且該第二型為N型。
本發(fā)明與現(xiàn)有技術相比具有明顯的優(yōu)點和有益效果。由以上技術方案可知，本發(fā)明的主要技術內(nèi)容如下為了達成上述及其他的目的，本發(fā)明提出一種用于靜電放電保護電路的高電壓元件，此用于靜電放電保護電路的高電壓元件是由第一型基底、第一型磊晶硅層、第一型井區(qū)、第二型井區(qū)、閘極堆疊結(jié)構(gòu)、第二型第一摻雜區(qū)、第二型第二摻雜區(qū)、第一隔離結(jié)構(gòu)、第一型摻雜區(qū)所構(gòu)成。其中，第一型磊晶硅層是配置在第一型基底中；第一型井區(qū)是配置在第一型磊晶硅層中；第二型井區(qū)是配置在第一型磊晶硅層中，且該第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中第二型淡摻雜區(qū)與第一型井區(qū)鄰接，而第二型濃摻雜區(qū)是位于部分的第一型井區(qū)與第二型淡摻雜區(qū)的下方；閘極堆疊結(jié)構(gòu)是配置在第一型井區(qū)與第二型淡摻雜區(qū)的部分表面上；第二型第一摻雜區(qū)與第二型第二摻雜區(qū)是分別配置在閘極堆疊結(jié)構(gòu)兩側(cè)的第二型淡摻雜區(qū)與第一型井區(qū)中；第一隔離結(jié)構(gòu)是配置在第二型淡摻雜區(qū)中，且位于閘極堆疊結(jié)構(gòu)與第二型第一摻雜區(qū)之間；第一型摻雜區(qū)是配置在第一型井區(qū)中，且與第二型第二摻雜區(qū)鄰接。
為了達成上述及其他的目的，本發(fā)明更提供一種高電壓元件，此高電壓元件是由第一型基底、第一型磊晶硅層、第一型井區(qū)、第二型井區(qū)、閘極堆疊結(jié)構(gòu)、第二型第一摻雜區(qū)、第二型第二摻雜區(qū)、第一隔離結(jié)構(gòu)、第一型摻雜區(qū)所構(gòu)成。其中，第一型磊晶硅層是配置在第一型基底中；第一型井區(qū)是配置在第一型磊晶硅層中；第二型井區(qū)是配置在第一型磊晶硅層中，且第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中第二型淡摻雜區(qū)與第一型井區(qū)鄰接，而第二型濃摻雜區(qū)是位于部分的第一型井區(qū)與第二型淡摻雜區(qū)的下方；閘極堆疊結(jié)構(gòu)是配置在第一型井區(qū)與第二型淡摻雜區(qū)的部分表面上；第二型第一摻雜區(qū)與第二型第二摻雜區(qū)是分別配置在閘極堆疊結(jié)構(gòu)兩側(cè)的第二型淡摻雜區(qū)與第一型井區(qū)中；第一隔離結(jié)構(gòu)是配置在第二型井區(qū)的淡摻雜區(qū)中，且位于閘極堆疊結(jié)構(gòu)與第二型第一摻雜區(qū)之間；第一型摻雜區(qū)是配置在第一型井區(qū)中，且與第二型第二摻雜區(qū)鄰接。
由于本發(fā)明的用于靜電放電保護電路的高電壓元件與高電壓元件，其第二型淡摻雜區(qū)、第一型井區(qū)與第二型第二摻雜區(qū)之間是構(gòu)成一寄生雙載子晶體管，而第二型濃摻雜區(qū)、第一型井區(qū)與第二型第二摻雜區(qū)之間是構(gòu)成另一寄生雙載子晶體管。因此，由第二型第一摻雜區(qū)所流入的脈沖電流，可以藉由此二寄生雙載子晶體管從第二型第二摻雜區(qū)導出。換言之，本發(fā)明的高電壓元件除了可在一般電路設計中使用之外，亦可應用于靜電放電保護電路中。
經(jīng)由上述可知，本發(fā)明是關于一種用于靜電放電保護電路的高電壓元件及高電壓元件。該用于靜電放電保護電路的高電壓元件，包括第一型磊晶硅層，配置在第一型基底中；第一型井區(qū)，配置在第一型磊晶硅層中；第二型井區(qū)，配置在第一型磊晶硅層中，且第二型井區(qū)由一淡摻雜區(qū)與一濃摻雜區(qū)所構(gòu)成，其中淡摻雜區(qū)與第一型井區(qū)鄰接，而濃摻雜區(qū)位于部分的第一型井區(qū)與淡摻雜區(qū)的下方；閘極堆疊結(jié)構(gòu)，配置在部分第一型井區(qū)與淡摻雜區(qū)上；第二型第一摻雜區(qū)與第二型第二摻雜區(qū)，分別配置在閘極堆疊結(jié)構(gòu)兩側(cè)的淡摻雜區(qū)與第一型井區(qū)中；第一隔離結(jié)構(gòu)，配置在淡摻雜區(qū)中，且位于閘極堆疊結(jié)構(gòu)與第二型第一摻雜區(qū)之間；第一型摻雜區(qū)，配置在第一型井區(qū)中，且與第二型第二摻雜區(qū)鄰接。
借由上述技術方案，本發(fā)明用于靜電放電保護電路的高電壓元件及高電壓元件至少具有下列優(yōu)點1、本發(fā)明的高電壓元件，由于具有較佳的I-V特性，因此可以承受較高的脈沖電流，即具有較高的耐受度，故可作為靜電放電防護之用及I/O緩沖器。
2、本發(fā)明的用于靜電放電保護電路的高電壓元件，可依照不同的電路需求，使不同的高電壓元件共用相同的區(qū)域，因此可以達到節(jié)省面積的功效。
3、在上述實施例中，雖然僅是以靜電放電保護電路說明本發(fā)明的高電壓元件的應用，然而并非用以限定本發(fā)明的應用范疇。本發(fā)明的高電壓元件，亦適用于高電壓與電源集成電路或視訊介面等電路設計。其例如是顯示器驅(qū)動IC、電源供應器、電源管理器、通訊設備、車用電子與工業(yè)控制器等。而且，在系統(tǒng)電壓介于12～50伏特、或是更高的電壓下仍具有良好的操作。
綜上所述，本發(fā)明特殊結(jié)構(gòu)的用于靜電放電保護電路的高電壓元件，可以解決現(xiàn)有習知的用于靜電放電保護電路的元件存在的耐受度不佳的問題。另外，本發(fā)明特殊結(jié)構(gòu)的高電壓元件，除了可在一般電路設計中使用之外，亦可以應用于靜電放電保護電路中。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品中未見有類似的結(jié)構(gòu)設計公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品的結(jié)構(gòu)或功能上皆有較大的改進，在技術上有較大的進步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的用于靜電放電保護電路的元件具有增進的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術手段，而可依照說明書的內(nèi)容予以實施，并為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，以下特舉出多個較佳實施例，并配合附圖，詳細說明如下。


圖1是美國專利第6,624,487號中所揭露的用于靜電放電保護電路的元件的剖面示意圖。
圖2是美國專利第6,365,941號中所揭露的用于靜電放電保護電路的元件的剖面示意圖。
圖3是美國專利第5,932,914號中所揭露的用于靜電放電保護電路的元件的剖面示意圖。
圖4是美國專利第6,365,932號中所揭露的用于靜電放電保護電路的元件的剖面示意圖。
圖5是現(xiàn)有習知的一種用于高電壓系統(tǒng)的對稱式NMOS。
圖6是現(xiàn)有習知的一種用于高電壓系統(tǒng)的非對稱式NMOS。
圖7是圖5的對稱式的用于高電壓系統(tǒng)的NMOS，其藉由傳輸線觸波產(chǎn)生器量測所得的I-V特性的關系圖。
圖8是本發(fā)明一較佳實施例的一種高電壓元件的仰視示意圖。
圖9是圖8的高電壓元件由I-I’剖面的剖面示意圖。
圖10是本發(fā)明另一較佳實施例的一種高電壓元件的剖面示意圖。
圖11是本發(fā)明的高電壓元件，其藉由傳輸線觸波產(chǎn)生器量測所得的I-V特性的關系圖。
100金屬氧化半導體(場效)晶體管 200金屬氧化半導體(場效)晶體管104a、104b、600汲極 202、300二極管302NPN保護雙載子晶體管304井區(qū)306金屬氧化半導體(場效)晶體管 308埋入層400、402摻雜區(qū)500、502、508、514井區(qū)504、506、516摻雜區(qū) 510、802磊晶硅層512、800基底 518、604隔離結(jié)構(gòu)520、602、824閘極 606源極608、804、806井區(qū) 808閘極堆疊結(jié)構(gòu)810、812、816、818摻雜區(qū) 814、826、828隔離結(jié)構(gòu)820摻雜區(qū) 822閘介電層具體實施方式
為更進一步闡述本發(fā)明為達成預定發(fā)明目的所采取的技術手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的用于靜電放電保護電路的高電壓元件及高電壓元件其具體實施方式
、結(jié)構(gòu)、特征及其功效，詳細說明如后。
在下述實施例中，雖然僅是以靜電放電保護電路來說明本發(fā)明的高電壓元件的應用，然而并非用以限定本發(fā)明的應用范疇，本發(fā)明的高電壓元件亦可應用于一般的電路設計中。此外，依照本發(fā)明的較佳實施例所述的高電壓元件，其中所謂第一型為P型，且第二型為N型。
圖8是本發(fā)明一較佳實施例的一種高電壓元件的仰視圖示意圖，圖9是圖8的高電壓元件由I-I’剖面的剖面示意圖。
請同時參閱圖8與圖9所示，本發(fā)明的高電壓元件，是由P型基底800、P型磊晶硅層802、P型井區(qū)804、N型井區(qū)806、閘極堆疊結(jié)構(gòu)808、N型摻雜區(qū)810、812、隔離結(jié)構(gòu)814、P型摻雜區(qū)816所構(gòu)成。而且，N型井區(qū)806是由N型淡摻雜區(qū)818與N型濃摻雜區(qū)820所構(gòu)成，而閘極堆疊結(jié)構(gòu)808是由下層的閘介電層822與上層的閘極824所構(gòu)成。
其中，P型磊晶硅層802是配置在P型基底800中，且此P型磊晶硅層802的摻質(zhì)濃度是小于P型基底800的摻質(zhì)濃度。此外，P型井區(qū)804是配置在P型磊晶硅層802中。
另外，N型井區(qū)806是配置在P型磊晶硅層802中，且N型淡摻雜區(qū)818與P型井區(qū)804鄰接，而N型濃摻雜區(qū)820是位于部分的P型井區(qū)804與N型淡摻雜區(qū)818的下方。其中，N型淡摻雜區(qū)818例如是高電壓N型井區(qū)(HighVoltage N-Type Well，HVNW)，而N型濃摻雜區(qū)820例如是N型埋入層(N-TypeBuried Layer，NBL)。特別是，此N型濃摻雜區(qū)820的寬度W(如圖8所示)并無特別的限制，其只需部分配置于P型井區(qū)804下方即可。而且，N型濃摻雜區(qū)820的寬度W越小，是表示元件所需的面積越小，即可達到節(jié)省面積的功效。
此外，閘極堆疊結(jié)構(gòu)808是配置在P型井區(qū)804與N型淡摻雜區(qū)818的部分表面上。另外，N型摻雜區(qū)810與812是分別配置在閘極堆疊結(jié)構(gòu)808兩側(cè)的N型淡摻雜區(qū)818與P型井區(qū)804中。特別是，上述的N型摻雜區(qū)810、N型淡摻雜區(qū)818與N型濃摻雜區(qū)820是共同作為汲極，而N型摻雜區(qū)812是作為源極。換言之，本發(fā)明的高壓元件其源極與汲極為非對稱的配置。
此外，隔離結(jié)構(gòu)814是配置在N型淡摻雜區(qū)818中，且位于閘極堆疊結(jié)構(gòu)808與N型摻雜區(qū)810之間，以提高汲極與閘極之間的崩潰電壓。其中，隔離結(jié)構(gòu)814例如是場氧化(Field Oxide)隔離結(jié)構(gòu)或淺溝渠隔離結(jié)構(gòu)(Shallow Trench Isolation，STI)，其端視不同制程線寬的需求而定。此外，不同的高電壓元件之間其彼此亦以隔離結(jié)構(gòu)826隔絕。
另外，P型摻雜區(qū)816是配置在P型井區(qū)804中，且與N型摻雜區(qū)812鄰接。而且，由于P型摻雜區(qū)816與N型摻雜區(qū)812彼此靠近，因此在電路設計上，可以使該二區(qū)域的電位藉由一次操控而完成。此外，P型摻雜區(qū)816與P型井區(qū)804是共同作為一基體區(qū)域，且由于此基體區(qū)域與P型基底800具有相同的摻質(zhì)形成，因此彼此會相互耦接，從而基體電位會等于基底電位。
值得注意的是，上述的高電壓元件其N型淡摻雜區(qū)818、P型井區(qū)804與N型摻雜區(qū)812之間是構(gòu)成一NPN寄生雙載子晶體管，而N型濃摻雜區(qū)820、P型井區(qū)804與N型摻雜區(qū)812之間是構(gòu)成另一NPN寄生雙載子晶體管。因此，當一脈沖電流自N型摻雜區(qū)810流入，并且使寄生雙載子晶體管的基極-射極電壓大于臨界電壓時，寄生雙載子晶體管的射極-集極之間會導通，即此二寄生雙載子晶體管會被啟動，從而達到靜電放電的防護功效。換言之，由N型摻雜區(qū)810流入的脈沖電流會流經(jīng)此二寄生雙載子晶體管，并從N型摻雜區(qū)812導出?？蛇M一步連接至系統(tǒng)電壓線VDD或接地電壓線VSS。而且，上述的N型濃摻雜區(qū)820與P型井區(qū)804之間的PN接面(Junction)崩潰電壓，是小于N型淡摻雜區(qū)818與P型井區(qū)804之間的PN接面崩潰電壓。因此，對于靜電放電防護而言，是以N型濃摻雜區(qū)820與P型井區(qū)804之間的較低的PN接面崩潰電壓作為靜電放電防護的崩潰電壓。
除此之外，在另一較佳實施例中，更包括在P型摻雜區(qū)816與N型摻雜區(qū)812之間配置另一隔離結(jié)構(gòu)828(如圖10所示)。此時，基體區(qū)域的P型摻雜區(qū)816與作為源極的N型摻雜區(qū)812彼此分離，因此該二區(qū)域可供其他的高電壓元件使用，從而可以縮小整體元件設計所需的面積。
以下是說明以傳輸線觸波產(chǎn)生器量測本發(fā)明的高電壓元件所得的I-V特性的關系圖。請參閱圖11所示，當脈沖電流增加時，例如是靜電放電轟擊(Zapping)發(fā)生時，N型濃摻雜區(qū)820與P型井區(qū)804之間的PN接面由于接面崩潰電壓較低，因此會先崩潰(C點)。然后，N型淡摻雜區(qū)818、P型井區(qū)804與N型摻雜區(qū)812，以及N型濃摻雜區(qū)820、P型井區(qū)804、N型摻雜區(qū)812所構(gòu)成的二寄生雙載子晶體管會開啟，而使I-V曲線進入突回(Snapback)區(qū)域(D-E的間)，并且在E點失效。由圖11可知，本發(fā)明的高電壓元件，相較現(xiàn)有習知的高電壓元件，在靜電放電防護上即使承受較高的脈沖電流，其對應的電壓值仍相對較小，因此本發(fā)明的高電壓元件具有較佳的耐受度。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用上述揭示的技術內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。
權(quán)利要求
1.一種用于靜電放電保護電路的高電壓元件，其特征在于其包括一第一型基底；一第一型磊晶硅層，配置在該第一型基底中；一第一型井區(qū)，配置在該第一型磊晶硅層中；一第二型井區(qū)，配置在該第一型磊晶硅層中，且該第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中該第二型淡摻雜區(qū)與該第一型井區(qū)鄰接，而該第二型濃摻雜區(qū)是位于部分該第一型井區(qū)與該第二型淡摻雜區(qū)的下方；一閘極堆疊結(jié)構(gòu)，配置在該第一型井區(qū)與該第二型淡摻雜區(qū)的部分表面上；一第二型第一摻雜區(qū)與一第二型第二摻雜區(qū)，分別配置在該閘極堆疊結(jié)構(gòu)兩側(cè)的該第二型淡摻雜區(qū)與該第一型井區(qū)中；一第一隔離結(jié)構(gòu)，配置在該第二型淡摻雜區(qū)中，且位于該閘極堆疊結(jié)構(gòu)與該第二型第一摻雜區(qū)之間；以及一第一型摻雜區(qū)，配置在該第一型井區(qū)中，且與該第二型第二摻雜區(qū)鄰接。
2.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二型淡摻雜區(qū)、第一型井區(qū)與第二型第二摻雜區(qū)之間是構(gòu)成一寄生雙載子晶體管，且該第二型濃摻雜區(qū)、該第一型井區(qū)與該第二型第二摻雜區(qū)之間是構(gòu)成另一寄生雙載子晶體管，以使由該第二型第一摻雜區(qū)所流入的脈沖電流，藉由該二寄生雙載子晶體管從該第二型第二摻雜區(qū)導出。
3.根據(jù)權(quán)利要求2所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二型濃摻雜區(qū)與第一型井區(qū)之間的PN接面(Junction)崩潰電壓， 小于該第二型淡摻雜區(qū)與該第一型井區(qū)之間的PN接面崩潰電壓，而且該第二型濃摻雜區(qū)與該第一型井區(qū)之間的PN接面崩潰電壓為靜電放電保護電路裝置的崩潰電壓。
4.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其更包括一第二隔離結(jié)構(gòu)，配置在該第一型井區(qū)中，且位于該第一型摻雜區(qū)與該第二型第二摻雜區(qū)之間。
5.根據(jù)權(quán)利要求4所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二隔離結(jié)構(gòu)包括一場氧化(Field Oxide)隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)(Shallow Trench Isolation，STI)。
6.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第一隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)。
7.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二型第一摻雜區(qū)、第二型淡摻雜區(qū)與第二型濃摻雜區(qū)是共同作為一汲極，且該第二型第二摻雜區(qū)是作為一源極。
8.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二型淡摻雜區(qū)包括一高電壓第二型井區(qū)。
9.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第二型濃摻雜區(qū)包括一第二型埋入層(BuriedLayer，BL)。
10.根據(jù)權(quán)利要求1所述的用于靜電放電保護電路的高電壓元件，其特征在于其中所述的第一型為P型，且該第二型為N型。
11.一種高電壓元件，其特征在于其包括一第一型基底；一第一型磊晶硅層，配置在該第一型基底中；一第一型井區(qū)，配置在該第一型磊晶硅層中；一第二型井區(qū)，配置在該第一型磊晶硅層中，且該第二型井區(qū)是由一第二型淡摻雜區(qū)與一第二型濃摻雜區(qū)所構(gòu)成，其中該第二型淡摻雜區(qū)與該第一型井區(qū)鄰接，而該第二型濃摻雜區(qū)是位于部分該第一型井區(qū)與該第二型淡摻雜區(qū)的下方；一閘極堆疊結(jié)構(gòu)，配置在該第一型井區(qū)與該第二型淡摻雜區(qū)的部分表面上；一第二型第一摻雜區(qū)與一第二型第二摻雜區(qū)，分別配置在該閘極堆疊結(jié)構(gòu)兩側(cè)的該第二型淡摻雜區(qū)與該第一型井區(qū)中；一第一隔離結(jié)構(gòu)，配置在該第二型淡摻雜區(qū)中，且位于該閘極堆疊結(jié)構(gòu)與該第二型第一摻雜區(qū)之間；以及一第一型摻雜區(qū)，配置在該第一型井區(qū)中，且與該第二型第二摻雜區(qū)鄰接。
12.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其更包括一第二隔離結(jié)構(gòu)，配置在該第一型井區(qū)中，且位于該第一型摻雜區(qū)與該第二型第二摻雜區(qū)之間。
13.根據(jù)權(quán)利要求12所述的高電壓元件，其特征在于其中所述的第二隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)。
14.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中所述的第一隔離結(jié)構(gòu)包括一場氧化隔離結(jié)構(gòu)或一淺溝渠隔離結(jié)構(gòu)
15.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中該高電壓元件是在電路設計中使用。
16.根據(jù)權(quán)利要求15所述的高電壓元件，其特征在于其中該高電壓元件是在顯示器驅(qū)動IC、電源供應器、電源管理器(Power Management)、通訊設備(Telecommunications)、車用(Automotive)電子與工業(yè)控制器中使用。
17.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中所述的第二型第一摻雜區(qū)、第二型淡摻雜區(qū)與第二型濃摻雜區(qū)是共同作為一汲極，且該第二型第二摻雜區(qū)是作為一源極。
18.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中所述的第二型淡摻雜區(qū)包括一高電壓第二型井區(qū)。
19.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中所述的第二型濃摻雜區(qū)包括一第二型埋入層。
20.根據(jù)權(quán)利要求11所述的高電壓元件，其特征在于其中所述的第一型為P型，且該第二型為N型。
全文摘要
本發(fā)明是關于一種用于靜電放電保護電路的高電壓元件及高電壓元件。該用于靜電放電保護電路的高電壓元件，包括第一型磊晶硅層，配置在第一型基底中；第一型井區(qū)，配置在第一型磊晶硅層中；第二型井區(qū)，配置在第一型磊晶硅層中，且第二型井區(qū)由一淡摻雜區(qū)與一濃摻雜區(qū)所構(gòu)成，其中淡摻雜區(qū)與第一型井區(qū)鄰接，而濃摻雜區(qū)位于部分的第一型井區(qū)與淡摻雜區(qū)的下方；閘極堆疊結(jié)構(gòu)，配置在部分第一型井區(qū)與淡摻雜區(qū)上；第二型第一摻雜區(qū)與第二型第二摻雜區(qū)，分別配置在閘極堆疊結(jié)構(gòu)兩側(cè)的淡摻雜區(qū)與第一型井區(qū)中；第一隔離結(jié)構(gòu)，配置在淡摻雜區(qū)中，且位于閘極堆疊結(jié)構(gòu)與第二型第一摻雜區(qū)之間；第一型摻雜區(qū)，配置在第一型井區(qū)中，且與第二型第二摻雜區(qū)鄰接。
文檔編號H01L29/66GK1719608SQ20041006917
公開日2006年1月11日 申請日期2004年7月5日 優(yōu)先權(quán)日2004年7月5日
發(fā)明者張智毅, 冼立人 申請人:聯(lián)詠科技股份有限公司