專利名稱：半導體器件、使用其的系統(tǒng)裝置及制造半導體器件的方法
技術領域：
本發(fā)明涉及半導體器件、使用其的系統(tǒng)裝置及制造半導體器件的方法。
背景技術：
隨著電子裝置功能的顯著發(fā)展，日益增加對半導體器件工作速度的提高和通過小型化來減小尺寸和重量的需求。近些年來，為滿足這些需求，ULSI(超大規(guī)模集成電路)已經(jīng)小型化并在集成度方面有所提高。
在上面的情形中，建議了稱為“封裝內系統(tǒng)(SIP)”的技術。例如，在設置有閃存的微型計算機等內能夠重寫存儲器。這種重寫功能自身不常被使用且僅當需要執(zhí)行重寫時才是必需的。然而，通常，(集成)在同一襯底上實現(xiàn)這種重寫功能(日本專利No.2,790,461、日本專利No.2977576和日本專利No.2,954,278以及日本專利No.3,358,710)。
然而，隨著功能性和集成度的增加，出現(xiàn)了難于進一步小型化微型計算機的半導體芯片(微型計算機芯片)的問題。
另一問題是包含不常使用的特殊功能增加了功耗。

發(fā)明內容
根據(jù)上述情形做出了本發(fā)明，因此本發(fā)明的一個目的是減小半導體器件的尺寸和功耗。
為了實現(xiàn)上述目的，本發(fā)明提供一種半導體器件，其特征在于其包括具有規(guī)定電路功能的第一電路，且形成第二電路以便于能夠外連接到第一電路，從而給第一電路不常用的特殊功能且由此允許第一電路執(zhí)行該特殊功能。
采用這種結構，形成具有不常用的特殊功能的第二電路，以便于其能夠外連接到第一電路。因此，可以減小半導體器件的半導體芯片的尺寸和功耗。
期望第二電路包括用于實現(xiàn)給予第一電路的特殊功能的輔助功能，且該輔助功能僅響應于來自第一電路的指示而工作。
采用這種結構，由于特殊功能僅響應于來自第一電路的指示而工作，第二電路不單獨工作并因此提高了安全性。
期望除在特殊功能工作期間外，單獨使用第一電路。
采用該結構，可以減小第一電路的尺寸、重量和功耗。
期望第二電路構造成能夠單獨操作。
期望除在特殊功能工作期間外，不可以使用第二電路。
該結構能夠提高保護作用。
期望第一電路具有輸出用于起動第二電路的控制起動信號的功能，和接收由第二電路產生的用于給出特殊功能的信號的功能。
采用該結構，由于第一電路可以控制特殊功能的起動，用戶可以在沒有意識到第二電路的存在下進行操作，且因此可以很容易地進行操作。
此外，期望第一電路具有僅當探測到第二電路的電連接時才允許特殊功能工作、而當沒有探測到第二電路的電連接時不允許特殊功能工作而僅允許規(guī)定電路功能工作的功能。
在該結構中，第一電路僅當探測到第二電路的電連接時才允許特殊功能工作。因此，可以容易地進行操作且獲得了安全功能。
期望第一電路為存儲電路，而第二電路的特殊功能為向該存儲電路寫數(shù)據(jù)的功能。
采用該結構，僅在向存儲器寫數(shù)據(jù)時，需要第一電路連接到第二電路。因此可以減小器件的尺寸和功耗。
期望第一電路包括用于存儲器的讀電路，且特殊功能包括用于重寫存儲器的電路。
采用該結構，在常規(guī)使用期間不需要重寫電路，而僅在重寫存儲器時需要將第一電路連接到第二電路。因此，可以減小器件的尺寸和功耗。
期望第一電路包括設置有用于在第一電路中形成規(guī)定邏輯塊的布線的冗余電路，且第一電路以此種方式構造，即通過外部冗余設定確定其電路功能，且特殊功能包括用于設定該冗余電路的電路。
采用該結構，當需要使用冗余電路設定功能時，通過將第二電路連接至第一電路可以使用在常規(guī)使用期間不需要的冗余電路設定功能。因此可以減小器件的尺寸和功耗。
期望第一電路包括可編程門陣列FPGA(場可編程門陣列)。
期望第一電路的電路功能由電熔絲的連接與斷開來確定，且特殊功能包括用于連接和斷開電熔絲的電路。
采用該結構，當需要使用在常規(guī)使用期間不需要的用于連接和斷開電熔絲的電路時，通過將其連接于第一電路來使用該電路。因此，器件可以被小型化且可以獲得寫保護。
此外，期望規(guī)定的功能包括用于執(zhí)行讀取第一電路中的存儲器的電路，且特殊功能為控制存儲器的信息向外部裝置輸出的功能。
采用該結構，在常規(guī)使用期間不使用特殊功能，而僅在需要保護功能時使其工作。因此，器件可以被小型化而同時獲得控制功能。
期望特殊功能包括用于第一電路的測試電路。
很難最小化需要內置測試功能的器件。本發(fā)明可以解決該問題，即能夠內置測試功能而不使尺寸增加。
根據(jù)本發(fā)明的系統(tǒng)裝置，其特征在于包括具有提供規(guī)定電路功能的第一電路的第一器件，和電連接該第一器件的第一電路的第二電路，該系統(tǒng)裝置的特征還在于第二電路給第一電路不常用的特殊功能并由此允許第一電路執(zhí)行該特殊功能。
采用該結構，可以提高功能性而不增大器件尺寸。
期望第一電路具有輸出用于起動第二電路的控制起動信號的功能，和接收用于給出由第二電路產生的特殊功能的信號的功能。
采用該結構，由第一電路提供的信號起動的第二電路允許第一電路執(zhí)行特殊功能。因此，可以按照這種方式實現(xiàn)特殊功能，即用戶可以在沒有意識到第二電路的存在下高可控性地進行操作。
期望第二電路具有接收由第一電路產生的控制起動信號的功能和輸出用于給第一電路特殊功能的信號的功能，且通過第一器件的控制起動信號可以起動第二器件的特殊功能，由此給第一器件特殊功能。
該結構使其能夠高可控性地執(zhí)行特殊功能。
期望第一器件和第二器件的每一個包括用于串行提供或接收用于給出特殊功能的控制信號的交換電路，和存儲用于給出特殊功能的控制信號的寄存器，且信號在第一器件與第二器件之間串行交換，由此給第一器件特殊功能。
采用該結構，控制信號按照一一對應的讀順序和寫順序布置，因此可以串行發(fā)送和接收該控制信號。這種非常簡單的結構允許象現(xiàn)在這樣交換信息，并因此提高了操作簡易度。
優(yōu)選地，第一器件具有僅當探測到第二器件的電連接時才允許特殊功能工作、而當沒有探測到第二器件的電連接時不允許特殊功能工作而僅允許規(guī)定電路功能工作的功能。
該結構能夠獲得具有高可控性的系統(tǒng)裝置。
根據(jù)本發(fā)明的半導體器件的制造方法，其特征在于包括重新設計集成在半導體襯底上的電路的設計步驟，從而其被功能劃分為第一電路和第二電路，第二電路配置成能夠外連接到第一電路并能給第一電路不常用的特殊功能，從而允許第一電路執(zhí)行這些特殊功能，且使得第一電路和第二電路可以彼此電連接；在第一器件中形成第一電路的步驟；和在第二器件中形成第二電路的步驟。
該方法能夠小型化第一電路而不降低功能性。
期望，在單個半導體襯底上實現(xiàn)第一器件，而第二器件為包括多個半導體襯底的系統(tǒng)裝置。
該結構能進一步小型化第一器件。
期望第一器件在封裝體的一個主表面上包括用于連接外部電路的第一連接端，且第二器件形成為能夠通過形成在與第一主表面正對的封裝體的另一主表面上的第二連接端而連接到第一器件。
該結構使安裝和拆分非常容易。
期望第一器件包括用于連接外部電路的第一連接端，該外部電路從封裝體的側表面延伸，且第二器件形成為能夠通過形成在封裝體的主表面上的第二連接端而連接到第一器件。


圖1是根據(jù)本發(fā)明的第一實施例的系統(tǒng)裝置的草圖。
圖2是根據(jù)本發(fā)明的第二實施例的系統(tǒng)裝置的草圖。
圖3是根據(jù)本發(fā)明的第三實施例的系統(tǒng)裝置的草圖。
圖4是根據(jù)本發(fā)明的第四實施例的系統(tǒng)裝置的草圖。
圖5是根據(jù)本發(fā)明的第五實施例的系統(tǒng)裝置的透視圖。
圖6是根據(jù)本發(fā)明的第六實施例的系統(tǒng)裝置的透視圖。
圖7是根據(jù)本發(fā)明的第七實施例的系統(tǒng)裝置的透視圖。
圖8是根據(jù)本發(fā)明的第八實施例的系統(tǒng)裝置的透視圖；圖8(a)示出第一和第二器件彼此連接且使特殊功能工作的狀態(tài)，和圖8(b)示出單獨使用第一器件的狀態(tài)。
圖9是根據(jù)本發(fā)明的第九實施例的系統(tǒng)裝置的透視圖。
圖10是根據(jù)本發(fā)明的第十實施例的系統(tǒng)裝置的透視圖。
圖11是根據(jù)本發(fā)明的第十一實施例的系統(tǒng)裝置的透視圖。
圖12示出常規(guī)半導體器件的布局。
圖13是根據(jù)本發(fā)明第一具體實施例的系統(tǒng)裝置的示意圖。
圖14詳細示出根據(jù)本發(fā)明第一具體實施例的系統(tǒng)裝置。
圖15詳細示出根據(jù)本發(fā)明第二具體實施例的系統(tǒng)裝置。
圖16示出常規(guī)半導體器件的布局。
圖17是根據(jù)本發(fā)明第三具體實施例的系統(tǒng)裝置的示意圖。
圖18詳細示出根據(jù)本發(fā)明第三具體實施例的系統(tǒng)裝置。
圖19示出常規(guī)半導體器件的布局。
圖20是根據(jù)本發(fā)明第四具體實施例的系統(tǒng)裝置的示意圖。
圖21詳細示出根據(jù)本發(fā)明第四具體實施例的系統(tǒng)裝置。
圖22示出常規(guī)半導體器件的布局。
圖23是根據(jù)本發(fā)明第五具體實施例的系統(tǒng)裝置的示意圖。
圖24詳細示出根據(jù)本發(fā)明第五具體實施例的系統(tǒng)裝置。
圖25示出常規(guī)半導體器件的布局。
圖26是根據(jù)本發(fā)明第六具體實施例的系統(tǒng)裝置的示意圖。
圖27詳細示出根據(jù)本發(fā)明第六具體實施例的系統(tǒng)裝置。
附圖中的文字注釋圖1100不包括不常用特殊功能塊的半導體器件(第一器件)101常用功能塊102第一器件的控制端103控制總線端110具有不常用特殊功能的器件(第二器件)
111不常用的特殊功能塊112控制總線端120連接線圖2100不包括不常用特殊功能塊的半導體器件(第一器件)101常用功能塊102第一器件的控制端103控制總線端104第二器件控制起動信號發(fā)生電路110具有不常用特殊功能的器件(第二器件)111不常用的特殊功能塊112控制總線端120連接線121第二器件控制起動信號線圖3100不包括不常用特殊功能塊的半導體器件(第一器件)101常用功能塊102第一器件的控制端104第二器件控制起動信號發(fā)生電路105第一器件的控制信號寄存器組106第一器件的串行I/F110具有不常用特殊功能的器件(第二器件)111不常用的特殊功能塊115第二器件的控制信號寄存器組116第二器件的串行I/F121第二器件控制起動信號線122串行控制信號線圖4100不包括不常用特殊功能塊的半導體器件(第一器件)101常用功能塊102第一器件的控制端
103控制總線端104第二器件控制起動信號發(fā)生電路107第二器件探測電路110具有不常用特殊功能的器件(第二器件)111不常用的特殊功能塊112控制總線端113標識信號發(fā)生電路120連接線121第二器件控制起動信號線123第二器件標識信號線圖5300含有第二器件的封裝體301含有第二器件的封裝體的球柵陣列電極(第二器件的控制總線端)302含有第一器件的封裝體303含有第一器件的封裝體的封裝接觸表面(第一器件的控制總線端)304含有第一器件的封裝體的球柵陣列電極(第一器件的控制端)圖7300含有第二器件的封裝體302含有第一器件的封裝體310連接兩個封裝體的插座圖8300含有第二器件的封裝體302含有第一器件的封裝體3202-級連接插座的第一封裝體的插入部分321含有第一器件的封裝體的電極(第一器件的控制總線端和控制端)3302-級連接插座的第二封裝體的插入部分331含有第二器件的封裝體的電極(第二器件的控制總線端)332連接于第二封裝體的連接信號電極(第二器件的控制總線端)333連接于第一器件的連接信號電極(第二器件的控制總線端)圖9300含有第二器件的封裝體
331含有第二器件的封裝體的電極(第二器件的控制總線端)340用于設定第一器件中功能的裝置(例如通用測試裝置)341其中插入第二封裝體的插座342連接線(用于來自第一器件的控制總線端信號和來自第二器件的控制端信號)343探測卡344探測電極(用于第一器件的控制總線端和用于第二器件的控制端)345第一器件形成于其上的晶片圖10300含有第二器件的封裝體331含有第二器件的封裝體的電極(第二器件的控制總線端)341其中插入第二封裝體的插座350用于設定第一器件中功能的裝置(例如通用重寫裝置)351功能設定裝置的操作表面352連接線(用于來自第一器件的控制總線端信號和來自第二器件的控制端信號)353含有第一器件的裝置(例如蜂窩式電話)354含有第一器件的封裝體355含有第一器件的封裝體的電極(用于第一器件的控制總線端和用于第二器件的控制端)圖11300含有第二器件的封裝體331含有第二器件的封裝體的電極(第二器件的控制總線端)341其中插入第二封裝體的插座360用于設定第一器件中功能的裝置(例如通用重寫裝置)361功能設定裝置的操作表面362其中插入第一個第一封裝體的插座363含有第一個第一器件的封裝體364含有第一個第一器件的封裝體的電極(第一器件的控制總線端和控制端)365其中插入第二個第一封裝體的插座
366含有第二個第一器件的封裝體367含有第二個第一器件的封裝體的電極(第一器件的控制總線端和控制端)368其中插入第N個第一封裝體的插座369含有第N個第一器件的封裝體370含有第N個第一器件的封裝體的電極(第一器件的控制總線端和控制端)圖12400含有非易失性存儲器的微型計算機401非易失性存儲器單元陣列402檢測放大器電路403讀控制電路404讀譯碼器405寫電路(頁面鎖定)406重寫譯碼器407重寫控制電路408電源電路409參考電壓修整電路410參考電壓發(fā)生電路411重寫電壓發(fā)生電路414外圍電路415控制總線416微型計算機控制端圖13450不包括不常用特殊功能塊的半導體器件(第一器件)451只讀非易失性存儲器塊452非易失性存儲器453讀電路454重寫控制總線端455第一器件的控制端470第一器件重寫器件(第二器件)
471第一器件重寫電路472重寫控制總線端490重寫信號線(僅在重寫時連接)圖14401非易失性存儲器單元陣列402檢測放大電路403讀控制電路404讀譯碼器405寫電路(頁面鎖定)406重寫譯碼器407重寫控制電路408電源電路409參考電壓修整電路410參考電壓發(fā)生電路411重寫電壓發(fā)生電路414外圍電路450包括只讀非易失性存儲器的微型計算機(第一器件)455第一器件的控制端456重寫控制連接端組457重寫信號連接端組458重寫控制總線459控制總線470用于重寫第一器件的非易失性存儲器的器件(第二器件)473重寫信號連接端組474重寫控制連接端組475重寫控制總線476控制總線491重寫總線信號連接線(僅在重寫時連接)492總線連接線(僅在重寫時連接)圖15401非易失性存儲器陣列
402檢測放大電路403讀控制電路404讀譯碼器405寫電路(頁面鎖定)406重寫譯碼器407重寫控制電路408電源電路409參考電壓修整電路410參考電壓發(fā)生電路411重寫電壓發(fā)生電路414外圍電路415控制總線450包括只讀非易失性存儲器的微型計算機(第一器件)455第一器件的控制端460重寫控制端461重寫電源連接端470用于重寫第一器件的非易失性存儲器的電源器件(第二器件)478重寫電源連接端479重寫控制端493重寫控制連接線(僅在重寫時連接)494重寫電源連接線(僅在重寫時連接)圖16500FPGA(場可編程門陣列)501、505、509、521、525、529邏輯塊502、506、510、522、526、530邏輯塊設定存儲器503、507、511、515、519、523、527交叉點開關504、508、512、516、520、524、528交叉點開關設定存儲器513、517開關矩陣514、518開關矩陣設定存儲器531FPGA連接/斷開電路532外圍電路
533FPGA控制端圖17540不具有連接/斷開功能、且其電路構造由電連接或斷開冗余寫來確定的器件(第一器件)541其電路構造由電連接或斷開冗余寫來確定的電路(FPGA)542第一器件的控制端543連接/斷開控制端560第一器件的連接/斷開器件(第二器件)561第一器件連接/斷開電路562連接/斷開控制端580連接/斷開控制連接線(僅當構成連接和斷開時連接)圖18501、505、509、521、525、529邏輯塊502、506、510、522、526、530邏輯塊設定存儲器503、507、511、515、519、523、527交叉點開關504、508、512、516、520、524、528交叉點開關設定存儲器513、517開關矩陣514、518開關矩陣設定存儲器532外圍電路540不具有連接/斷開功能、且其電路構造由電連接或斷開冗余寫來確定的器件(第一器件)542第一器件的控制端545連接/斷開控制端546、547連接/斷開信號端560第一器件(FPGA)的連接/斷開器件(第二器件)561第一器件連接/斷開電路563連接/斷開控制端564、565連接/斷開信號端581連接/斷開控制連接線(僅當構成連接和斷開時連接)582連接/斷開信號連接線(僅當構成連接和斷開時連接)圖19
A故障元件600其電路結構由電熔絲確定的電路601存儲器陣列602檢測放大電路603讀控制電路604讀譯碼器605冗余譯碼器606冗余字線607譯碼器608字線609電熔絲冗余電路610外圍電路611電熔絲連接/斷開電路612半導體器件的控制端圖20620不具有連接/斷開功能、且其電路結構由電熔絲確定的器件(第一器件)621電路結構由電熔絲確定的電路622第一器件的控制端623連接/斷開控制端640第一器件連接/斷開器件(第二器件)641第一器件連接/斷開電路642連接/斷開控制端660連接/斷開控制連接線(僅當構成連接和斷開時連接)圖21A故障元件601存儲器陣列602檢測放大電路603讀控制電路604讀譯碼器605冗余譯碼器606冗余字線
607譯碼器608字線609電熔絲冗余電路610外圍電路620不具有連接/斷開功能、且其電路結構由電熔絲確定的器件(第一器件)622第一器件的控制端624連接/斷開控制端625連接/斷開信號端640用于連接和斷開第一器件的電熔絲的器件(第二器件)641用于連接和斷開第一器件的電熔絲的器件643連接/斷開控制端644連接/斷開信號端661連接/斷開控制連接線(僅當構成連接和斷開時連接)662連接/斷開信號連接線(僅當構成連接和斷開時連接)圖22700微型計算機701存儲陣列702檢測放大電路703微型計算機內部讀控制電路704讀譯碼器707外圍電路708控制總線709讀允許鍵探測電路710向外讀控制電路711微型計算機外輸出電路712微型計算機控制端713存儲器數(shù)據(jù)輸出端714讀允許鍵輸入端圖23720不具有芯片外存儲器數(shù)據(jù)讀功能的微型計算機(第一器件)721能夠僅在芯片內部讀取存儲器數(shù)據(jù)的電路
722存儲器723微型計算機內部讀電路725第一器件的控制端726向外讀控制端740第一器件外讀控制器件(第二器件)741第一器件外讀控制電路742向外讀控制端760向外讀控制連接線(僅在芯片外讀時連接)圖24701存儲陣列702檢測放大電路703微型計算機內部讀控制電路704讀譯碼器707外圍電路708控制總線710向外讀控制電路711微型計算機外輸出電路713存儲器數(shù)據(jù)輸出端720不具有器件外存儲器數(shù)據(jù)讀功能的微型計算機(第一器件)725第一器件的控制端726向外讀控制端740第一器件外讀控制器件(第二器件)742向外讀控制端743第一器件外讀允許鍵信息760向外讀控制連接線(僅在器件外讀時連接)圖25A故障元件800其中可以根據(jù)BIST(老化自測)結果設定電路信息的電路801存儲器陣列802檢測放大電路803讀控制電路
804讀譯碼器805冗余譯碼器806冗余字線807譯碼器808字線809冗余電路810外圍電路811BIST(老化自測)電路812電路信息設定電路813半導體器件控制端圖26820不具有電路信息設定功能的器件(第一器件)821電路結構由電信息確定的電路822第一器件的控制端823電路信息設定端840用于第一器件的測試和信息設定器件(第二器件)841用于第一器件的信息設定電路842用于第一器件的測試電路843電路信息設定端860信息設定信號連接線(僅在信息設定時連接)圖27801存儲器陣列802檢測放大電路803讀控制電路804讀譯碼器805冗余譯碼器806冗余字線807譯碼器808字線809冗余電路810外圍電路
820不具有電路信息設定功能的器件(第一器件)822第一器件的控制端824測試和電路信息設定控制端825電路信息設定端840用于第一器件的測試和信息設定器件(第二器件)841用于第一器件的信息設定電路842用于第一器件的測試電路844測試和電路信息設定控制端845電路信息設定端861信息設定控制連接線(僅在信息設定時連接)862信息設定信號連接線(僅在信息設定時連接)具體實施方式
下面，參考附圖將詳細描述本發(fā)明的實施例。
(實施例1)如圖1所示，該系統(tǒng)裝置以如此方式構造，即電路功能被劃分成兩部分，也就是具有常用的功能塊101的第一半導體器件100和具有不常用的且與第一半導體器件100的第一電路連接的特殊功能塊111的第二器件110。
連接線120連接第一半導體器件100的控制總線端103和第二半導體器件110的控制總線端112。僅當需要第二器件110的特殊功能時，兩個器件100和110才彼此連接。
經(jīng)由控制端102執(zhí)行到第一半導體器件100的常用功能塊101的信號輸入和從第一半導體器件100的常用功能塊101的信號輸出。
在該系統(tǒng)裝置中，第一器件100僅具有常規(guī)使用期間必需的功能而不具有特殊功能。因此，可以很大程度地減小第一器件100的尺寸?？梢酝膺B接不常用的特殊功能，這能夠在不降低其半導體芯片功能性的條件下小型化半導體器件100并減小其功耗。
(實施例2)如圖2中所示，該系統(tǒng)裝置具有第一實施例的結構，另外，第二器件110具有用于實現(xiàn)已給予第一電路的特殊功能的輔助功能。該輔助功能僅響應于來自第一電路的指示而工作。
更為具體地，第一器件100具有輸出用于起動不常用特殊功能塊111的控制起動信號的控制起動信號發(fā)生電路104。由該電路104產生的控制起動信號經(jīng)由控制起動信號線121提供給第二器件110。由第二器件110的特殊功能塊111產生的信號以與第一實施例相同的方式提供給第一器件100。
采用上述結構，第一器件100執(zhí)行關于是否起動特殊功能的控制。因此，用戶可以在沒有意識到第二器件110的存在下執(zhí)行操作，其可以非常容易地執(zhí)行操作。
(實施例3)在第二實施例，第一器件100與第二器件110之間的信號交換通過常規(guī)連接線來執(zhí)行，而在該實施例中，通過串行接口106和116以及串行控制信號線122來執(zhí)行信號交換，如圖3中所示。
串行接口106和116設置有各自的控制信號寄存器組105和106(一對一對應)。信號串行提供到寄存器組105和106并存儲在其中。
采用上述結構，可以以非常高的可控性進行信號交換?？梢垣@得小型化和功耗節(jié)約，同時功能可以如同設置在同一器件中那樣起作用。
(實施例4)在第二實施例中，經(jīng)由常規(guī)連接線來執(zhí)行第一器件100與第二器件110之間的信號交換。相反，如圖4中所示，該實施例的特征如下。第一器件100借助于用于探測第二器件110是否電連接到第一器件100的第二器件探測電路107，來探測第二器件110是否與其連接。僅當其判斷構成電連接時才允許執(zhí)行特殊功能。如果沒有探測到第二器件110的電連接，則不允許執(zhí)行特殊功能而僅允許執(zhí)行第一器件100的規(guī)定的電路功能。該結構的其他部分與第二實施例中的相同。
在該實施例中，第二器件110設置有保留第二器件110的標識信息的標識信號發(fā)生電路113。且第一器件100的第二器件探測電路107可以經(jīng)由第二器件標識信號線123來檢查第二器件110是否電連接到第一器件100。
采用上述結構，第一器件100僅當?shù)诙骷?10電連接于第一器件100時才可執(zhí)行特殊功能。操作被簡化，并且獲得安全功能。
(實施例5)第一至第四實施例涉及第一器件100和第二器件110的功能，而本實施例涉及安裝結構。
如圖5中所示，本實施例的特征在于系統(tǒng)裝置以如此方式構造，即安裝有作為第一器件的第一半導體芯片的第一封裝體302和安裝有作為第二器件的第二半導體芯片的第二封裝體300重疊放置，且通過球柵陣列(BGA)端301來彼此連接。
更為具體地，作為用于連接外部電路的第一連接端的BGA端304形成在第一封裝體302的第一主表面上，而控制總線端303形成在與該第一主表面正對的第一封裝體的第二主表面上。作為控制總線端301的BGA端形成在第二封裝體300上，以便對應于第一封裝體302的相應的控制總線端303。
采用上述結構，可以僅通過將封裝體300與302重疊放置來構成連接，便于安裝且可以獲得高可靠性的連接。
在單獨使用第一封裝體302的情況下，適當?shù)匦纬山^緣覆蓋層以覆蓋第二主表面上的控制總線端303。另一方面，在使用連接于第二封裝體300的第一封裝體302的情況下，通過將第二封裝體300放置在第一封裝體302上并進行接觸焊接或焊料焊接，第一封裝體302可以容易地經(jīng)由BGA端304電連接于第二封裝體300。
(實施例6)在第五實施例中，在第一半導體封裝體302的第一主表面上形成BGA端304以用作第一連接端。如圖6中所示，本實施例不同于第五實施例之處在于引線端305從第一封裝體302的側表面延伸。結構的其他部分與第五實施例中的相同。
采用該結構，象在第五實施例的情況中一樣，第二器件可以容易地連接于第一器件，且可以形成為其中可以容易且可靠地構成連接的半導體器件。
實施例5、6的每一種只是本發(fā)明的一個示例，因此通過合并兩個封裝體來實現(xiàn)一個功能不受實施例5和實施例6的限制。
(實施例7)該實施例在第六實施例的系統(tǒng)裝置中提供能夠可拆卸安裝的插座代替諸如焊料焊接的固定焊接。
更為具體地，如圖7中所示，本實施例特征在于設置具有可拆卸蓋的連接插座310。第一封裝體302放置在連接插座310的主體的第一主表面的凹槽中，并構成與引線端305的連接。第二封裝體300放置在第一封裝體302的頂表面上并翻下插座310的蓋。來自蓋的壓力確保第一與第二半導體芯片之間的電連接。
采用該結構，容易進行連接且獲得可拆卸的安裝。這能夠提供高可靠性的半導體器件。
為了使第一封裝體302與第二封裝體300之間的接觸更可靠，需要時可以使用鎖定夾具。
(實施例8)該實施例涉及第七實施例的插座310的改進變形。在本實施例中，如圖8中所示，插座具有由第一襯底330、第二襯底320和蓋組成的3級結構。第二封裝體300和第一封裝體302分別放置在第一襯底330和第二襯底320中。在周邊框架部分上形成的控制總線端332和333重疊放置以便于使彼此形成表面接觸，由此通過由于襯底320和蓋的重量形成的壓力來進行電連接。
在該實施例中，第一和第二器件可以分別經(jīng)由從封裝體302和300延伸出的引線321和331電連接于第二襯底320和第一襯底330。
特殊功能工作的狀態(tài)是第一襯底330和第二襯底320都閉合的狀態(tài)。然而，為了描述方便，蓋打開且因此可以看見第一封裝體302的狀態(tài)在圖8(a)中示出，可以看見第二封裝體300的狀態(tài)在圖8(b)中示出。
如上所述，可以容易地安裝和拆卸封裝體302和300，由此可以提供高可靠性的半導體器件。
(實施例9)在該實施例中，如圖9中示出，在作為第一器件的半導體晶片上進行老化應力測試的測試功能在第二器件中單獨執(zhí)行。
該測試功能為在安裝之前進行的以判斷制造工藝的適當性的探測測試功能。通常，探測測試包括用于測試晶體管性能的DC測試，諸如對輸入/輸出電路單元的輸出電流測量和漏電流測量；和被稱之為掃描測試的測試，在該掃描測試中，在內部邏輯電路的計時頻率接近100％的狀態(tài)下進行上述類型的電流測量。在這種情況中，在探測卡343上形成的探測電極與半導體晶片345接觸，并從封裝體300中的第二器件經(jīng)由連接線342提供老化應力信號。將半導體晶片345的輸出同樣經(jīng)由連接線342提供到通用測試裝置340。
如上所述，電源單元捕獲從探測測試器件經(jīng)由探測卡343提供的電壓并進行自測，該探測卡343經(jīng)由插座341連接于通用測試裝置340。
雖然測試器件對于半導體器件是不可缺少的，但不需要總使用它。特別地，如果不是為了在制造后進行測試，則不需要用于自診斷的應力形成電路等。因此，作為外部電路來實現(xiàn)那些電路能夠大幅度地減小半導體器件的尺寸和功耗。
(實施例10)第九實施例涉及用于在半導體晶片制造后立即進行測試的測試器件。在本實施例中，如圖10中所示，借助于含有第二器件的封裝體300，在第一器件中設置經(jīng)由引線端355連接于第一封裝體354的蜂窩式電話353的功能，該第一封裝體354含有用于蜂窩式電話等的第一器件。
含有第二器件的第二封裝體300與連接于第二封裝體300的插座341以與第九實施例相同的方式構造。在本實施例中，用于在第一器件中設定功能的功能設定裝置350連接于含有第二器件的第二封裝體300。在功能設定裝置350的功能設定操作表面351上進行操作。
本系統(tǒng)裝置同樣能夠小型化和節(jié)約功率。
(實施例11)在本系統(tǒng)裝置中，如圖11中所示，分別安裝有多個半導體器件363、366、369的插座362、365、368連接于諸如通用重寫裝置的單個功能設定裝置360，每一半導體器件包括具有規(guī)定功能的并能夠兼容特殊功能即重寫操作的第一器件，由此可以在并聯(lián)的半導體器件363、366、369中設定功能。
半導體器件363、366、369分別經(jīng)由引線端364、367和370連接于插座362、365、368。通過使用內置于安裝在插座341中的第二封裝體300中的第二器件的特殊功能，在功能設定裝置360的操作表面361上執(zhí)行的重寫操作經(jīng)由插座362、365、368作用于半導體器件363、366、369。
本系統(tǒng)裝置能夠在多個并聯(lián)的半導體器件上執(zhí)行重寫操作并因此提高工作效率。
接著，將描述本發(fā)明的具體實施例。
(具體實施例1)首先將描述根據(jù)本發(fā)明的半導體器件的設計方法。
如圖13中所示，具有圖12布局的含有非易失性存儲器的微型計算機400被重新設計，從而被功能劃分成第一器件450和第二器件470，第二器件470可以外連接到第一器件450并給第一器件450不常用的特殊功能，從而第一器件450可以執(zhí)行該特殊功能。還以如此方式重新設計含有非易失性存儲器的微型計算機400兩個器件450和470彼此電連接，即它們通過信號線490彼此連接。
含有非易失性存儲器的微型計算機400由非易失性存儲單元陣列401、連接于非易失性存儲單元陣列401的檢測放大電路402、讀控制電路403、讀譯碼器404、寫電路405、重寫譯碼器406、重寫控制電路407、電源電路408、RAM412、CPU413和外圍電路414組成。電源電路408由參考電壓修整電路409、參考電壓發(fā)生電路410和重寫電壓發(fā)生電路411組成。
如圖13描繪的，在上述電路之中，作為不常用電路的重寫電路471與其它電路分開并作為第二器件470形成在另一襯底上。諸如非易失性存儲器452和讀電路453的其余電路做成第一器件450。
作為不包括重寫電路471的部分的第一器件450是包括只讀非易失性存儲器的微型計算機且其設置有非易失性存儲器452和讀電路453。
如圖14中詳細示出，本具體實施例的特征在于用于第一器件450的非易失性存儲器452的寫器件(第二器件)470外連接于第一器件450。
第一器件450由非易失性存儲單元陣列401、連接于非易失性存儲單元陣列401的檢測放大電路402、讀控制電路403、讀譯碼器404、RAM412、CPU413和外圍電路414組成。
經(jīng)由控制端455控制第一器件450。
起動信號從第一器件450的重寫控制連接端組456經(jīng)由總線連接線492發(fā)送到第二器件470的重寫控制連接端組474。另一方面，命令信號從第二器件470的重寫信號連接端組473經(jīng)由重寫總線信號連接線491發(fā)送到第一器件450的重寫信號連接端組457。
該器件是這樣的僅不常用的重寫電路471是分離器件，且僅當需要重寫時才連接于第一器件450；使該重寫電路471僅響應于來自第一器件450的指示而工作?？梢孕⌒突谝黄骷?50而不降低其功能性。
以如此方式實現(xiàn)重寫的特殊功能通過第一器件450發(fā)送的信號起動第二器件470，并將重寫功率從第二器件470提供到第一器件450。因此，用戶可以在沒有意識到第二器件470存在的情況下高可控性地進行操作，同時實現(xiàn)特殊功能。
(具體實施例2)在第一具體實施例中將重寫電路471分離為第二器件470，如圖15中所示，而本具體實施例的特征在于僅將重寫電源電路408分離為第二器件470。
在本具體的實施例中，控制信號從第一器件450的重寫控制端460經(jīng)由重寫控制連接線493發(fā)送到第二器件470的重寫控制端479，由此驅動電源電路408。電源電壓從第二器件470的重寫電源連接端478經(jīng)由重寫電源連接線494提供到第一器件410的重寫電源連接端461。
其它電路與第一具體實施例中的相同。相同的電路具有相同的參考標記。
同樣在本裝置中，可以將第一器件410的尺寸和功耗做得比常規(guī)器件的小得多，在常規(guī)器件中，電源電路408和其它電路集成在單個襯底上。
(具體實施例3)本具體實施例的特征在于FPGA500以如此方式被重新設計如圖17中所示，F(xiàn)PGA連接/斷開電路561被功能劃分為第二器件560且僅當構成連接和斷開時才被連接，該FPGA500是具有圖16的布局且包括具有用于形成規(guī)定邏輯塊的冗余布線的冗余電路的可編程門陣列。
圖17是主要部分的示意圖而圖18是詳細的示例圖。如圖17中所示，該器件設計成被功能劃分成第一器件540和可以外連接于第一器件540的第二器件560，該第二器件560借助于連接/斷開電路561給第一器件540作為不常用特殊功能的門陣列連接/斷開功能。該器件還以如此方式設計兩個器件540和560彼此電連接，即，它們通過信號線580彼此連接。通過將信號從第一器件540的連接/斷開控制端543提供到第二器件560的連接/斷開控制端562來起動第二器件560。通過將連接/斷開控制信號從第二器件560的連接/斷開電路561發(fā)送到第一器件的FPGA541來構成FPGA541中的連接和斷開，從而形成邏輯電路。
參考標記542表示第一器件540的控制端。
如圖18中所示，第一器件540和第二器件560經(jīng)由連接/斷開控制連接線581和連接/斷開信號連接線582彼此總線連接。當控制信號從第一器件540的連接/斷開控制端545經(jīng)由第二器件560的連接/斷開控制端563傳送到FPGA連接/斷開電路561時，F(xiàn)PGA連接/斷開電路561產生連接/斷開信號，該連接/斷開信號從連接/斷開信號端564和565提供到第一器件540的連接/斷開信號端546和547。
在第一器件540中，通過交叉點開關503、507、511、515、519、523和527的切換產生開關矩陣513和517，由此確定邏輯塊501、505、509、521、525和529的組合。邏輯塊501、505、509、521、525和529的設定歷史分別記錄在邏輯塊設定存儲器502、506、510、522、526和530中。交叉點開關503、507、511、515、519、523和527的設定歷史分別記錄在交叉點開關設定存儲器504、508、512、520、524和528中。開關矩陣513和517的設定歷史分別記錄在開關矩陣設定存儲器514和518中。
參考標記532和542分別表示第一器件540的外圍電路和控制端。
如上所述，根據(jù)本具體實施例，在常規(guī)使用期間不需要的冗余電路設定功能可以連接到第一器件540且僅當應該使用時才使用。因此，可以減小第一器件540的尺寸和功耗。
(具體實施例4)如圖20中所示，本具體實施例特征在于具有圖19的布局且裝配有電熔絲連接/斷開電路611、且在其中由電熔絲確定存儲陣列的電路結構的電路600被劃分成作為第二器件640的電熔絲連接/斷開電路641和具有電路621的第一器件620，該電路621的功能是通過連接和斷開電熔絲與第二器件640來確定的。
上述特殊功能是連接和斷開電熔絲的功能。
圖20是主要部分的示意圖，而圖21是詳細的示例圖。如圖20中所示，該裝置被設計成被功能劃分成第一器件620和第二器件640，第二器件640可以外連接于第一器件620，并借助于連接/斷開電路641給第一器件620作為電熔絲連接/斷開功能的門陣列連接/斷開功能。該器件還以如此方式設計兩個器件620和640彼此電連接，即它們通過信號線660彼此連接。通過將信號從第一器件620的連接/斷開控制端623提供到第二器件640的連接/斷開控制端642來起動第二器件640。通過將連接/斷開控制信號從第二器件640的連接/斷開電路641發(fā)送到第一器件620的電路621，來構成其電路結構由電熔絲確定的電路621中的連接和斷開，從而形成邏輯電路。
參考標記622表示第一器件620的控制端。
如圖21中所示，第一器件620和第二器件640經(jīng)由連接/斷開控制連接線661和連接/斷開信號連接線662彼此總線連接。當控制信號從第一器件620的連接/斷開控制端624經(jīng)由第二器件640的連接/控制端643傳送到電熔絲連接/斷開電路641時，電熔絲連接/斷開電路641產生連接/斷開信號，將該信號從連接/斷開信號端644提供到第一器件620的連接/斷開信號端625。
第一器件620裝配有存儲器陣列601、檢測放大電路602、讀控制電路603、讀譯碼器604、冗余譯碼器605、冗余字線606、譯碼器607、字線608、電熔絲冗余電路609和外圍電路610。
采用上述結構，在常規(guī)使用期間不需要的用于連接和斷開電熔絲的電路可以連接于第一器件620，且僅當應該使用時才使用。因此可以減小第一器件620的尺寸和功耗。
(具體實施例5)如圖23中所示，本具體實施例的特征在于具有圖22的布局且具有控制讀取存儲器陣列的控制功能的電路700被劃分成用于控制信息讀入到第一器件720外部的一個裝置中的控制電路741作為第二器件740，和具有電路721的第一器件720，僅當從第二器件740接收允許信號時才確定電路721的電路功能。上述規(guī)定功能包括用于從位于第一器件720內的存儲器讀取信息的電路。上述特殊功能是控制從第一器件720輸出存儲器信息的功能。
上述特殊功能為允許從存儲器讀出的功能。
圖23是主要部分的示意圖而圖24是詳細的示例圖。如圖23中所示，本器件被設計成以如此方式被功能劃分第二器件740的向外讀控制電路710給第一器件720向外讀控制功能，該向外讀功能為不常用的特殊功能。該器件還以如此方式設計兩個器件720和740可以彼此電連接，即它們通過信號線760彼此連接。通過將信號從第一器件720的向外讀控制端726提供到第二器件740的向外讀控制端742，來起動第二器件740。第二器件740的向外讀控制電路710用讀允許鍵信息743進行校對，并僅當應該允許讀時才起動第一器件720的外部輸出電路711。即，將激活信號從向外讀控制電路710經(jīng)由向外讀控制端742提供到第一器件720的向外讀控制端726。與之響應，第一器件720的外部輸出電路711經(jīng)由存儲器數(shù)據(jù)輸出端713輸出存儲在存儲器陣列701中的信息。
如圖24中所示，第一器件720與第二器件740經(jīng)由向外讀控制連接線760彼此總線連接。當將控制信號從第一器件720的向外讀控制端726經(jīng)由第二器件740的向外讀控制端742傳送到作為向外讀控制器件的第二器件740時，向外讀控制電路710用讀允許鍵信息743進行校對并產生讀控制信號，將該讀控制信號作為起動信號經(jīng)由控制連接線760提供給第一器件720的向外讀控制端726。
第一器件720裝配有存儲器陣列701、檢測放大器電路702、內部讀控制電路703、譯碼器704、CPU705、RAM706、外圍電路707、控制總線708和向外輸出電路711。
采用上述結構，使在常規(guī)使用期間不使用的特殊功能僅當需要向外讀功能時才工作。因此第一器件720可以小型化，同時確保向外讀控制功能。
(具體實施例6)需要內置測試功能的器件很難小型化。本發(fā)明可以解決該問題，即，能夠內置測試電路而不使尺寸增加。
如圖26中所示，具有圖25的布局的電路800的測試電路842和信息設定電路841，作為第二器件840而與第一器件820分開。該器件特征在于被分成第一器件820和第二器件840，該第二器件840具有用于測試第一器件820的測試電路842，和用于根據(jù)測試結果設定涉及第一器件820的信息的信息設定電路841。
如圖26和圖27中所示，圖26是主要部件的示意圖，而圖27是詳細的示例圖，該裝置被設計成以如此方式被功能劃分第二器件840給第一器件820用于第一器件820的測試功能和信息設定功能，這些功能為不常使用的特殊功能。該器件還以如此方式設計兩個器件820和840可以彼此電連接，即，它們通過信號線861和862彼此連接。
通過將信號從第一器件820的測試和電路信息設定控制端824提供到第二器件840的測試和電路信息設定控制端844來起動第二器件840。第二器件840的測試電路842設定第一器件820的信息設定電路841。該信息從電路信息設定端845經(jīng)由信息設定信號連接線862提供到第一器件820，并用于設定冗余電路809。即，第二器件840的測試電路842根據(jù)測試結果控制信息設定電路841，且電路信息設定信號從電路信息設定端845經(jīng)由信息設定信號連接線862輸入到第一器件820的電路信息設定端825。
第一器件820裝配有存儲器陣列801、檢測放大器電路802、讀控制電路803、讀譯碼器804、冗余譯碼器805、冗余字線806、譯碼器807、字線808、冗余電路809和外圍電路810。
需要內置測試功能的器件很難小型化。本發(fā)明還可以解決該問題，即，能夠內置測試功能而不使尺寸增加。此外，本發(fā)明能夠根據(jù)測試結果通過設定冗余電路來進行電路設定。
在上述具體實施例的每一個中，第一器件和第二器件的每一個都可以在單個襯底上實現(xiàn)或為具有多個半導體襯底的系統(tǒng)裝置。
在根據(jù)本發(fā)明的半導體器件中，外連接的第二電路可以將不常用的特殊功能給予具有規(guī)定電路功能的第一器件。因此，在常規(guī)使用期間不提供不常用的特殊功能，可以減小半導體器件的半導體芯片的尺寸和功耗。
在根據(jù)本發(fā)明的系統(tǒng)裝置中，半導體器件不常使用的特殊功能作為分離的器件來實現(xiàn)且可以通過電連接來將其合并。因此，可以提供小而易處理的系統(tǒng)裝置。
此外，在根據(jù)本發(fā)明的設計方法中，集成在半導體襯底上的電路設計成功能劃分成第一電路和第二電路，第二電路外可以連接于第一電路，并給第一電路不常用的特殊功能，從而第一電路可以執(zhí)行該特殊功能。電路還以如此方式設計第一和第二電路彼此電連接。因此，第一電路可以被小型化而不降低其功能性。
權利要求
1.一種半導體器件包括具有規(guī)定電路功能的第一電路；其中，第二電路形成為能夠外連接于第一電路，以便于給第一電路不常用的特殊功能并由此允許第一電路執(zhí)行該特殊功能。
2.根據(jù)權利要求1的半導體器件，其中所述第二電路包括用于實現(xiàn)給予所述第一電路的特殊功能的輔助功能；和該輔助功能僅響應于來自所述第一電路的指示而工作。
3.根據(jù)權利要求1的半導體器件，其中除在特殊功能工作期間之外，單獨使用第一電路。
4.根據(jù)權利要求1的半導體器件，其中所述第二電路構造成能夠單獨工作。
5.根據(jù)權利要求1的半導體器件，其中除特殊功能工作期間之外，不能使用所述第二電路。
6.根據(jù)權利要求1的半導體器件，其中所述第一電路具有輸出用于起動所述第二電路的控制起動信號的功能，和接收由該第二電路產生的、用于給出特殊功能的信號的功能。
7.根據(jù)權利要求1的半導體器件，其中所述第一電路具有僅當探測到所述第二電路的電連接時才允許特殊功能工作，而當沒有探測到該第二電路的電連接時不允許特殊功能工作而僅允許規(guī)定電路功能工作的功能。
8.根據(jù)權利要求1的半導體器件，其中所述第一電路是存儲器電路，且所述第二電路的特殊功能是向該存儲器電路寫數(shù)據(jù)的功能。
9.根據(jù)權利要求1的半導體器件，其中所述第一電路包括用于存儲器的讀電路，且所述特殊功能包括用于重寫該存儲器的電路。
10.根據(jù)權利要求1的半導體器件，其中所述第一電路包括冗余電路，該冗余電路設置有用于在所述第一電路外部冗余設定來確定；和所述特殊功能包括用于設定該冗余電路的電路。
11.根據(jù)權利要求10的半導體器件，其中所述第一電路包括可編程門陣列FPGA(場可編程門陣列)。
12.根據(jù)權利要求1的半導體器件，其中所述第一電路的電路功能由電熔絲的連接和斷開來決定；和所述特殊功能包括用于連接和斷開該電熔絲的電路。
13.根據(jù)權利要求1的半導體器件，其中所述規(guī)定功能包括用于在所述第一電路中的存儲器上執(zhí)行讀的電路，而所述特殊功能為控制向外部裝置輸出該存儲器信息的功能。
14.根據(jù)權利要求1的半導體器件，其中所述特殊功能包括用于所述第一電路的測試電路。
15.一種系統(tǒng)裝置，包括具有提供規(guī)定電路功能的第一電路的第一器件；和電連接于該第一器件的第一電路的第二電路，其中，該第二電路給第一電路不常用的特殊功能，并由此允許第一電路執(zhí)行該特殊功能。
16.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第一電路具有輸出用于起動所述第二電路的控制起動信號的功能，和接收由該第二電路產生的、給出特殊功能的信號的功能。
17.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第二電路具有接收由所述第一電路產生的控制起動信號的功能，和輸出用于給該第一電路特殊功能的信號的功能；和所述第二器件的特殊功能由所述第一器件的控制起動信號起動，由此將特殊功能給予該第一器件。
18.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第一器件和第二器件的每一個包括用于串行提供或接收給出特殊功能的控制信號的交換電路，和用于存儲給出特殊功能的控制信號的寄存器；和信號在該第一器件與第二器件之間串行交換，由此將特殊功能給予該第一器件。
19.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第一器件具有僅當探測到所述第二器件的電連接時允許特殊功能工作，而當沒有探測到該第二器件的電連接時不允許特殊功能工作而僅允許規(guī)定電路功能工作的功能。
20.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第一器件包括，在封裝體的一個主表面上的用于連接外部電路的第一連接端；且第二器件形成為能夠經(jīng)由形成在正對第一主表面的封裝體的另一主表面上的第二連接端而連接于該第一器件。
21.根據(jù)權利要求15的系統(tǒng)裝置，其中所述第一器件包括用于連接到沿封裝體側表面延伸的外部電路的第一連接端，且第二器件形成為能夠經(jīng)由形成在封裝體主表面上的第二連接端連接于第一器件。
22.一種半導體器件的制造方法，包括重新設計集成在半導體襯底上的電路的設計步驟，以便于該電路被功能劃分成第一電路和第二電路，該第二電路構造成能夠外連接于第一電路并給第一電路不常用的特殊功能，由此允許第一電路執(zhí)行該特殊功能，以及便于第一電路和第二電路可以彼此電連接；在第一器件中形成第一電路的步驟；和在第二器件中形成第二電路的步驟。
23.根據(jù)權利要求22的半導體器件的制造方法，其中在單個半導體襯底上實現(xiàn)所述第一器件，而所述第二器件是包括多個半導體襯底的系統(tǒng)裝置。
全文摘要
為減小半導體器件的尺寸和功耗，提供具有規(guī)定電路功能的第一電路?？梢酝膺B接于該第一電路的第二電路給第一電路不常用的特殊功能，從而使第一電路可以執(zhí)行該特殊功能。
文檔編號H01L25/10GK1571159SQ20041006394
公開日2005年1月26日 申請日期2004年3月27日 優(yōu)先權日2003年3月27日
發(fā)明者田中良幸 申請人:松下電器產業(yè)株式會社