專利名稱：半導(dǎo)體器件和使用了半導(dǎo)體器件的電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高頻用半導(dǎo)體集成電路等的可進(jìn)行高密度安裝的半導(dǎo)體器件和使用了半導(dǎo)體器件的電子裝置。
背景技術(shù)：
如果移動(dòng)電話等的便攜式電子裝置為了進(jìn)行圖像或影像等的顯示，或需要大畫面的顯示器，或內(nèi)置存儲(chǔ)卡等，功能的多樣化就取得進(jìn)展。與此同時(shí)，在移動(dòng)電話中，折疊型的形狀正成為主流。在這種情況下，在內(nèi)部的印刷基板中，就要尋求更薄型的安裝狀態(tài)。而且，通過其單面設(shè)有大型的顯示器或鍵盤等，安裝其它部件正成為困難的狀況。
另一方面，對(duì)移動(dòng)電話中所用的高頻用半導(dǎo)體集成電路，用了QFP型的封裝，就具有為了進(jìn)行小型化而使引腳數(shù)減少的優(yōu)點(diǎn)，在封裝的背面，則要在設(shè)置共同接地用的平板、使之接地方面下工夫。使用了該QFP型的封裝的結(jié)構(gòu)示于圖10。在圖10中，1071是密封在QFP內(nèi)的半導(dǎo)體集成電路芯片，1072是QFP的端子，1073是QFP的接地板，1074是所安裝的多層基板，1075是表層接地圖形，1076是外圍電路部件，1077是通孔。如本圖10中所示，QFP的半導(dǎo)體集成電路芯片1071被安裝于基板1074的表層的芯片安裝區(qū)1071A上，但由于有必要在相當(dāng)于芯片1071的接地板1073的部分的基板1074的表層設(shè)置接地圖形1075，信號(hào)布線必須全部從引腳(端子1072)的外層取出。因此，由于需要無法安裝部件的無效空間，所以有安裝面積變大的缺點(diǎn)。
因此，在移動(dòng)電話內(nèi)所用的高頻用半導(dǎo)體集成電路中，為了縮小安裝面積，在使封裝變得小型的對(duì)決中，從QFP型的封裝至球柵陣列(BGA)型的芯片尺寸封裝(CSP)正在實(shí)用化。在這樣的封裝中，如圖8所示，通過外接在所安裝基板的兩面來安裝外圍部件，可實(shí)現(xiàn)小安裝面積。在這里，在圖8中，861是半導(dǎo)體集成電路芯片，862是多層布線基板，863是安裝于表層的外圍電路部件，864是安裝于里層的外圍電路部件。這樣，通過在里層將外圍電路部件864安裝于半導(dǎo)體集成電路861的安裝面的里側(cè)，可得到布線長(zhǎng)度短、與其它布線的交叉也少的安裝形態(tài)(參照特開2003-204163號(hào)公報(bào)、專利3507300號(hào)公報(bào))。
然而，即使在上述的BGA型的CSP中，如上所述，在單面上安裝其他部件成為困難的狀況。因此，例如如圖9所示，鍵盤966被配置于背面，在不容許兩面安裝的狀況下，有必要將以往安裝在背面的部件965(相當(dāng)于圖8的864)用內(nèi)層布線或通孔等而提升了的布線一度安裝在表層內(nèi)。因此，作為結(jié)果，通過信號(hào)布線交錯(cuò)配置，存在產(chǎn)生串?dāng)_等不良現(xiàn)象的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于，即使將BGA型的半導(dǎo)體集成電路和外圍電路部件單面安裝于多層基板上，也能提供可將串?dāng)_抑制得很小的半導(dǎo)體器件和使用了半導(dǎo)體器件的電子裝置。
為了達(dá)到上述目的，本發(fā)明第1方面的的半導(dǎo)體器件是這樣一種半導(dǎo)體器件將在一個(gè)表面上配置成網(wǎng)格狀的具有多個(gè)球柵陣列端子的半導(dǎo)體集成電路芯片和多個(gè)外圍電路部件安裝在多層基板上，多層基板具有與一個(gè)表面上所形成的球柵陣列端子和外圍電路部件的端子連接的多個(gè)表層布線圖形和多層的內(nèi)層布線圖形的半導(dǎo)體器件，半導(dǎo)體集成電路芯片的被配置成網(wǎng)格狀的多個(gè)球柵陣列端子包含配置于網(wǎng)格狀的最外圍的至少1個(gè)第1非接地球柵陣列端子、比第1非接地球柵陣列端子配置在更靠?jī)?nèi)側(cè)的至少1個(gè)第1接地球柵陣列端子和比第1接地球柵陣列端子配置在更靠?jī)?nèi)側(cè)的至少1個(gè)第2非接地球柵陣列端子，多層基板的的多層的內(nèi)層布線圖形包含至少1個(gè)接地用內(nèi)層布線圖形和從表層算起比接地用內(nèi)層布線圖形在至少1層的下層形成的至少1個(gè)非接地用內(nèi)層布線圖形，將與第1非接地球柵陣列端子連接的第1表層布線圖形與配置在半導(dǎo)體集成電路芯片的近旁的第1外圍電路部件的端子連接，將與第1接地球柵陣列端子連接的第2表層布線圖形經(jīng)第1通孔與接地用內(nèi)層布線圖形連接，將與第2非接地球柵陣列端子連接的第3表層布線圖形經(jīng)第2通孔與非接地用內(nèi)層布線圖形的一端連接，將與配置在半導(dǎo)體集成電路芯片的非近旁的第2外圍電路部件的端子連接的第4表層布線圖形經(jīng)第3通孔與非接地用內(nèi)層布線圖形的另一端連接。
按照本發(fā)明的半導(dǎo)體器件，通過將其外圍電路部件必須安裝在近旁的BGA端子配置在最外圍，利用多層基板的表層布線圖形與近旁的外圍電路部件連接，將其內(nèi)側(cè)的BGA端子定為接地用端子，與多層基板的接地用內(nèi)層布線圖形連接，進(jìn)而在其內(nèi)側(cè)配置不將外圍電路部件安裝在近旁也可的BGA端子，與距表層更深的內(nèi)層的非接地用內(nèi)層布線圖形連接，接地用內(nèi)層布線圖形便被夾持在表層布線圖形與控制布線等非接地用內(nèi)層布線圖形之間，確保了這些布線圖形之間的隔離，抑制了成為串?dāng)_的原因的信號(hào)漏泄。因此，用BGA型的CSP，即使對(duì)單面安裝基板也實(shí)現(xiàn)了高密度安裝，可將串?dāng)_抑制得很小。
本發(fā)明第2方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1方面的半導(dǎo)體器件中，將半導(dǎo)體集成電路芯片的配置成網(wǎng)格狀的多個(gè)球柵陣列端子包含配置在網(wǎng)格狀的最外圍的至少1個(gè)第2接地球柵陣列端子，將與第2接地球柵陣列端子連接的第5表層布線圖形經(jīng)第4通孔與接地用內(nèi)層布線圖形連接。
本發(fā)明第3方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1方面的半導(dǎo)體器件中，接地球柵陣列端子為2個(gè)以上，2個(gè)以上的接地球柵陣列端子被配置成直線狀。
本發(fā)明第4方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1方面的半導(dǎo)體器件中，接地球柵陣列端子為3個(gè)以上，3個(gè)以上的接地球柵陣列端子被配置成L字狀。
本發(fā)明第5方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1方面的半導(dǎo)體器件中，接地球柵陣列端子被配置成コ字狀。
本發(fā)明第6方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1方面的半導(dǎo)體器件中，接地球柵陣列端子被配置成環(huán)狀。
本發(fā)明第7方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1或第2方面的半導(dǎo)體器件中，全部通孔是不貫通多層基板的通孔。
本發(fā)明第8方面的半導(dǎo)體器件是這樣一種半導(dǎo)體器件在本發(fā)明第1或第2方面的半導(dǎo)體器件中，全部通孔是貫通多層基板的通孔。
本發(fā)明第9方面的電子裝置是包括了半導(dǎo)體集成電路、高頻發(fā)送接收電路、控制處理部、顯示部、輸入部、存儲(chǔ)介質(zhì)部和電池的電子裝置，用本發(fā)明第1方面的半導(dǎo)體器件的半導(dǎo)體集成電路芯片構(gòu)成半導(dǎo)體集成電路，用半導(dǎo)體器件的第1外圍電路部件構(gòu)成高頻發(fā)送接收電路，用半導(dǎo)體器件的第2外圍電路部件構(gòu)成控制處理部，從而用半導(dǎo)體器件構(gòu)成半導(dǎo)體集成電路、高頻發(fā)送接收電路和控制處理部，在半導(dǎo)體器件的多層基板的背面?zhèn)?，配置顯示部、輸入部、存儲(chǔ)介質(zhì)部和電池之中的至少1種。
對(duì)使用本發(fā)明的半導(dǎo)體器件而構(gòu)成的電子裝置，也有同樣的效果。


圖1是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的俯視圖。
圖2是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的剖面圖。
圖3是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的分解斜視圖。
圖4是本發(fā)明第2實(shí)施例的半導(dǎo)體器件的分解斜視圖。
圖5是本發(fā)明第2實(shí)施例的半導(dǎo)體器件的剖面圖。
圖6是本發(fā)明第1、第2實(shí)施例的半導(dǎo)體器件的另一例的俯視圖。
圖7是本發(fā)明第3實(shí)施例的電子裝置的框圖。
圖8是表示現(xiàn)有的BGA型的兩面安裝的半導(dǎo)體器件的斜視圖。
圖9是表示現(xiàn)有的BGA型的單面安裝的半導(dǎo)體器件的斜視圖。
圖10是表示現(xiàn)有的QFP型的半導(dǎo)體器件的平面圖。
具體實(shí)施例方式
以下，用

本發(fā)明的實(shí)施例。
(第1實(shí)施例)首先，用圖1、圖2、圖3說明本發(fā)明的第1實(shí)施例。圖1是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的俯視圖。在圖1中，101是被加工成BGA型的CSP形態(tài)的半導(dǎo)體集成電路芯片，102是多層安裝基板，103是外圍電路部件(第1外圍電路部件)，104是通孔，105是在表層形成的接地圖形，106是在表層形成的接地以外的布線圖形(第1表層布線圖形)。另外，圖2是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的剖面圖。在圖2中，211是被加工成BGA型的CSP形態(tài)的半導(dǎo)體集成電路芯片(圖1的101)，212是BGA凸點(diǎn)，213是多層安裝基板(圖1的102)，214是表面的布線圖形(圖1的106)，215是接地用非貫通通孔(第1通孔)，216是內(nèi)層的接地布線圖形(接地用內(nèi)層布線圖形)，217是信號(hào)布線用非貫通通孔(第2通孔)，218是內(nèi)層的信號(hào)布線圖形(非接地用內(nèi)層布線圖形)，219是外圍電路部件(圖1的103)。另外，圖3是本發(fā)明第1實(shí)施例的半導(dǎo)體器件的分解斜視圖。在圖3中，331是被加工成BGA型的CSP形態(tài)的半導(dǎo)體集成電路芯片(圖1的101)，332是多層安裝基板的表面的布線和第1電介質(zhì)層，333是多層安裝基板的第1內(nèi)層的布線和第2電介質(zhì)層，334是多層安裝基板的第2內(nèi)層的布線和第3電介質(zhì)層，335是最外圍信號(hào)用端子圖形，336是接地用端子圖形(第2表層布線圖形)，337是控制信號(hào)用端子圖形(第3表層布線圖形)，338是用非貫通通孔與336的接地用端子圖形連接的內(nèi)層接地圖形，339是用非貫通通孔與337的控制信號(hào)用端子圖形連接的內(nèi)層圖形，340是內(nèi)層的控制信號(hào)圖形(圖2的218)，341是外圍電路部件(圖1的103)。除了圖3的333(多層安裝基板的第1內(nèi)層的布線和第2電介質(zhì)層)的表面的中央部分的斜線部分333A是圖2的接地布線圖形216，圓形的內(nèi)層接地圖形338是斜線部分333A的一部分區(qū)域。接地用端子圖形336是在表層形成的接地圖形105，往往也是例如在連接BGA凸點(diǎn)212的區(qū)域形成的圖形，或者例如無法將接地用的通孔配置在IC的正下方的情況等從凸點(diǎn)212的被連接區(qū)域進(jìn)一步引出的布線圖形。另外，最外圍信號(hào)用端子圖形335是在表層形成的布線圖形106(圖2的214)。
再有，所謂非貫通通孔，是指在貫通各電介質(zhì)層的通孔之中在以是否貫通多層安裝基板的全部層來看的情況下未貫通的通孔。貫通多層安裝基板的全部層的通孔稱為貫通通孔(第2實(shí)施例)。例如，圖2所示的貫通各電介質(zhì)層的通孔(215、217等)全部是非貫通通孔。另外，在圖1、圖2、圖3中，外圍電路部件的個(gè)數(shù)和配置，及多層安裝基板的表面的布線和端子圖形或內(nèi)層布線等在各自的圖中并未完全對(duì)應(yīng)地示出。圖1～圖3是以下說明的本實(shí)施例的基本的結(jié)構(gòu)被簡(jiǎn)化至能看清的程度而示出的圖。
在本實(shí)施例中，通過在半導(dǎo)體集成電路芯片211的背面被配置成網(wǎng)格狀的多個(gè)BGA凸點(diǎn)212之中，將其外圍電路部件219必須安裝在近旁的BGA凸點(diǎn)212(高頻信號(hào)引腳、電源引腳等)配置在最外圍，以防止將外圍電路部件(高頻匹配電路、旁路電容器等)安裝在BGA凸點(diǎn)212的近旁致使特性變壞，將其1列內(nèi)側(cè)的列的BGA凸點(diǎn)212定為接地用端子，在多層的安裝基板213的內(nèi)層經(jīng)非貫通通孔215與寬的接地布線圖形216連接，進(jìn)而在其內(nèi)側(cè)配置不將外圍電路部件安裝在近旁也可的BGA凸點(diǎn)212(邏輯控制信號(hào)引腳等)，經(jīng)非貫通通孔217與距表層更深的內(nèi)層的布線圖形218(340)連接，接地圖形216便被夾持在信號(hào)布線圖形214與控制布線圖形218之間，能確保這些布線圖形之間的隔離，抑制成為串?dāng)_的原因的信號(hào)漏泄，可將串?dāng)_抑制得很小。
再有，雖然在圖2中沒有示出，但控制布線圖形218(340)經(jīng)在其上形成的非貫通通孔(第3通孔)和表層布線圖形(第4表層布線圖形)，與不安裝在BGA凸點(diǎn)212的近旁也可的外圍電路部件(第2外圍電路部件)連接。不安裝在該BGA凸點(diǎn)212的近旁也可的外圍電路部件相當(dāng)于在圖8中安裝在多層布線基板的背面?zhèn)鹊耐鈬娐凡考?64。另外，如圖3的333A中所示，內(nèi)層接地布線圖形216(333A)以不與接地用的端子或布線圖形以外的端子或布線圖形(控制布線圖形218、337等)電連接的方式避開與它們連接的非貫通通孔而形成，除了那些非貫通通孔及其近旁以外，在第2電介質(zhì)層(333的一部分)的表面的幾乎整個(gè)面上形成。
(第2實(shí)施例)接著，用圖4、圖5說明本發(fā)明的第2實(shí)施例。圖4是本發(fā)明的第2實(shí)施例的半導(dǎo)體器件的分解斜視圖。在圖4中，與圖3相同的部分將標(biāo)號(hào)的后2位統(tǒng)一成相同，其說明從略。442是用貫通通孔與436的接地用端子圖形和438的第1內(nèi)層接地圖形連接的第2內(nèi)層接地圖形。圖5是本發(fā)明的第2實(shí)施例的半導(dǎo)體器件的剖面圖。在圖5中，與圖2相同的部分將標(biāo)號(hào)的后2位統(tǒng)一成相同，其說明從略。520是接地用貫通通孔，521是信號(hào)布線用貫通通孔。本發(fā)明的第2實(shí)施例的半導(dǎo)體器件的俯視圖與圖1相同。
在本第2實(shí)施例中，與第1實(shí)施例的差異僅僅是多層基板內(nèi)的非貫通通孔變成了貫通通孔這一點(diǎn)。這時(shí)，也如圖4所示，通過以避開第2內(nèi)層接地圖形442的方式對(duì)內(nèi)層的信號(hào)圖形440布線，可得到與第1實(shí)施例相同的效果。
再有，在第1和第2實(shí)施例中，表層接地用圖形105雖然形成為環(huán)狀，但顯然，必要的高頻信號(hào)引腳或電源引腳的數(shù)目或根據(jù)配置在邏輯控制引腳之間如圖6(在圖6中，與圖1相同的部分將標(biāo)號(hào)的后2位統(tǒng)一成相同，其說明從略。)所示，即使形成為コ字型，或二字型，或L字型，或直線型，也可得到同樣的效果。
另外，即使是必須有外圍電路部件的端子(BGA凸點(diǎn))在沒有必要將外圍電路部件安裝在近旁的情況下，即使不是最外圍端子，即使配置在內(nèi)側(cè)的控制端子引腳上，也能得到同樣的效果。
此外，接地端子雖然作為靠最外圍1個(gè)內(nèi)側(cè)的列，但顯然，也可根據(jù)需要配置在最外圍，還可配置在內(nèi)側(cè)的引腳上，等等，在不脫離本發(fā)明的基本的想法的范圍內(nèi)，即使加以變更，也能得到同樣的效果。
(第3實(shí)施例)接著，用圖7說明本發(fā)明的第3實(shí)施例。圖7是本發(fā)明的第3實(shí)施例的電子裝置的一例即便攜式通信裝置的框圖。在圖7中，751是半導(dǎo)體集成電路，752是天線，753是天線共用器，754是接收放大器，755是接收濾波器，756是發(fā)送濾波器，757是發(fā)送放大器，758是控制處理部。在半導(dǎo)體集成電路751中，從接收濾波器755輸入信號(hào)，將信號(hào)輸出給發(fā)送濾波器756，并與控制處理部758進(jìn)行信號(hào)的授受。另外，在控制處理部758中，從輸入部輸入信號(hào)，將信號(hào)輸出給顯示部，與半導(dǎo)體集成電路751進(jìn)行數(shù)據(jù)的交換。
半導(dǎo)體集成電路751具有連結(jié)與控制處理部758之間的邏輯控制信號(hào)端子，具有在發(fā)送接收的信號(hào)端子或電源端子等端子近旁必須有外圍電路部件的端子。另外，在所安裝的多層基板的背面?zhèn)?，由于配置顯示部或鍵盤等的輸入部或作為存儲(chǔ)介質(zhì)部的存儲(chǔ)卡、電池等，已無部件的安裝空間。在這里，以半導(dǎo)體集成電路751作為半導(dǎo)體集成電路芯片，用第1、第2實(shí)施例中所述那樣的結(jié)構(gòu)進(jìn)行安裝，將構(gòu)成高頻發(fā)送接收電路的天線共用器753、接收放大器754、接收濾波器755、發(fā)送濾波器756、發(fā)送放大器757作為安裝在半導(dǎo)體集成電路芯片的BGA凸點(diǎn)近旁的外圍電路部件，安裝在多層基板的同一面上，以此可實(shí)現(xiàn)高密度的便攜式通信裝置的無線塊，進(jìn)而抑制高頻信號(hào)向邏輯布線的漏泄，從而也可防止串?dāng)_等的誤工作。控制處理部758作為沒有必要安裝在半導(dǎo)體集成電路芯片的BGA凸點(diǎn)的近旁的外圍電路部件，被安裝在與半導(dǎo)體集成電路芯片的同一多層基板的安裝面上。
再有，在本實(shí)施例中，作為半導(dǎo)體集成電路751，所舉的例子僅是一例，顯然，只要是在信號(hào)端子、電源端子等的端子近旁必須有外圍電路部件的端子與邏輯控制端子共存的BGA型的裝置，只要用相同的結(jié)構(gòu)，就會(huì)得到同樣的效果。
權(quán)利要求
1.一種半導(dǎo)體器件，它是將在一個(gè)表面上配置成網(wǎng)格狀的具有多個(gè)球柵陣列端子的半導(dǎo)體集成電路芯片和多個(gè)外圍電路部件安裝在多層基板上，多層基板具有與一個(gè)表面上所形成的上述球柵陣列端子和上述外圍電路部件的端子連接的多個(gè)表層布線圖形和多層的內(nèi)層布線圖形的半導(dǎo)體器件，其特征在于上述半導(dǎo)體集成電路芯片的被配置成網(wǎng)格狀的多個(gè)球柵陣列端子包含配置于網(wǎng)格狀的最外圍的至少1個(gè)第1非接地球柵陣列端子、比上述第1非接地球柵陣列端子配置在更靠?jī)?nèi)側(cè)的至少1個(gè)第1接地球柵陣列端子和比上述第1接地球柵陣列端子配置在更靠?jī)?nèi)側(cè)的至少1個(gè)第2非接地球柵陣列端子，上述多層基板的的多層的內(nèi)層布線圖形包含至少1個(gè)接地用內(nèi)層布線圖形和從上述表層算起比上述接地用內(nèi)層布線圖形在至少1層的下層形成的至少1個(gè)非接地用內(nèi)層布線圖形，將與上述第1非接地球柵陣列端子連接的第1的上述表層布線圖形與配置在上述半導(dǎo)體集成電路芯片的近旁的第1的上述外圍電路部件的端子連接，將與上述第1接地球柵陣列端子連接的第2的上述表層布線圖形經(jīng)第1通孔與上述接地用內(nèi)層布線圖形連接，將與上述第2非接地球柵陣列端子連接的第3的上述表層布線圖形經(jīng)第2通孔與上述非接地用內(nèi)層布線圖形的一端連接，將與配置在上述半導(dǎo)體集成電路芯片的非近旁的第2的上述外圍電路部件的端子連接的第4的上述表層布線圖形經(jīng)第3通孔與上述非接地用內(nèi)層布線圖形的另一端連接。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于將上述半導(dǎo)體集成電路芯片的配置成網(wǎng)格狀的多個(gè)球柵陣列端子包含配置在網(wǎng)格狀的最外圍的至少1個(gè)第2接地球柵陣列端子，將與上述第2接地球柵陣列端子連接的第5的上述表層布線圖形經(jīng)第4通孔與上述接地用內(nèi)層布線圖形連接。
3.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接地球柵陣列端子為2個(gè)以上，上述2個(gè)以上的接地球柵陣列端子被配置成直線狀。
4.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接地球柵陣列端子為3個(gè)以上，上述3個(gè)以上的接地球柵陣列端子被配置成L字狀。
5.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接地球柵陣列端子被配置成コ字狀。
6.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述接地球柵陣列端子被配置成環(huán)狀。
7.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于全部上述通孔是不貫通上述多層基板的通孔。
8.如權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于全部上述通孔是貫通上述多層基板的通孔。
9.一種電子裝置，它是包括了半導(dǎo)體集成電路、高頻發(fā)送接收電路、控制處理部、顯示部、輸入部、存儲(chǔ)介質(zhì)部和電池的電子裝置，其特征在于用權(quán)利要求1所述的半導(dǎo)體器件的半導(dǎo)體集成電路芯片構(gòu)成上述半導(dǎo)體集成電路，用上述半導(dǎo)體器件的第1外圍電路部件構(gòu)成上述高頻發(fā)送接收電路，用上述半導(dǎo)體器件的第2外圍電路部件構(gòu)成上述控制處理部，從而用上述半導(dǎo)體器件構(gòu)成上述半導(dǎo)體集成電路、上述高頻發(fā)送接收電路和上述控制處理部，在上述半導(dǎo)體器件的多層基板的背面?zhèn)?，配置上述顯示部、上述輸入部、上述存儲(chǔ)介質(zhì)部和上述電池之中的至少1種。
全文摘要
即使將BGA型的半導(dǎo)體集成電路和外圍電路部件單面安裝在多層基板上，也可將串?dāng)_抑制得很小。在配置于半導(dǎo)體集成電路芯片的背面的多個(gè)BGA凸點(diǎn)之中，將其外圍電路部件必須安裝在近旁的BGA凸點(diǎn)(高頻信號(hào)引腳等)配置在最外圍，而將外圍電路部件安裝在其近旁。將最外圍的1列內(nèi)側(cè)的BGA凸點(diǎn)定為接地用端子，在內(nèi)層與寬的接地布線圖形連接。進(jìn)而在其內(nèi)側(cè)配置不將外圍電路部件安裝在近旁也可的BGA凸點(diǎn)(邏輯控制信號(hào)引腳等)，與距表層更深的內(nèi)層的布線圖形連接。由此，接地圖形便被夾持在信號(hào)布線圖形與控制布線圖形之間，以確保這些布線圖形之間的隔離，抑制成為串?dāng)_的原因的信號(hào)漏泄。
文檔編號(hào)H01L23/50GK1638074SQ20041006152
公開日2005年7月13日 申請(qǐng)日期2004年12月27日 優(yōu)先權(quán)日2003年12月25日
發(fā)明者石田薰 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社