專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及制造該半導(dǎo)體器件的一種方法，特別涉及一種能夠?qū)崿F(xiàn)進(jìn)一步微粉化(micronization)的半導(dǎo)體器件及制造該半導(dǎo)體器件的方法。
背景技術(shù)：
SRAM(靜態(tài)隨機(jī)存取存儲器)為一種半導(dǎo)體存儲器，該存儲器的存儲單元為觸發(fā)器電路，并且可以高速運(yùn)行。由p溝道晶體管形式的負(fù)載晶體管和n溝道晶體管形式的驅(qū)動晶體管構(gòu)成的CMOS型SRAM普遍用于需要非常小的備用電源電流和低耗電量的領(lǐng)域。
在制造CMOS型SRAM過程中，在半導(dǎo)體襯底上形成構(gòu)成存儲單元的基本單元的6個(gè)晶體管，然后形成一用以覆蓋這些晶體管的層間絕緣膜，并且在層間絕緣膜上形成連接各晶體管的電極的互連。
參考圖33和圖34說明提出的SRAM。圖33為提出的SRAM的剖面圖。圖34為提出的示出其圖案的SRAM的平面圖。
在半導(dǎo)體襯底114上形成P型阱116p和n型阱116n。在上面形成有P型阱116p和n型阱116n的半導(dǎo)體襯底114上，形成用于限定器件區(qū)118a-118d的器件隔離區(qū)120。在上面形成有柵極絕緣膜122的半導(dǎo)體襯底114上形成柵極互連124a-124d。在柵極互連124a-124d的側(cè)壁上形成一側(cè)壁絕緣膜126。
橫過器件區(qū)118a、118b形成柵極互連124a。柵極互連124a包括負(fù)載晶體管L1的柵極和驅(qū)動晶體管D1的柵極，并且柵極互連124a一般連接負(fù)載晶體管L1的柵極和驅(qū)動晶體管D1的柵極。在柵極互連124a兩側(cè)的器件區(qū)118a中形成源極/漏極擴(kuò)散層130、131。柵極124a和源極/漏極擴(kuò)散層130、131構(gòu)成負(fù)載晶體管L1。在柵極互連124a兩側(cè)的器件區(qū)118b中形成源極/漏極擴(kuò)散層132、133。柵極124a和源極/漏極擴(kuò)散層132、133構(gòu)成驅(qū)動晶體管D1。
橫過器件區(qū)118c、118d形成柵極互連124b。柵極互連124b包括負(fù)載晶體管L2的柵極和驅(qū)動晶體管D2的柵極，并且柵極互連124b一般連接負(fù)載晶體管L2的柵極和驅(qū)動晶體管D2的柵極。在柵極互連124b兩側(cè)的器件區(qū)118c中形成源極/漏極擴(kuò)散層128、129。柵極124b和源極/漏極擴(kuò)散層128、129構(gòu)成負(fù)載晶體管L2。在柵極互連124b兩側(cè)的器件區(qū)118d中形成源極/漏極擴(kuò)散層134、135。柵極124b和源極/漏極擴(kuò)散層134、135構(gòu)成驅(qū)動晶體管D2。
橫過器件區(qū)118b形成柵極互連124c。柵極互連124c包括傳輸晶體管T1的柵極，并且一般連接在彼此相鄰的存儲單元上形成的傳輸晶體管T1的柵極。在柵極互連124c的兩側(cè)的器件區(qū)118b中形成源極/漏極擴(kuò)散層132、136。柵極124c和源極/漏極擴(kuò)散層132、136構(gòu)成傳輸晶體管T1。
橫過器件區(qū)118d形成柵極互連124d。柵極互連124d包括傳輸晶體管T2的柵極，并且柵極互連124d一般連接在彼此相鄰的存儲單元上形成的傳輸晶體管T2的柵極。在柵極互連124d的兩側(cè)的器件區(qū)118d中形成源極/漏極擴(kuò)散層134、137。柵極124d和源極/漏極擴(kuò)散層134、137構(gòu)成傳輸晶體管T2。
在具有這些晶體管L1，L2，D1，D2，T1，T2的半導(dǎo)體襯底上形成停止層138。在具有停止層138的半導(dǎo)體襯底上形成層間絕緣膜140。
在層間絕緣膜140上形成下至柵極互連124a-124d和源極/漏極擴(kuò)散層128-137的接觸孔142。在接觸孔142中，埋置阻擋層144和鎢層146形成的接觸層148、148a、148b。柵極互連124a和源極/漏極擴(kuò)散層128通過接觸層148a彼此互連。柵極互連124b和源極/漏極擴(kuò)散層130通過接觸層148b彼此互連。
在埋置有接觸層148、148a、148b的層間絕緣膜140上形成停止層174。在停止層174上形成層間絕緣膜176。在層間絕緣膜176中形成用以露出接觸層148的槽形開口178。在槽形開口178中埋置由阻擋層180和銅層181形成的互連150。
由此，構(gòu)成提出的SRAM。
下列參考文獻(xiàn)公開本發(fā)明的背景技術(shù)。
日本未審查專利申請公開號2003-45961的說明書[專利參考文獻(xiàn)2]日本未審查專利申請公開號2001-93974的說明書[專利參考文獻(xiàn)3]日本未審查專利申請公開號Hei 9-162354的說明書[專利參考文獻(xiàn)4]日本未審查專利申請公開號Hei 9-55440的說明書[專利參考文獻(xiàn)5]日本未審查專利申請公開號2003-131400的說明書近來，為了降低成本及增加容量，要求存儲單元進(jìn)一步微粉化。為了微粉化存儲單元，成功地形成微粉化的接觸孔非常重要。已經(jīng)提出可形成微粉化接觸孔的技術(shù)，如采用比如帶狀光或其他光的修正的光的技術(shù)，采用中間色相移掩膜技術(shù)，形成一輔助圖形(輔助圖形或散射柵)的技術(shù)，及其他技術(shù)。然而，這些技術(shù)已經(jīng)發(fā)現(xiàn)很難成功地形成約90nm×90nm的微粉化接觸孔。由此，進(jìn)一步的微粉化導(dǎo)致可靠性降低和產(chǎn)量降低。

發(fā)明內(nèi)容
本發(fā)明的目的為提供一種可實(shí)現(xiàn)微粉化而不會降低可靠性和減少產(chǎn)量的半導(dǎo)體器件，及制造該半導(dǎo)體器件的方法。
根據(jù)本發(fā)明的一個(gè)方案，本發(fā)明提供一種半導(dǎo)體器件，包括一在半導(dǎo)體襯底上形成的柵極互連，其間形成有一柵極絕緣膜并包括一柵極；一第一源極/漏極擴(kuò)散層，在靠近該柵極互連端部的半導(dǎo)體襯底中形成；一第二源極/漏極擴(kuò)散層，在遠(yuǎn)離該柵極互連和該第一源極/漏極擴(kuò)散層的該半導(dǎo)體襯底上形成；一絕緣膜，在該柵極互連、該第一源極/漏極擴(kuò)散層和該第二源極/漏極擴(kuò)散層上形成，并具有一槽形開口，用以整體露出該柵極互連、該第一源極/漏極擴(kuò)散層之一和該第二源極/漏極擴(kuò)散層之一；及一埋置在該槽形開口中的接觸層。
根據(jù)本發(fā)明的另一個(gè)方案，本發(fā)明提供一種用于制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括一包含第一負(fù)載晶體管和第一驅(qū)動晶體管的第一反相器和，及包含第二負(fù)載晶體管和第二驅(qū)動晶體管的第二反相器，該方法還包括步驟在一半導(dǎo)體襯底上形成第一柵極互連，該第一柵極互連包括該第一負(fù)載晶體管的柵極和該第一驅(qū)動晶體管的柵極；和第二柵極互連，該第二柵極互連包括該第二負(fù)載晶體管的柵極和該第二驅(qū)動晶體管的柵極；在各個(gè)柵極的兩側(cè)的半導(dǎo)體襯底中形成一源極/漏極擴(kuò)散層；在該半導(dǎo)體襯底、該第一柵極互連和該第二柵極互連上形成一絕緣膜；在該絕緣膜上形成第一槽形開口，用于整體露出該第一柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層之一和該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層之一；和第二槽形開口，用于整體露出該第二柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層之一和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層之一；及在該第一開口和該第二開口中埋置一接觸層。
在本發(fā)明中，在用于露出該柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層和該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層的槽形開口中埋置該接觸層，并且該接觸層連接該柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層和該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層。在本發(fā)明中，在另一個(gè)用于露出另一個(gè)柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層的槽形開口中埋置另一接觸層，并且所述另一接觸層連接所述另一個(gè)柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層。用于埋置該接觸層和所述另一接觸層的開口形成為槽形，通過該開口的圖形能夠使得圖形占空比比具有小的長徑和寬徑的孔型接觸孔的圖形占空比更高。這允許采用在高圖形占空比情況下適用的斜入射光曝光該槽形開口的圖形，并發(fā)揮斜入射光的優(yōu)點(diǎn)。因此，根據(jù)本發(fā)明，能夠成功地形成用于埋置該接觸層的槽形開口。由此，本發(fā)明能夠提供即使在微粉化時(shí)仍不會降低可靠性和產(chǎn)量的半導(dǎo)體器件。
在本發(fā)明中，在分別露出該負(fù)載晶體管的源極/漏極擴(kuò)散層、該驅(qū)動晶體管的源極/漏極擴(kuò)散層、該傳輸晶體管的柵極和該傳輸晶體管的源極/漏極擴(kuò)散層的槽形開口中分別埋置該接觸層。用于埋置該接觸層的開口形成為槽形，并且即使在微粉化時(shí)，也能夠成功地形成該開口。由此，本發(fā)明能夠提供即使在微粉化時(shí)也不會降低可靠性和產(chǎn)量的半導(dǎo)體器件。
根據(jù)本發(fā)明，在存儲單元區(qū)的層間絕緣膜上形成該互連，由此在通過CMP拋光該互連材料中能夠防止該半導(dǎo)體襯底表面上形成大的臺階。因此，本發(fā)明能夠高產(chǎn)量地制造具有高可靠性的半導(dǎo)體器件。
此外，在存儲單元區(qū)，在槽形開口中埋置接觸層，并且在該外圍電路區(qū)，在通常的具有相同長徑和寬徑的接觸孔中埋置接觸層，由此，在該存儲單元區(qū)可實(shí)現(xiàn)高密度，并且在該外圍電路區(qū)可實(shí)現(xiàn)高速度。
根據(jù)本發(fā)明，不僅在該存儲單元區(qū)而且在該外圍電路區(qū)，在層間絕緣膜中形成該槽形開口，并且在該槽形開口中埋置該接觸孔。即使在微粉化時(shí)，也能夠成功地形成用于埋置該接觸層的該槽形開口。因此，根據(jù)本發(fā)明，也能夠微粉化該外圍電路區(qū)而不會降低可靠性和產(chǎn)量。
根據(jù)本發(fā)明，在靠近該柵極互連的區(qū)域沿該柵極互連的軸向?qū)堑匦纬稍摻佑|層。這允許即使在形成圖形中出現(xiàn)不對準(zhǔn)，也能夠通過接觸層成功地連接該柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層和該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層。在靠近另一個(gè)柵極互連的區(qū)域沿所述另一個(gè)柵極互連的軸向?qū)堑匦纬闪硪唤佑|層，這允許即使在形成圖形中出現(xiàn)不對準(zhǔn)，也能夠通過另一接觸層成功地連接所述柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層。在形成該柵極互連和另一個(gè)柵極互連中，即使當(dāng)該柵極互連和另一個(gè)柵極互連的圖形的前端往回退，也能夠成功地連接該柵極互連和該第二負(fù)載晶體管的源極/漏極擴(kuò)散層及該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層，以及另一個(gè)柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層。由此，本發(fā)明能夠提供具有高可靠性及高產(chǎn)量的半導(dǎo)體器件。
根據(jù)本發(fā)明，在露出下互連部互連的槽形開口中埋置該接觸層，并且通過在該槽形開口中埋置的接觸層連接下部互連和上部互連。即使在微粉化時(shí)也能夠成功地形成該槽形開口，并且能夠成功地將該接觸層填充入該開口。因此，根據(jù)本發(fā)明，能夠微粉化半導(dǎo)體器件而不會降低可靠性和產(chǎn)量。


圖1為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的剖面圖。
圖2為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件存儲單元區(qū)的平面圖(1部分)。
圖3為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件存儲單元區(qū)的平面圖(2部分)。
圖4為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的電路圖。
圖5為根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件外圍電路區(qū)的平面圖。
圖6A為用于形成層間絕緣膜中接觸孔的掩膜圖形的平面圖。
圖6B為用于形成層間絕緣膜中槽形開口的掩膜圖形的平面圖。
圖7A及圖7B光密度的仿真結(jié)果視圖(1部分)。
圖8為光密度的仿真結(jié)果視圖(2部分)。
圖9A及9B為提出的半導(dǎo)體器件的電子顯微照片的平面圖。
圖10A和10B根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的電子顯微照片的平面圖。
圖11為在用于制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(1部分)。
圖12為對應(yīng)圖11的圖的存儲單元區(qū)的平面圖。
圖13為對應(yīng)圖11的圖的外圍電路區(qū)的平面圖。
圖14為在用于制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(2部分)。
圖15為對應(yīng)圖14的圖的存儲單元區(qū)的平面圖。
圖16為對應(yīng)圖14的圖的外圍電路區(qū)的平面圖。
圖17為在用于制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(3部分)。
圖18為對應(yīng)圖17的圖的存儲單元區(qū)的平面圖。
圖19為對應(yīng)圖17的圖的外圍電路區(qū)的平面圖。
圖20為在用于制造根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(4部分)。
圖21為對應(yīng)圖20的圖的存儲單元區(qū)的平面圖。
圖22為對應(yīng)圖20的圖的外圍電路區(qū)的平面圖。
圖23為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的剖面圖。
圖24為根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的平面圖。
圖25為在用于制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(1部分)。
圖26為對應(yīng)圖25的圖的外圍電路區(qū)的平面圖。
圖27為在用于制造根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體器件的方法步驟中的該半導(dǎo)體器件剖面圖，該圖顯示了該方法(2部分)。
圖28為對應(yīng)圖27的圖的外圍電路區(qū)的平面圖。
圖29為根據(jù)本發(fā)明第三實(shí)施例的半導(dǎo)體器件的平面圖。
圖30為根據(jù)本發(fā)明第三實(shí)施例的改型的半導(dǎo)體器件的平面圖。
圖31為根據(jù)本發(fā)明第四實(shí)施例的半導(dǎo)體器件的平面圖。
圖32為根據(jù)本發(fā)明第四實(shí)施例的改型的半導(dǎo)體器件的平面圖。
圖33為提出+的SRAM的剖視圖。
圖34為提出的SRAM的圖形的平面圖。
具體實(shí)施例方式參考圖1-圖22說明根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體器件和制造該半導(dǎo)體器件的方法。圖1為根據(jù)本實(shí)施例的半導(dǎo)體器件的剖面圖。圖2為根據(jù)本實(shí)施例的半導(dǎo)體器件的存儲單元區(qū)的平面圖(1部分)。圖3為根據(jù)本實(shí)施例的半導(dǎo)體器件的存儲單元區(qū)的平面圖(2部分)。圖4為根據(jù)本實(shí)施例的半導(dǎo)體器件的電路圖。圖5為根據(jù)本實(shí)施例的半導(dǎo)體器件的外圍電路區(qū)的平面圖。
(半導(dǎo)體器件)通過參考圖1-圖5說明根據(jù)本實(shí)施例的半導(dǎo)體器件。在圖1的圖形中的左側(cè)上，顯示了用于形成存儲單元的存儲單元區(qū)10。在圖1的圖形中的右側(cè)上，顯示了用于形成外圍電路晶體管的外圍電路區(qū)12，該區(qū)位于存儲單元區(qū)的外圍。
首先，說明存儲單元區(qū)10。
如圖1所示，在存儲單元區(qū)10的半導(dǎo)體襯底14上形成p型阱16p和n型阱16n。半導(dǎo)體襯底14為例如一p型硅襯底。
在形成有p型阱16p和n型阱16n的半導(dǎo)體襯底14上形成用于限定器件區(qū)18a-18d的器件隔離區(qū)20。
在半導(dǎo)體襯底14上形成柵極互連24a-24d(見圖2)，其間形成有柵極絕緣膜22。在柵極互連24a-24d的側(cè)壁上形成側(cè)壁絕緣膜26。
如圖2所示，橫過器件區(qū)18a、18b形成柵極互連24a。柵極互連24a包括負(fù)載晶體管L1的柵極和驅(qū)動晶體管D1的柵極，并且柵極互連24a一般連接負(fù)載晶體管L1的柵極和驅(qū)動晶體管D1的柵極。柵極互連24a延伸至在器件區(qū)18c中形成的負(fù)載晶體管L2的源極/漏極擴(kuò)散層28附近。
在柵極互連24a的兩側(cè)的器件區(qū)18a中形成源極/漏極擴(kuò)散層30、31。柵極24a和源極/漏極擴(kuò)散層30、31構(gòu)成負(fù)載晶體管L1。
在柵極互連24a的兩側(cè)的器件區(qū)18b中形成源極/漏極擴(kuò)散層32、33。柵極24a和源極/漏極擴(kuò)散層32、33構(gòu)成驅(qū)動晶體管D1。
橫過器件區(qū)18c、18d形成柵極互連24b。柵極互連24b包括負(fù)載晶體管L2的柵極和驅(qū)動晶體管D2的柵極，并且柵極互連24b一般連接負(fù)載晶體管L2的柵極和驅(qū)動晶體管D2的柵極。柵極互連24b延伸至負(fù)載晶體管L1的源極/漏極擴(kuò)散層30附近。
在柵極互連24b的兩側(cè)的器件區(qū)18c中形成源極/漏極擴(kuò)散層28、29。柵極24b和源極/漏極擴(kuò)散層28、29構(gòu)成負(fù)載晶體管L2。
在柵極互連24b的兩側(cè)的器件區(qū)18d中形成源極/漏極擴(kuò)散層34、35。柵極24b和源極/漏極擴(kuò)散層34、35構(gòu)成驅(qū)動晶體管D2。
橫過器件區(qū)18b形成柵極互連24c。柵極互連24c包括傳輸晶體管T1的柵極，并且柵極互連24c一般連接在彼此相鄰的存儲單元上形成的傳輸晶體管T1的柵極。
在柵極互連24c的兩側(cè)的器件區(qū)18b中形成源極/漏極擴(kuò)散層32、36。柵極24c和源極/漏極擴(kuò)散層32、36構(gòu)成傳輸晶體管T1。
橫過器件區(qū)18d形成柵極互連24d。柵極互連24d包括傳輸晶體管T2的柵極，并且柵極互連24d一般連接在彼此相鄰的存儲單元上形成的傳輸晶體管T2的柵極。
在柵極24d的兩側(cè)的器件區(qū)18d形成源極/漏極擴(kuò)散層34、37。柵極24d和源極/漏極擴(kuò)散層34、37構(gòu)成傳輸晶體管T2。
在其上形成有這些晶體管L1，L2，D1，D2，T1，T2的半導(dǎo)體襯底14上形成停止層38。在上面形成有停止層38的半導(dǎo)體襯底14上形成層間絕緣膜40。
在層間絕緣膜40上形成用于整體露出柵極互連24a的端部、負(fù)載晶體管L2的源極/漏極擴(kuò)散層28和驅(qū)動晶體管D2的源極/漏極擴(kuò)散層34的槽形開口(刻槽的開口)42a。槽形開口42a的寬度為例如90nm。在槽形開口42a中埋置阻擋層44和鎢層46的接觸層48a。
在層間絕緣膜40上形成用于整體露出柵極互連24b的端部、負(fù)載晶體管L1的源極/漏極擴(kuò)散層30和驅(qū)動晶體管D1的源極/漏極擴(kuò)散層32的槽形開口42b。槽形開口42b的寬度為例如90nm。在槽形開口42b中埋置接觸層48b。
在層間絕緣膜40上形成用于露出負(fù)載晶體管L1的源極/漏極擴(kuò)散層31的槽形開口42c。槽形開口42c沿柵極互連24a延伸。槽形開口42c的寬度為例如90nm。槽形開口42c的長度為例如180nm。在槽形開口42c中埋置接觸層48c。
在層間絕緣膜40上形成用于露出負(fù)載晶體管L2的源極/漏極擴(kuò)散層29的槽形開口42d。槽形開口42d沿柵極互連24b延伸。槽形開口42d的寬度與槽形開口42c的寬度相同。槽形開口42d的長度與槽形開口42c的長度相同。在槽形開口42d中埋置接觸層48d。
在層間絕緣膜40上形成用于露出驅(qū)動晶體管D1的源極/漏極擴(kuò)散層33的槽形開口42e。槽形開口42e沿柵極互連24a的軸向延伸。形成槽形開口42e，連接在彼此相鄰的存儲單元上形成的驅(qū)動晶體管D1的源極/漏極擴(kuò)散層33。槽形開口42e的寬度為例如90nm。槽形開口42e的長度為例如530nm。在槽形開口42e中埋置接觸層48e。
在層間絕緣膜40上形成用于露出驅(qū)動晶體管D2的源極/漏極擴(kuò)散層35的槽形開口42f。沿柵極互連24b的軸向形成槽形開口42f。形成槽形開口42f，連接在彼此相鄰的存儲單元上形成的驅(qū)動晶體管D2的源極/漏極擴(kuò)散層35。槽形開口42f的寬度與槽形開口42e的寬度相同。槽形開口42f的長度與槽形開口42e的長度相同。在槽形開口42f中埋置接觸層48f。
在層間絕緣膜40上形成用于露出傳輸晶體管T1的柵極24c的槽形開口42g。槽形開口42g沿垂直于柵極互連24c的軸向方向延伸。在槽形開口42g中埋置接觸層48g。
在層間絕緣膜40上形成用于露出傳輸晶體管T2的柵極24d的槽形開口42h。槽形開口42h沿垂直于柵極互連24d的軸向方向延伸。在槽形開口42h中埋置接觸層48h。
在層間絕緣膜40上形成用于露出傳輸晶體管T1的源極/漏極擴(kuò)散層36的槽形開口42i。槽形開口42i沿柵極互連24c的軸向延伸。槽形開口42i的寬度為例如90nm。槽形開口42i的長度為例如210nm。在槽形開口42i中埋置接觸層48i。
在層間絕緣膜40上形成用于露出傳輸晶體管T2的源極/漏極擴(kuò)散層37的槽形開口42j。槽形開口42j沿柵極互連24d的軸向延伸。槽形開口42j的寬度與槽形開口42i的寬度相同。槽形開口42j的長度與槽形開口42i的長度相同。在槽形開口42j中埋置接觸層48j。
在埋置有接觸層48a-48j的層間絕緣膜40上形成停止層74。
在停止層74上形成層間絕緣膜76。
在層間絕緣膜76上形成用于露出接觸層48a-48j的槽形開口78a-78j。沿接觸層48a-48j形成槽形開口78a-78j。
在槽形開口78a-78j中埋置阻擋層80和銅層81的互連50a-50j。
在接觸層48c、48d上形成的互連50c、50d電連接至源電壓Vdd(見圖4) 。
在接觸層48e、48f上形成的互連50e、50f電連接至地電壓Vss(見圖4)。
在接觸層48g、48h上形成的互連50g、50h電連接至字線WL(見圖4)。
在接觸層48i、48j上形成的互連50i、50j電連接至位線BL(見圖4)。
圖4為根據(jù)本實(shí)施例的半導(dǎo)體器件的存儲單元的電路圖。
如圖4所示，負(fù)載晶體管L1和驅(qū)動晶體管D1構(gòu)成反相器52a。負(fù)載晶體管L2和驅(qū)動晶體管D2構(gòu)成反相器52b。反相器52a和反相器52b構(gòu)成觸發(fā)器電路54。通過連接至位線BL和字線WL的傳輸晶體管T1、T2控制該觸發(fā)器電路54。負(fù)載晶體管L1、L2，驅(qū)動晶體管D1、D2和傳輸晶體管T1、T2構(gòu)成存儲單元56。
另一方面，在外圍電路區(qū)的半導(dǎo)體襯底14上形成p型阱58p和n型阱58n。在上面形成有p型阱58p和n型阱58n的半導(dǎo)體襯底14上形成用于限定器件區(qū)60a-60d(見圖1至圖5)的器件絕緣隔離區(qū)20。
在半導(dǎo)體襯底上14形成柵極互連，在半導(dǎo)體襯底和柵極互連之間形成有柵極絕緣膜22。每一個(gè)柵極互連64包括n溝道晶體管66n的柵極和p溝道晶體管66p的柵極，并且柵極互連64一般連接n溝道晶體管66n的柵極和p溝道晶體管66p的柵極。在柵極互連64的側(cè)壁上形成側(cè)壁絕緣膜26。
在每一個(gè)柵極64的兩側(cè)的器件區(qū)60a中形成源極/漏極擴(kuò)散層67a、67b。柵極64，和源極/漏極擴(kuò)散層67a、67b構(gòu)成n溝道晶體管66n。
在每一個(gè)柵極64的兩側(cè)的器件區(qū)60b中形成源極/漏極擴(kuò)散層68a、68b。柵極64，和源極/漏極擴(kuò)散層68a、68b構(gòu)成p溝道晶體管66p。
在上面形成有n溝道晶體管66n和p溝道晶體管66p的半導(dǎo)體襯底14上形成停止層38。在上面形成有停止層38的半導(dǎo)體襯底14上形成層間絕緣膜40。
在層間絕緣膜40中形成下至n溝道晶體管66n的源極/漏極擴(kuò)散層67a、67b的接觸孔(開口)70a。對于每一n溝道晶體管66n的源極/漏極擴(kuò)散層67a、67b的兩對位置處分別形成接觸孔70a。接觸孔70a的直徑為例如100nm×100nm。
在層間絕緣膜40中形成下至p溝道晶體管66p的源極/漏極擴(kuò)散層68a、68b的接觸孔70b。對于每一p溝道晶體管66p的源極/漏極擴(kuò)散層68a、68b的一個(gè)位置處分別形成接觸孔70b。
在層間絕緣膜40中形成分別下至器件區(qū)60c、60d的多個(gè)接觸孔70c、70d。
在層間絕緣膜40中向下至柵極互連64形成接觸孔70e。
在接觸孔70a-70e中分別埋置阻擋層44的導(dǎo)電塞(接觸層)72a-72e和鎢層46。
在埋入導(dǎo)電塞72a-72e的層間絕緣膜40上形成停止層74。
在停止層74上形成層間絕緣膜76。
在層間絕緣膜76上形成用于露除導(dǎo)電塞72a-72e的槽形開口82a-82f。
在槽形開口82a-82f中埋置阻擋層80和銅層81的互連84a-84f。
互連84a通過導(dǎo)電塞72c電連接至器件區(qū)60c?；ミB84a通過導(dǎo)電塞72a電連接至n溝道晶體管66n的源極/漏極擴(kuò)散層67a?；ミB84a電連接至地電壓。
互連84b-84d通過導(dǎo)電塞72e電連接至相應(yīng)柵極互連64?；ミB84c-84d通過導(dǎo)電塞72a分別電連接至n溝道晶體管66n?；ミB84c-84d通過導(dǎo)電塞72b分別電連接至p溝道晶體管66p的源極/漏極擴(kuò)散層68b。
互連84e通過導(dǎo)電塞72a電連接至n溝道晶體管66n的源極/漏極擴(kuò)散層67b?；ミB84e通過導(dǎo)電活塞72b電連接至p溝道晶體管66p的源極/漏極擴(kuò)散層68b。
互連84f通過導(dǎo)電塞72d電連接至器件區(qū)60d?；ミB84f通過導(dǎo)電活塞72b電連接至p溝道晶體管66p的源極/漏極擴(kuò)散層68a?；ミB84f電連接至電源電壓。
因此，在外圍電路區(qū)中12中，形成包括n溝道晶體管66n和p溝道晶體管66p的CMOS電路。
根據(jù)本實(shí)施例的半導(dǎo)體器件的一個(gè)特征在于通過埋置在槽形開口42a中的接觸層48a連接?xùn)艠O互連24a、負(fù)載晶體管L2的源極/漏極擴(kuò)散層28和驅(qū)動晶體管D2的源極/漏極擴(kuò)散層34，以及通過埋置在槽形開口42b中的接觸層48b連接?xùn)艠O互連24b、負(fù)載晶體管L1的源極/漏極擴(kuò)散層30和驅(qū)動晶體管D1的源極/漏極擴(kuò)散層32。
在現(xiàn)有的半導(dǎo)體器件中，在層間絕緣膜140中埋置抵達(dá)柵極互連124a和源極/漏極擴(kuò)散層128的導(dǎo)電塞148a及抵達(dá)源極/漏極擴(kuò)散層134的導(dǎo)電塞148，在層間絕緣膜140上形成電連接這些導(dǎo)電塞148、148a的互連150，由此電連接?xùn)艠O互連124a、源極/漏極擴(kuò)散層128和源極/漏極擴(kuò)散層134。在層間絕緣膜140中埋置抵達(dá)柵極互連124b和源極/漏極擴(kuò)散層130的導(dǎo)電塞148b及抵達(dá)源極/漏極擴(kuò)散層132的導(dǎo)電塞148，在層間絕緣膜140上形成電連接這些導(dǎo)電塞148、148b的互連150，由此電連接?xùn)艠O互連124b、源極/漏極擴(kuò)散層130和源極/漏極擴(kuò)散層132。在現(xiàn)有的半導(dǎo)體器件中，當(dāng)愈加微粉化接觸孔142時(shí)，很難成功的形成接觸孔142，且由此，可靠性和產(chǎn)量降低。
然而，根據(jù)本實(shí)施例，在整體露出柵極互連24a、負(fù)載晶體管L2的源極/漏極擴(kuò)散層28、驅(qū)動晶體管D2的源極/漏極擴(kuò)散層34的槽形開口42a中埋置接觸層48a，并且接觸層48a電連接?xùn)艠O互連24a、負(fù)載晶體管L2的源極/漏極擴(kuò)散層28、驅(qū)動晶體管D2的源極/漏極擴(kuò)散層34。在露出柵極互連24b、負(fù)載晶體管L1的源極/漏極擴(kuò)散層30、驅(qū)動晶體管D1的源極/漏極擴(kuò)散層32的槽形開口42b中埋置接觸層48b，并且接觸層48b電連接?xùn)艠O互連24b、負(fù)載晶體管L1的源極/漏極擴(kuò)散層30、驅(qū)動晶體管D1的源極/漏極擴(kuò)散層32。在本實(shí)施例中，用于埋置接觸層48a、48b的開口42a，、42b為槽形，并且按照開口42a、42b的圖形的圖形占空比比具有小的長徑和寬徑的孔形接觸孔圖形的圖形占空比更高。這允許采用適于高圖形占空比情況的斜入射光以曝光圖形，并且能夠充分發(fā)揮斜入射光的優(yōu)點(diǎn)。根據(jù)本實(shí)施例，能夠成功地形成用于埋置接觸層48a、48b的槽形開口42a、42b。即使當(dāng)進(jìn)一步微粉化時(shí)，也能夠不降低可靠性和產(chǎn)量地制造根據(jù)本實(shí)施例的半導(dǎo)體器件。
根據(jù)本實(shí)施例的半導(dǎo)體器件的另一個(gè)主要特征在于在槽形開口42c-42j中埋置接觸層48c-48j，該槽形開口42c-42j用于露出負(fù)載晶體管L1、L2的源極/漏極擴(kuò)散層31、29，驅(qū)動晶體管D1、D2的源極/漏極擴(kuò)散層33、35，傳輸晶體管T1、T2的柵極24c、24d，或者傳輸晶體管T1、T2的源極/漏極擴(kuò)散層36、37。
用于埋置接觸層48c-48j的開口42c-42j為槽形，且即使微粉化時(shí)仍能夠成功地形成。根據(jù)本實(shí)施例的半導(dǎo)體器件，即使當(dāng)進(jìn)一步微粉化時(shí)，也能夠不降低可靠性和產(chǎn)量地制造。
此外，在存儲單元區(qū)10，在槽形開口42a-42j中埋置接觸層48a-48j，且在外圍電路區(qū)12中，在通常的具有等長徑和寬徑的接觸孔70a-70e中埋置接觸層72a-72e，由此在存儲單元區(qū)10中可實(shí)現(xiàn)高密度，且在外圍電路區(qū)12中可實(shí)現(xiàn)高速度。
(評估結(jié)果)參考圖6A-圖10B說明根據(jù)本實(shí)施例的半導(dǎo)體器件的評估結(jié)果。
圖6A和6B為用于在層間絕緣膜中形成接觸孔和槽形開口的掩膜圖形的平面圖。圖6A為用于制造現(xiàn)有半導(dǎo)體器件的掩膜圖形的平面圖。如圖6A所示，形成用于形成接觸孔的圖形85a。圖6B為用于制造根據(jù)本實(shí)施例的半導(dǎo)體器件的掩膜圖形的平面圖。如圖6B所示，形成用于形成槽形開口的圖形85b。圖7A顯示沿A-A’線處仿真光密度的結(jié)果。圖7B顯示沿B-B’線處仿真光密度的結(jié)果。圖8顯示沿CC’線處仿真光密度的結(jié)果。在圖7A-圖8中，實(shí)線表示根據(jù)本實(shí)施例的半導(dǎo)體器件，虛線表示現(xiàn)有半導(dǎo)體器件。在圖7A-圖8中，水平軸上設(shè)置位置，并且垂直軸上設(shè)置光密度。在仿真中，采用標(biāo)量模型光密度仿真器。用于仿真的條件如下數(shù)值孔徑NA為0.75。照明為2/3帶狀光。σ值為0.567/0.850。
從圖7A-圖8看出，在現(xiàn)有的半導(dǎo)體器件中，光密度低，未獲得足夠充分的對比以成功地分離圖形。
在根據(jù)本實(shí)施例的半導(dǎo)體器件中，獲得充分的對比以成功地分離圖形。
根據(jù)以上所述，發(fā)現(xiàn)根據(jù)本實(shí)施例，即使被微粉化，仍能夠成功地形成用于埋置接觸層的開口，并且半導(dǎo)體器件能具有高可靠性。
圖9A和9B為現(xiàn)有半導(dǎo)體器件的電子顯微照片的平面圖。圖9A顯示在光刻膠膜上形成的用于形成接觸孔的開口。圖9B顯示通過采用光刻膠膜作為掩膜蝕刻層間絕緣膜，在一層間絕緣膜上形成的接觸孔。圖10A和10B為根據(jù)本實(shí)施例的半導(dǎo)體器件的電子顯微照片的平面圖。圖10A顯示了具有開口的光刻膠膜，該開口用于在其中形成槽形開口。圖10B為具有槽形開口的層間絕緣膜，通過采用光刻膠膜作為掩膜蝕刻層間絕緣膜在其中形成該槽形開口。
如圖9B所示，在現(xiàn)有的半導(dǎo)體器件中，接觸孔的直徑大為改變，并且不足以保證處理冗余。此外，在現(xiàn)有半導(dǎo)體器件中，形成直徑非常小的接觸孔，并且有開口可能未打開的風(fēng)險(xiǎn)。在這樣小直徑的接觸孔中埋置導(dǎo)電塞是非常困難的。因此，當(dāng)微粉化存儲單元時(shí)，發(fā)現(xiàn)現(xiàn)有半導(dǎo)體器件可靠性下降且產(chǎn)量降低。
然而，如圖10B所示，在根據(jù)本實(shí)施例的半導(dǎo)體器件中，在槽中穩(wěn)定地形成開口，這使得可以保證足夠的處理冗余。在根據(jù)本實(shí)施例的半導(dǎo)體器件中，開口具有足夠大地的打開面積，使得可以在開口中埋置接觸層。根據(jù)上述，即使存儲器微粉化，根據(jù)本實(shí)施例的半導(dǎo)體器件也能具有高可靠性和產(chǎn)量。
(用于制造半導(dǎo)體器件的方法)然后，參考圖11至22說明用于制造根據(jù)本實(shí)施例的半導(dǎo)體器件的方法。圖11為根據(jù)本實(shí)施例的半導(dǎo)體器件的剖面圖，該圖顯示了用于制造半導(dǎo)體器件的方法(1部分)。圖12為對應(yīng)圖11中所示的圖形的存儲單元區(qū)的俯視平面圖。圖13為對應(yīng)圖11中所示的圖形的外圍電路區(qū)的平面圖。圖14為根據(jù)本實(shí)施例的半導(dǎo)體器件的剖視圖，其顯示了用于制造半導(dǎo)體器件的方法(2部分)。圖15為對應(yīng)圖14所示的圖形的存儲單元區(qū)的平面圖。圖16為對應(yīng)圖14所示的圖形的外圍電路區(qū)的平面圖。圖17為根據(jù)本實(shí)施例的半導(dǎo)體器件的平面圖，其顯示了制造半導(dǎo)體器件的方法(3部分)。圖18為對應(yīng)圖17所示的圖形的存儲單元區(qū)的平面圖。圖19為對應(yīng)圖17所示的圖形的外圍電路區(qū)的平面圖。圖20為根據(jù)本實(shí)施例的半導(dǎo)體器件的平面圖，其顯示了用于制造半導(dǎo)體器件的方法(4部分)。圖21為對應(yīng)圖20所示的圖形的存儲單元區(qū)的平面圖。圖22為對應(yīng)圖20所示的圖形的外圍電路區(qū)的平面圖。在圖11、14、17及20的圖形的左側(cè)，顯示了用于形成存儲單元的存儲單元區(qū)10。在圖11，、14、17及20的圖形的右側(cè)，顯示了在存儲單元區(qū)的外圍處的外圍電路區(qū)12，在此處形成外圍電路晶體管。
首先，如圖11所示，制備半導(dǎo)體襯底14。例如p型硅襯底用作半導(dǎo)體襯底14。
其次，通過例如熱氧化在半導(dǎo)體襯底14的整個(gè)表面上形成5nm厚的二氧化硅層(圖中未示出)。
然后，通過例如CVD在整個(gè)表面上形成80nm厚的氮化硅層(圖中未示出)。因此形成二氧化硅膜和氮化硅膜的膜層。
然后，通過例如旋涂法(spin coating)在整個(gè)表面形成光刻膠膜(圖中未示出)。
接著，光刻膠膜通過照相平版印刷術(shù)形成圖形。
然后，采用光刻膠膜作為掩膜蝕刻該膜層。然后。除去光刻膠膜。
然后，采用該膜層作為硬膜，蝕刻半導(dǎo)體襯底14。因此，在半導(dǎo)體襯底14上形成槽15。自半導(dǎo)體襯底14表面，槽的深度約為300nm。
接著，通過例如高密度等離子體增強(qiáng)CVD在整個(gè)表面上形成450nm厚的二氧化硅膜。
然后，通過例如CMP(化學(xué)機(jī)械研磨)拋光二氧化硅膜的表面，直到該膜層的表面顯露出來。在該膜層中的氮化硅膜用作拋光中的停止層。因此，在槽15中埋置二氧化硅膜的器件隔離區(qū)20。因此，通過器件隔離區(qū)20限定器件區(qū)18a-18d，、60a-60d(見圖12和圖13)。
然后，通過例如濕蝕刻除去遺留在器件區(qū)18、60上的該膜層(圖中未示出)。
接著，通過例如旋涂法在整個(gè)表面上形成光刻膠膜(圖中未示)。
然后，在光刻膠膜上形成用于顯露形成p型阱的區(qū)域的開口。
接著，采用光刻膠膜作為掩膜，在半導(dǎo)體襯底14中注入p型雜質(zhì)摻雜劑。因此，如圖14所示，在半導(dǎo)體襯底14上形成p型阱16p、58p。然后，除去光刻膠膜。
然后，通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
接著，在光刻膠膜上形成用于顯露形成n型阱的區(qū)域的開口(圖中未示出)。
然后，采用光刻膠膜作為掩膜，在半導(dǎo)體襯底14中注入n型雜質(zhì)摻雜劑。因此，在半導(dǎo)體襯底14上形成n型阱16n、58n。然后，除去光刻膠膜。
然后，通過例如旋涂法在整個(gè)表面形成光刻膠膜。
接著，在光刻膠膜上形成用于顯露器件區(qū)18a、18d、60a的開口。
然后，采用光刻膠膜作為掩膜，注入p型雜質(zhì)摻雜劑。因此，在器件區(qū)18b、18d、60a中形成溝道摻雜層(圖中未示)。溝道摻雜層用于控制閾值電壓。然后，除去光刻膠膜。
然后，通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
然后，在光刻膠膜上形成用于顯露器件區(qū)18a、18c、60b的開口。
接著，采用光刻膠膜作為掩膜，注入n型雜質(zhì)摻雜劑。因此，在器件區(qū)18a、18c、60b中形成溝道摻雜層(圖中未示出)。然后，除去光刻膠膜。
然后，通過例如熱氧化形成2nm厚的柵極絕緣膜22。
接著，通過例如CVD形成100nm厚的多晶硅膜。
然后，該多晶硅膜通過照相平版印刷術(shù)形成圖形。因此，形成柵極互連24a-24d、60(見圖15和圖16)。
接著，通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
然后，在光刻膠膜上形成用于顯露器件區(qū)18b、18d、60a的開口。
接著，采用光刻膠膜作為掩膜，通過例如離子注入法注入n型雜質(zhì)摻雜劑。該n型雜質(zhì)摻雜劑為As(砷)。離子注入的條件為例如加速電壓為1kev及劑量為1.5×1015cm-2。因此，形成n型輕摻雜擴(kuò)散層(圖中給未示出)。然后，除去光刻膠膜。
然后，通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
接著，在光刻膠膜上形成用于顯露器件區(qū)18a、18c、60b的開口。
然后，采用光刻膠膜作為掩膜，通過例如離子注入法注入p型雜質(zhì)摻雜劑。該p型雜質(zhì)摻雜劑為B(硼)。離子注入的條件為例如加速電壓為0.3kev及劑量為1.5×1015cm-2。因此，形成p型輕摻雜擴(kuò)散層(圖中未示出)。然后，除去光刻膠膜。
接著，通過例如CVD在整個(gè)表面上形成50nm厚的二氧化硅層。
然后，向后蝕刻二氧化硅層。因此，在柵極互連24、64的側(cè)壁上形成二氧化硅膜的側(cè)壁絕緣膜。此時(shí)，也蝕刻掉顯露的柵極絕緣膜22。
然后，通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
接著，在光刻膠膜上形成用于顯露器件區(qū)18b、18d、60a的開口。
然后，采用光刻膠膜作為掩膜，通過例如離子注入法注入n型雜質(zhì)摻雜劑。該n型雜質(zhì)摻雜劑為P(磷)。離子注入的條件為例如加速電壓為8kev及劑量為1.2×1016cm-2。因此，形成n型重?fù)诫s擴(kuò)散層(圖中未示出)和n型柵極。n型輕摻雜擴(kuò)散層和n型重?fù)诫s擴(kuò)散層構(gòu)成n型源極/漏極擴(kuò)散層32-37。然后，除去光刻膠膜。
通過例如旋涂法在整個(gè)表面形成光刻膠膜(圖中未示出)。
然后，在光刻膠膜上形成用于顯露器件區(qū)18a、18c、60b的開口(圖中未示出)。
然后，采用光刻膠膜作為掩膜，通過例如離子注入法注入p型雜質(zhì)摻雜劑。該p型雜質(zhì)摻雜劑為B(硼)。離子注入的條件為例如加速電壓為4kev及劑量為6×1015cm-2。因此，形成p型重?fù)诫s擴(kuò)散層(圖中未示出)和p型柵極。P型輕摻雜擴(kuò)散層和p型重?fù)诫s擴(kuò)散層構(gòu)成p型源極/漏極擴(kuò)散層28-31。然后，除去光刻膠膜。
接著，進(jìn)行峰值退火以激活雜質(zhì)摻雜劑。該熱處理溫度為例如1000℃。
然后，通過例如濺射法在整個(gè)表面上形成5nm厚的鈷層(圖中未示出)。
然后，進(jìn)行熱處理以使Co和Si起反應(yīng)。因此，在源極/漏極擴(kuò)散層28-37的露出的表面上形成硅化鈷的硅化物層(圖中未示出)。在柵極互連24、64的露出的表面上形成硅化鈷的硅化物層(圖中未示出)。然后，除去未反應(yīng)的鈷層。
然后，如圖17所示，通過例如CVD在整個(gè)表面上形成100nm厚的SiN膜的停止層38。
然后，通過例如等離子體增強(qiáng)CVD在整個(gè)表面上形成700nm厚的SiO2膜的層間絕緣膜40。
接著，通過例如CMP拋光層間絕緣膜40的表面，直到層間絕緣膜40的厚度降為例如約400nm。因此，層間絕緣膜40的表面被平面化。
然后，通過例如旋涂法在整個(gè)表面上形成80nm厚的逆反射膜(圖中未示出)。該逆反射膜由例如一種有機(jī)材料形成。
然后，通過例如旋涂法在整個(gè)表面上形成250nm厚的光刻膠膜(圖中未示出)。該光刻膠膜為例如正型ArF受激準(zhǔn)分子(excimer)抗蝕劑。
在曝光光刻膠膜中采用例如帶狀光。在帶狀光中，在照明系統(tǒng)的控光裝置上設(shè)置一環(huán)形開口。特別地，采用例如2/3帶狀光。σ值為例如0.567/0.850。數(shù)值孔徑NA為例如0.75。用于曝光光刻膠膜的曝光量為例如約350J/cm2。
用于曝光光刻膠膜的標(biāo)線為用于ArF受激準(zhǔn)分子激光器平版印刷術(shù)的網(wǎng)板型相移掩膜。傳輸率t為例如6％。
因此，在光刻膠膜上曝光圖形并顯影。因此，在光刻膠膜上形成最小尺寸約90nm的開口。
在光刻膠膜上曝光圖形中，輔助圖形(輔助圖形、散射環(huán)柵)可排列在用于形成接觸孔70a-70e的圖形附近。輔助圖形用以當(dāng)通過采用斜入射光進(jìn)行曝光時(shí)形成好的圖形。由此，更好地形成用以形成接觸孔70a-70e的圖形。
當(dāng)在光刻膠膜上形成地開口太大時(shí)，可以應(yīng)用有機(jī)膜，并且進(jìn)行熱處理以使有機(jī)膜貼附于開口的內(nèi)側(cè)壁上，由此使開口變小。此技術(shù)稱為收縮技術(shù)，并且在例如日本未審查專利申請公開號2003-131400的說明書中描述了該技術(shù)。
然后，采用光刻膠膜作為掩膜，并且采用停止層38作為蝕刻塞(etchingstopper)，蝕刻層間絕緣膜40。因此，在層間絕緣膜40中形成槽形開口42a-42j和接觸孔70a-70e。
然后，在除去槽形開口42a-42j中露出的停止層38和接觸孔70a-70e。
因此，在存儲單元區(qū)10中形成槽形開口42a-42j，并且在外圍電路區(qū)12形成接觸孔70a-70e(見圖18和圖19)。
其次，通過例如濺射法依次形成10nm厚的Ti膜和50nm厚的TiN膜。因此，形成Ti膜和TiN膜的阻擋層44。
然后，通過例如CVD形成200nm厚的鎢層46。
接著，通過例如CMP拋光鎢層46和阻擋層44，直到顯露出層間絕緣膜40的表面。因此，在槽形開口42a-42j中埋置接觸層48a-48j。在接觸孔70a-70e中埋置導(dǎo)電塞(接觸層)72a-72e。
接著，如圖20所示，通過例如CVD形成30nm厚SiC的停止層74。
然后，依次形成200nm厚的SiOC層，30nm厚的SiC層，150nm厚的二氧化硅層，100nm厚的氮化硅層和10nm厚的二氧化硅層。因此，形成SiOC層，SiC層，二氧化硅層，氮化硅層和二氧化硅層的層間絕緣膜76。
然后，通過例如旋涂法在整個(gè)表面上形成80nm厚的逆反射膜(圖中未示出)。逆反射膜例如由有機(jī)材料形成。
然后，通過例如旋涂法在整個(gè)表面上形成250nm厚的光刻膠膜(圖中未示出)。光刻膠膜為例如正型ArF受激準(zhǔn)分子抗蝕劑。
接著，通過照相平版印刷術(shù)曝光并顯影光刻膠膜。用于曝光和顯影的條件與用于形成例如槽形開口42a-42j和接觸孔70a-70e的光刻膠膜的曝光和顯影的條件相同。
然后，采用光刻膠膜作為掩膜，并且采用停止層74作為蝕刻塞，蝕刻層間絕緣膜76。因此，在層間絕緣膜中76中形成用于埋置互連50a-50j、84a-84f的槽形開口78a-78j、82a-82f(見圖21和圖22)。
接著，蝕刻掉在槽形開口78a-78j、82a-82f中顯露的停止層74。
然后，通過例如濺射法在整個(gè)表面上形成20nm厚的比如Ta(鉭)的阻擋層80。
接著，通過例如電鍍形成約1μm厚的Cu(銅)層81。
然后，通過例如CMP拋光Cu層81和阻擋層80，直到顯露出層間絕緣膜76的表面。因此，在槽形開口78a-78j、82a-82f中相應(yīng)埋置Cu層81和阻擋層80的互連50a-50j、84a-84f。
在本實(shí)施例中，通過埋置在層間絕緣膜40中的接觸層48a連接?xùn)艠O互連24a、負(fù)載晶體管L2的源極/漏極擴(kuò)散層28和驅(qū)動晶體管D2的源極/漏極擴(kuò)散層34，并且通過埋置在層間絕緣膜40中的接觸層48b連接?xùn)艠O互連24b、負(fù)載晶體管L1的源極/漏極擴(kuò)散層30和驅(qū)動晶體管D2的源極/漏極擴(kuò)散層32?？梢钥紤]互連50a、50b等沒有形成在層間絕緣膜40上。
然而，即使當(dāng)在存儲單元區(qū)10中的層間絕緣膜40中埋置此接觸層48時(shí)，在存儲單元區(qū)10中的層間絕緣膜40上形成互連50是非常重要的。在本實(shí)施例中，由于下述原因，在存儲單元區(qū)10中的層間絕緣膜40上形成互連50。
也就是說，在幾十微米-幾百微米的方形區(qū)域中，當(dāng)沒有圖形出現(xiàn)時(shí)，圖形占空比為10-20％和更低，或者圖形占空比為80％或更高，當(dāng)通過CMP拋光互連材料時(shí)，在襯底表面上形成一大的臺階。當(dāng)在外圍電路區(qū)12中的互連層40上形成互連84、并且在存儲單元區(qū)10中在層間絕緣膜40上未形成互連50時(shí)，在存儲單元區(qū)10形成一臺階。在此后步驟中的形成上面的互連圖形過程中，由于在存儲單元區(qū)10形成的臺階，當(dāng)曝光存儲單元區(qū)10或外圍電路區(qū)12時(shí)，圖形焦點(diǎn)沒有對準(zhǔn)。因此，形成好的上面的互連是很困難的，這降低了半導(dǎo)體器件的可靠性，并且引起產(chǎn)量下降。
在本實(shí)施例中，當(dāng)通過CMP拋光互連材料以在存儲單元區(qū)10中層間絕緣膜40上形成互連50時(shí)，可以防止在襯底表面上形成大的臺階。由此，本實(shí)施例能夠制造具有高可靠性及高產(chǎn)量的半導(dǎo)體器件。
由此，制造根據(jù)本實(shí)施例的半導(dǎo)體器件。
參考圖23至圖28說明根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件及用于制造該半導(dǎo)體器件的方法。圖23為根據(jù)本實(shí)施例的半導(dǎo)體器件的剖面圖。圖24為根據(jù)本實(shí)施例的半導(dǎo)體器件的平面圖。本實(shí)施例與圖1至圖22中所示的根據(jù)第一實(shí)施例的半導(dǎo)體器件和用于制造該半導(dǎo)體器件的方法的相同部分以相同的標(biāo)號表示，而不再重復(fù)或簡化他們的說明。
(半導(dǎo)體器件)首先，參考圖23和圖24說明根據(jù)本實(shí)施例的半導(dǎo)體器件。
根據(jù)本實(shí)施例的半導(dǎo)體器件的主要特征在于不僅在存儲單元區(qū)10而且在外圍電路區(qū)12的層間絕緣膜40中形成槽形開口86a-86g，并且在槽形開口86a-86g中埋置接觸層88a-88g。
該存儲單元區(qū)10與圖1和圖2中所示的半導(dǎo)體器件的存儲單元區(qū)相同，并且省略其說明。
然后，說明外圍電路區(qū)12。
如圖23和圖24所示，在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層67a和器件區(qū)60c的槽形開口86a。在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層68a和器件區(qū)60d的槽形開口86b。在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層67b的槽形開口86c。在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層68b的槽形開口86d。在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層67b的槽形開口86e。在層間絕緣膜40中形成用于顯露源極/漏極擴(kuò)散層68b的槽形開口86f。在層間絕緣膜40中形成用于顯露柵極互連64的槽形開口86g。
在槽形開口86a-86g中埋置阻擋層44和鎢層46的接觸層88a-88g。
在埋置有接觸層88a-88g的層間絕緣膜上，形成停止層74和層間絕緣膜76。
在層間絕緣膜76和停止層74中形成用于顯露接觸層88a的槽形開口90a。沿接觸層88a形成槽形開口90a。在層間絕緣膜76和停止層74中形成用于顯露接觸層88g的槽形開口90b。沿接觸層88g形成槽形開口90b。在層間絕緣膜76和停止層74中形成用于顯露接觸層88c、88d、88g的槽形開口90c。沿接觸層88c、88d、88g形成槽形開口90c。在層間絕緣膜76和停止層74中形成用于顯露接觸層88c、88d、88g的槽形開口90d。沿接觸層88c、88d、88g形成槽形開口90d。在層間絕緣膜76和停止層74中形成用于顯露接觸層88e、88f的槽形開口90e。沿接觸層88e、88f形成槽形開口90e。在層間絕緣膜76和停止層74中形成用于顯露接觸層88b的槽形開口90f。沿接觸層88b形成槽形開口90f。
在對應(yīng)的槽形開口90a-90f中埋置接觸層92a-92f。
這樣，構(gòu)成根據(jù)本實(shí)施例的半導(dǎo)體器件。
根據(jù)本實(shí)施例的半導(dǎo)體器件的主要特征在于不僅在存儲單元區(qū)10而且在外圍電路區(qū)12形成槽形開口86a-86g，并且在槽形開口86a-86g中埋置接觸層88a-88g。用于埋置接觸層88a-88g的開口86a-86g形成為槽形，這允許即使微粉化時(shí)其仍可成功地形成。由此，根據(jù)本實(shí)施例，甚至可微粉化外圍電路區(qū)12，而不會降低可靠性和產(chǎn)量。
(用于制造半導(dǎo)體器件的方法)接著，參考圖25至圖28說明用于制造根據(jù)本實(shí)施例的半導(dǎo)體器件的方法。圖25為用于制造半導(dǎo)體器件的方法步驟中的半導(dǎo)體器件的剖面圖，其顯示了該方法(1部分)。圖26為對應(yīng)圖25所示的圖形的外圍電路區(qū)的平面圖。圖27為用于制造半導(dǎo)體器件的方法步驟中的半導(dǎo)體器件的剖面圖，其顯示了該方法(2部分)。圖28為對應(yīng)圖27所示的圖形的外圍電路區(qū)的平面圖。
首先，一直到平面化層間絕緣膜40的表面的步驟包括層間絕緣表面平面化步驟的各步驟與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法步驟相同，并且將不重復(fù)其說明。
然后，通過例如旋涂法在整個(gè)表面上形成80nm厚的逆反射膜(圖中未示)。逆反射膜由例如一種有機(jī)材料形成。
然后，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過例如旋涂法在整個(gè)表面上形成250nm厚的光刻膠膜(圖中未示出)。如第一實(shí)施例中的一樣，光刻膠膜為例如正型ArF受激準(zhǔn)分子抗蝕劑。
如同用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法一樣，采用例如帶狀光來曝光光刻膠膜。帶狀光為例如2/3帶狀光。σ值為例如0.567/0.850。數(shù)值孔徑NA為例如0.75。用于曝光光刻膠膜的曝光量為例如約350J/cm2。
如同在用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法一樣，用于曝光光刻膠膜的標(biāo)線為用于ArF受激準(zhǔn)分子激光器平版印刷術(shù)的網(wǎng)板型相移掩膜。傳輸率t為例如6％。
因此，在光刻膠膜上曝光圖形并顯影。這樣，在光刻膠膜上形成最小尺寸約90nm的開口。
然后，采用光刻膠膜作為掩膜，并且采用停止層38作為蝕刻塞，蝕刻層間絕緣膜40。因此，在層間絕緣膜40中形成槽形開口42a-42j和槽形開口86a-86g(見圖18，25，26)。
接著，蝕刻掉在槽形開口42、86中顯露的停止層38。
因此，在存儲單元區(qū)10中形成槽形開口42a-42j，并且在外圍電路區(qū)12形成槽形開口86a-86g。
然后，通過例如濺射法依次放置10nm厚的Ti膜和50nm厚的TiN膜，以形成Ti膜和TiN膜的阻擋層44。
然后，通過例如CVD形成200nm厚的鎢層46。
然后，通過例如CMP拋光鎢層46和阻擋層44，直到顯露出層間絕緣膜40的表面。因此，在槽形開口42a-42j中埋置接觸層48a-48j。在槽形開口86a-86g中埋置接觸層88a-88g。
然后，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過例如CVD由30nm厚SiC層形成停止層74(見圖27)。
接著，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過例如CVD依次形成200nm厚的SiOC層，30nm厚的SiC層，150nm厚的二氧化硅層，100nm厚的氮化硅層和10nm厚的二氧化硅層。因此，形成SiOC層，SiC層，二氧化硅層，氮化硅層和二氧化硅層的層間絕緣膜76。
然后，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過例如旋涂法在整個(gè)表面上形成80nm厚的逆反射膜(圖中未示出)。逆反射膜由例如一種有機(jī)材料形成。
接著，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過例如旋涂法在整個(gè)表面上形成250nm厚的光刻膠膜(圖中未示出)。光刻膠膜為例如為正型ArF受激準(zhǔn)分子抗蝕劑。
然后，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，通過照相平版印刷術(shù)曝光并顯影光刻膠膜。用于曝光和顯影的條件與用于曝光和顯影形成例如槽形開口42a-42i、86a-86g的光刻膠膜的條件相同。
接著，以與用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件的方法中相同的方式，采用光刻膠膜作為掩膜，并且采用停止層74作為蝕刻塞，蝕刻層間絕緣膜76。因此，在層間絕緣膜中76中形成用于埋置互連50a-50j，92a-92f的槽形開口78a-78j，90a-90f(見圖21和圖28)。
然后，蝕刻掉在槽形開口78a-78j、90a-90f中顯露的停止層74。
接著，通過例如濺射法在整個(gè)表面上形成20nm厚的例如Ta(鉭)的阻擋層80。
然后，通過例如電鍍形成約1μm厚的Cu(銅)層81。
然后，通過例如CMP拋光Cu層81和阻擋層80，直到顯露出層間絕緣膜76的表面。因此，在槽形開口78a-78j、90a-90f中埋置Cu層81和阻擋層80的互連50a-50j、92a-92f。
由此，制造根據(jù)本實(shí)施例的半導(dǎo)體器件。
參考圖29說明根據(jù)本發(fā)明的第三實(shí)施例的半導(dǎo)體器件。圖29為根據(jù)本實(shí)施例的半導(dǎo)體器件的平面圖。本實(shí)施例與根據(jù)第一或第二實(shí)施例的半導(dǎo)體器件和用于制造該半導(dǎo)體器件的方法的相同部分以相同的標(biāo)號表示，而不再重復(fù)或簡化他們的說明。
根據(jù)本實(shí)施例的半導(dǎo)體器件的主要特征在于在靠近柵極互連24a、24b的區(qū)域沿柵極互連24a、24b的軸向?qū)堑匦纬山佑|層48a、48b。
如圖29所示，在遠(yuǎn)離柵極互連24a的區(qū)域沿柵極互連24b、及在靠近柵極互連24a的區(qū)域沿柵極互連24a、24b的軸向?qū)堑匦纬山佑|層48a。
在遠(yuǎn)離柵極互連24b的區(qū)域沿柵極互連24a、及在靠近柵極互連24b的區(qū)域沿柵極互連24a、24b的軸向?qū)堑匦纬山佑|層48b。
如在第一和第二實(shí)施例中一樣，在埋置有接觸層48a-48j的層間絕緣膜40上形成停止層74和層間絕緣膜76(見圖1)。
在停止層74和層間絕緣膜76中形成用于顯露接觸層48a-48j的槽形開口78a-78j。沿接觸層48a-48j形成槽形開口78a-78j。
在槽形開口78a-78j中埋置互連50a-50j。沿接觸層48a-48j形成互連50a-50j。
在本實(shí)施例中，在靠近柵極互連24a的區(qū)域沿柵極互連24a的軸向?qū)堑匦纬山佑|層48a，由此即使當(dāng)在形成圖形中出現(xiàn)不對準(zhǔn)，也能夠通過接觸層48a成功地連接?xùn)艠O互連24a、源極/漏極擴(kuò)散層28和源極/漏極擴(kuò)散層29。在靠近柵極互連24b的區(qū)域沿柵極互連24b的軸向?qū)堑匦纬山佑|層48b，由此即使當(dāng)在形成圖形中出現(xiàn)不對準(zhǔn)，也能溝通過接觸層48b成功地連接?xùn)艠O互連24b、源極/漏極擴(kuò)散層30和源極/漏極擴(kuò)散層32。在形成柵極互連24a、24b過程中，當(dāng)柵極互連24a、24b的圖形的前端往回退時(shí)，也能夠成功地連接?xùn)艠O互連24a、源極/漏極擴(kuò)散層28和源極/漏極擴(kuò)散層34，并且能夠成功地連接?xùn)艠O互連24b、源極/漏極擴(kuò)散層30和源極/漏極擴(kuò)散層32。這樣，根據(jù)本實(shí)施例的半導(dǎo)體器件具有高可靠性和高產(chǎn)量。
(改型)然后，通過參考圖30說明根據(jù)本實(shí)施例的半導(dǎo)體器件的改型。圖30為根據(jù)該改型的半導(dǎo)體器件的平面圖。
根據(jù)該改型的半導(dǎo)體器件的主要特征在于在靠近柵極互連24a、24b的區(qū)域沿柵極互連24a、24b的軸向?qū)堑匦纬山佑|層48a、48b，并且與柵極互連24a、24b線性平行的形成互連50a、50b。
如圖30所示，與柵極互連24a、24b線性平行地形成互連50a、50b。
在該改型中，互連50a、50b形成為線性，這方有助于形成用于使互連50a、50b形成圖形的光掩膜。由此，本實(shí)施例有助于減少成本。
參考圖31說明根據(jù)本發(fā)明的第四實(shí)施例的半導(dǎo)體器件。圖31為根據(jù)本實(shí)施例的半導(dǎo)體器件的平面圖。本實(shí)施例與圖1至圖30中所示的根據(jù)第一至第三實(shí)施例的半導(dǎo)體器件和用于制造該半導(dǎo)體器件的方法的相同部分以相同的標(biāo)號表示，而不重復(fù)或簡化他們的說明。
根據(jù)本實(shí)施例的半導(dǎo)體器件的主要特征在于在用于顯露下面的互連的槽形開口中埋置接觸層，并且通過埋置在槽形開口中的接觸層連接下面的互連和上面的互連。
在下面的互連94上形成未示出的層間絕緣膜。
在該層間絕緣膜中形成用于顯露下面的互連94的槽形開口96。沿下面的互連94形成槽形開口96。槽形開口96可大于下面的互連94。在槽形開口96中埋置接觸層98。
在埋置有接觸層98的層間絕緣膜(圖中未示出)上埋置上面的互連99。
因此，構(gòu)成根據(jù)本實(shí)施例的半導(dǎo)體器件。
如上所述，在用于顯露下面的互連94的槽形開口96中埋置接觸層98，并且可通過埋置在槽形開口96中的接觸層98連接下面的互連96和上面的互連99。如上所述，即使當(dāng)微粉化時(shí)，仍可以成功地形成槽形開口96，并且接觸層98可成功地埋置在槽形開口96中。因此，可微粉化根據(jù)本實(shí)施例的半導(dǎo)體器件而不降低可靠性和產(chǎn)量。
(改型)然后，通過參考圖32說明根據(jù)本實(shí)施例的改型的半導(dǎo)體器件。圖32為根據(jù)該改型的半導(dǎo)體器件的平面圖。
根據(jù)該改型的半導(dǎo)體器件的主要特征在于在較寬區(qū)域形成槽形開口96，由此增加依槽形開口96的圖形占空比。
如圖32所示，在該改型中，槽形開口96的長度比圖31中所示的半導(dǎo)體器件的槽形開口更長。在連接下面的互連94和上面的互連99的位置形成槽形開口96，并且在槽形開口96中埋置接觸層98。
因此，構(gòu)成根據(jù)該改型的半導(dǎo)體器件。
根據(jù)該改型，增加了依槽形開口96的圖形占空比，由此當(dāng)曝光槽形開口96的圖形時(shí)，能夠形成好的圖形。當(dāng)在槽形開口96中埋置接觸層98時(shí)，通過CMP能夠防止襯底表面形成大的臺階。
本發(fā)明不限于上述實(shí)施例，并且可覆蓋其他各種改型。
例如，上述實(shí)施例可通過SRAM的方式說明。然而，本發(fā)明的原理不限于SRAM并可應(yīng)用于任何半導(dǎo)體器件。
權(quán)利要求
1.一種半導(dǎo)體器件，包括一柵極互連，形成在半導(dǎo)體襯底上，并包括一柵極，在該柵極互連與該半導(dǎo)體襯底之間形成有一柵極絕緣膜；一第一源極/漏極擴(kuò)散層，形成在靠近該柵極互連端部的該半導(dǎo)體襯底中；一第二源極/漏極擴(kuò)散層，形成在遠(yuǎn)離該柵極互連和該第一源極/漏極擴(kuò)散層的該半導(dǎo)體襯底中；一絕緣膜，形成在該柵極互連、該第一源極/漏極擴(kuò)散層和該第二源極/漏極擴(kuò)散層上，并具有一用以整體顯露該柵極互連、該第一源極/漏極擴(kuò)散層之一和該第二源極/漏極擴(kuò)散層之一的槽形開口；及一接觸層，埋置在該槽形開口中。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其中該柵極為在該半導(dǎo)體襯底上形成的第一晶體管的柵極，該第一源極/漏極擴(kuò)散層為在該半導(dǎo)體襯底上形成的第二晶體管的源極/漏極擴(kuò)散層，及該第二源極/漏極擴(kuò)散層為在該半導(dǎo)體襯底上形成的第三晶體管的源極/漏極擴(kuò)散層。
3.一種半導(dǎo)體器件，包括一存儲單元，該存儲單元包括第一反相器及第二反相器，該第一反相器包括第一負(fù)載晶體管和第一驅(qū)動晶體管，該第二反相器包括第二負(fù)載晶體管和第二驅(qū)動晶體管，該半導(dǎo)體器件還包括一柵極互連，形成在一半導(dǎo)體襯底上，并且包括該第一負(fù)載晶體管的柵極和該第一驅(qū)動晶體管的柵極；一絕緣膜，形成在該柵極互連上，并且該絕緣膜中形成有一槽形開口，該槽形開口整體顯露該柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層之一及該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層之一；及一接觸層，埋置在該槽形開口中。
4.如權(quán)利要求3所述的半導(dǎo)體器件，還包括一沿該接觸層在該接觸層上形成的互連。
5.如權(quán)利要求3所述的半導(dǎo)體器件，其中還包括另一個(gè)柵極互連，該柵極互連形成在該半導(dǎo)體襯底上，并且包括該第二負(fù)載晶體管的柵極和該第二驅(qū)動晶體管的柵極，及其中，在該絕緣膜上形成另一個(gè)槽形開口，所述另一個(gè)槽形開口整體顯露所述的另一個(gè)柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層之一及該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層之一，及在所述的另一個(gè)槽形開口中埋置另一接觸層。
6.如權(quán)利要求5所述的半導(dǎo)體器件，還包括沿所述的另一接觸層在所述另一接觸層上形成的另一個(gè)互連。
7.如權(quán)利要求3所述的半導(dǎo)體器件，其中還包括一外圍電路晶體管，該外圍電路晶體管形成在用于形成存儲單元的存儲單元區(qū)的外圍處的半導(dǎo)體襯底上，及其中，在該絕緣膜中形成用于顯露該外圍電路晶體管的柵極或源極/漏極擴(kuò)散層的另一個(gè)開口，及在所述的另一個(gè)開口中埋置另一接觸層。
8.如權(quán)利要求7所述的半導(dǎo)體器件，還包括另一個(gè)互連，形成在該絕緣膜上，并連接至所述的另一接觸層。
9.如權(quán)利要求7所述的半導(dǎo)體器件，其中所述的另一個(gè)開口形成為槽形。
10.如權(quán)利要求9所述的半導(dǎo)體器件，還包括沿所述的另一接觸層在所述的另一接觸層上形成的另一個(gè)互連。
11.如權(quán)利要求3所述的半導(dǎo)體器件，其中在該絕緣膜中形成另一個(gè)用于顯露該第一負(fù)載晶體管的其他源極/漏極擴(kuò)散層的槽形開口，及在所述的另一個(gè)開口中埋置另一接觸層。
12.如權(quán)利要求3所述的半導(dǎo)體器件，其中在該絕緣膜中形成另一個(gè)用于顯露該第一驅(qū)動晶體管的其他源極/漏極擴(kuò)散層的槽形開口，及在所述的另一個(gè)開口中埋置另一接觸層。
13.如權(quán)利要求3所述的半導(dǎo)體器件，其中該存儲單元還包括一用于控制該第一反相器和該第二反相器的傳輸晶體管，在該絕緣膜中形成另一個(gè)用于顯露該傳輸晶體管的柵極或源極/漏極擴(kuò)散層的槽形開口，及在所述的另一個(gè)開口中埋置另一接觸層。
14.如權(quán)利要求3所述的半導(dǎo)體器件，其中在遠(yuǎn)離該柵極互連的區(qū)域中沿所述的另一個(gè)柵極互連、及在靠近該柵極互連的區(qū)域中與該柵極互連的軸向成對角地形成該開口，該另一柵極互連包括所述第一負(fù)載晶體管的所述柵極和所述第一驅(qū)動晶體管的所述柵極。
15.如權(quán)利要求3所述的半導(dǎo)體器件，還包括另一個(gè)互連，形成在該半導(dǎo)體襯底上；另一絕緣膜，形成在所述的另一個(gè)互連上，并且其中具有另一個(gè)槽形開口，所述的另一個(gè)槽形開口露出所述的另一個(gè)互連；另一接觸層，埋置在所述的另一個(gè)開口中；及又一個(gè)互連，形成在所述的另一絕緣膜上并且連接至所述的另一接觸層。
16.一種用于制造一半導(dǎo)體器件的方法，該半導(dǎo)體器件包括第一反相器和第二反相器，該第一反相器包含第一負(fù)載晶體管和第一驅(qū)動晶體管，該第二反相器包含第二負(fù)載晶體管和第二驅(qū)動晶體管，該方法還包括步驟如下在一半導(dǎo)體襯底上形成包括該第一負(fù)載晶體管的柵極和該第一驅(qū)動晶體管的柵極的第一柵極互連和包括該第二負(fù)載晶體管的柵極和該第二驅(qū)動晶體管的柵極的第二柵極互連；在各個(gè)柵極的兩側(cè)的半導(dǎo)體襯底中形成一源極/漏極擴(kuò)散層；在該半導(dǎo)體襯底、該第一柵極互連和該第二柵極互連上形成一絕緣膜；在該絕緣膜上形成用于整體顯露該第一柵極互連、該第二負(fù)載晶體管的源極/漏極擴(kuò)散層之一和該第二驅(qū)動晶體管的源極/漏極擴(kuò)散層之一的第一槽形開口；和用于整體顯露該第二柵極互連、該第一負(fù)載晶體管的源極/漏極擴(kuò)散層之一和該第一驅(qū)動晶體管的源極/漏極擴(kuò)散層之一的第二槽形開口；及在該第一開口和該第二開口中埋置一接觸層。
17.如權(quán)利要求16所述的用于制造一半導(dǎo)體器件的方法，其中在形成第一柵極互連和第二柵極互連的步驟中，在用于形成存儲單元的存儲單元區(qū)的外圍處的半導(dǎo)體襯底上形成外圍電路晶體管的柵極，在形成源極/漏極擴(kuò)散層的步驟中，在該外圍電路晶體管的該柵極的兩側(cè)的該半導(dǎo)體襯底上形成該外圍電路晶體管的源極/漏極擴(kuò)散層，在形成該第一開口和該第二開口的步驟中，形成用于顯露該外圍電路晶體管的該柵極的第三開口和用于顯露該外圍電路晶體管的該源極/漏極擴(kuò)散層的第四開口；及在埋置另一接觸層的步驟中，在該第三開口和該第四開口中埋置另一接觸層。
18.如權(quán)利要求17所述的用于制造一半導(dǎo)體器件的方法，其中在形成第一開口和第二開口的步驟中，該第三開口和該第四開口分別形成為槽形。
19.如權(quán)利要求17所述的用于制造一半導(dǎo)體器件的方法，在埋置接觸層的步驟后，包括步驟在該絕緣膜上形成另一絕緣膜；在所述的另一絕緣膜上分別沿所述接觸層形成用于分別顯露所述接觸層的第五槽形開口；形成用于分別顯露所述的另一接觸層的第六槽形開口；及分別在該第五開口和該第六開口中埋置互連。
全文摘要
提供半導(dǎo)體器件及其制造方法，半導(dǎo)體器件包括柵極互連24a，形成在半導(dǎo)體襯底14上，并包括柵極，柵極互連與半導(dǎo)體襯底間形成柵極絕緣膜22；靠近柵極互連24a端部形成的第一源極/漏極擴(kuò)散層28；遠(yuǎn)離柵極互連24a及第一源極/漏極擴(kuò)散層28形成的第二源極/漏極擴(kuò)散層34；柵極互連24a、第一源極/漏極擴(kuò)散層28和第二源極/漏極擴(kuò)散層34上形成的絕緣膜40，并形成槽形開口42a，整體顯露柵極互連24a、第一源極/漏極擴(kuò)散層28之一和第二源極/漏極擴(kuò)散層34之一；槽形開口42a中埋置的接觸層48a。能成功形成用于埋置接觸層48a的槽形開口42a。由此，可提供實(shí)現(xiàn)微粉化而不會降低可靠性和產(chǎn)量的半導(dǎo)體器件。
文檔編號H01L27/11GK1585131SQ20041003144
公開日2005年2月23日 申請日期2004年3月31日 優(yōu)先權(quán)日2003年8月22日
發(fā)明者南孝宜, 說田雄二 申請人:富士通株式會社