專(zhuān)利名稱(chēng)：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的涉及具備電容器，特別是具備MIM(金屬-絕緣體-金屬)電容器的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
伴隨著通信技術(shù)的進(jìn)步，近些年來(lái)已將許多個(gè)人計(jì)算機(jī)(PC)和個(gè)人數(shù)字助理(PDA)連接到網(wǎng)絡(luò)上使用。人們預(yù)測(cè)今后還會(huì)將許多家電產(chǎn)品(錄像機(jī)、冰箱、空調(diào)等)也連接到網(wǎng)絡(luò)上使用。
在用這樣的多個(gè)設(shè)備形成網(wǎng)絡(luò)的情況下，特別是在一般家庭內(nèi)，人們認(rèn)為在辦公室等中進(jìn)行的每一個(gè)設(shè)備間布設(shè)LAN電纜構(gòu)成網(wǎng)絡(luò)的方法已不能適用，利用無(wú)線(xiàn)的無(wú)線(xiàn)連接將成為今后的主流。因此，人們認(rèn)為今后要給大多數(shù)的LSI芯片附加上RF通信功能。
這種的LSI，從前要用多個(gè)芯片構(gòu)成。例如，要用RF模擬器件(SiGe-BiCMOS等)的芯片和CMOS邏輯器件的芯片構(gòu)成。在個(gè)人數(shù)字助理等的情況下，由于重視小型化，故上述LSI要求RF混合裝載LSI的小型化。在RF混合裝載LSI的情況下，RF模擬器件和CMOS邏輯器件被單芯片化。
為了使RF模擬器件和CMOS邏輯器件單芯片化，就需要實(shí)現(xiàn)兩器件的制造工藝的合并。RRF模擬器件，由電阻、電感、電容器等構(gòu)成。CMOS邏輯器件則由多個(gè)MOS晶體管構(gòu)成。因此，要想實(shí)現(xiàn)RF混合裝載LSI，就需要以CMOS邏輯工藝為基礎(chǔ)，將RF模擬器件的工藝合并到其中，開(kāi)發(fā)新的RF-CMOS工藝。
在實(shí)現(xiàn)兩工藝的合并時(shí)，首先成為問(wèn)題的是MIM電容器的結(jié)構(gòu)及其工藝。其理由如下。
作為RF混合裝載LSI中的RF模擬器件用的MIM電容器的特征之一，可以舉出電容器面積大到數(shù)百平方微米這件事。為此，電容器面積的減小，就是說(shuō)，每一單位面積的電容器容量的增加，對(duì)于芯片面積的削減化和電路的Q值的增加都是非常重要的。
此外，RF模擬器件用的MIM電容器要求良好的配對(duì)性。這是因?yàn)镽F模擬電路包括使用對(duì)稱(chēng)的電路獲得輸出的差分的運(yùn)算電路，要對(duì)運(yùn)算電路使用的電容器，電容量和應(yīng)答特性都必須以非常高的精度一致的緣故。
為了提高面積大的MIM電容器的容量密度，從前一直在DRAM電容器中使用著的使電極3維化以加大側(cè)面積的手法是無(wú)效的。其理由如下。
DRAM電容器從上邊看的面積(S1)非常小，故在使電極3維化以加大側(cè)面積(S2)的情況下，S2/S1之比就變得非常高。為此，在DRAM的電容器的情況下，采用使電極3維化的辦法，就可以容易地增加容量密度。
另一方面，要在RF混合裝載LSI中使用的電容器，由于與DRAM的電容器比較，S1非常大，即便是多少加大S2，S2/S1之比也不會(huì)變成為多么大。為了僅僅采用將電極加工成柱狀以加大側(cè)面積的辦法來(lái)充分地加大S2/S1之比，就需要數(shù)十微米高度的電極。但是，這樣高的電極是不現(xiàn)實(shí)的。
作為加大S2而不使用這樣高的電極的方法，人們知道在電極的側(cè)面上形成多個(gè)微細(xì)的凹凸的方法。但是。在使用具有這樣的復(fù)雜形狀的電極的情況下，要實(shí)現(xiàn)具有良好配對(duì)性的MIM電容器是困難的。
作為增加容量密度而不使電極3維化的別的手法，可以考慮作為MIM電容器的電介質(zhì)膜的材料，取代從前一直使用的氮化硅，使用鉭氧化物(Ta2O5)、鈮氧化物(Nb2O5)或鈦酸鋇等的高電介質(zhì)材料(例如，專(zhuān)利文獻(xiàn)1、2)。但是，在使用這樣的電介質(zhì)材料的情況下，本發(fā)明人發(fā)現(xiàn)存在著后述那樣的問(wèn)題。
特開(kāi)2000-183289號(hào)公報(bào)[專(zhuān)利文獻(xiàn)2]特開(kāi)2000-208720號(hào)公報(bào)

發(fā)明內(nèi)容
如上所述，作為增加RF混合裝載LSI中的RF模擬器件用的MIM電容器的容量密度的手法，人們知道使電極3維化，或者在電極的側(cè)面形成多個(gè)微細(xì)的凹凸的方法。但是，前者的手法由于需要數(shù)十微米高度的電極故是不現(xiàn)實(shí)的，后者的手法要實(shí)現(xiàn)良好配對(duì)性是困難的。
本發(fā)明就是考慮到上述事實(shí)而發(fā)明的。其目的在于提供易于實(shí)現(xiàn)MIM電容器的容量密度的增加的半導(dǎo)體器件及其制造方法。
在要在本專(zhuān)利中公開(kāi)的發(fā)明之內(nèi)，簡(jiǎn)單說(shuō)來(lái)代表性的發(fā)明的概要如下。
就是說(shuō)，為了實(shí)現(xiàn)上述目的，本發(fā)明的半導(dǎo)體器件，其特征在于具備半導(dǎo)體襯底，和在上述半導(dǎo)體襯底的上方設(shè)置的電容器，上述電容器，具備含有金屬的下部電極，在上述下部電極的上方設(shè)置的，含有鉭氧化物或鈮氧化物，在上表面上含有凸部的第1電介質(zhì)膜，在上述第1電介質(zhì)膜的上述凸部的上方設(shè)置的，含有金屬的上部電極，在上述下部電極和上述第1電介質(zhì)膜之間設(shè)置，介電常數(shù)比上述第1電介質(zhì)膜小的第2電介質(zhì)膜，在上述第1電介質(zhì)膜的上述凸部與上述上部電極之間設(shè)置的，介電常數(shù)比上述第1電介質(zhì)膜小的第3電介質(zhì)膜。
此外，本發(fā)明的半導(dǎo)體器件的制造方法，其特征在于；具有如下的工序準(zhǔn)備半導(dǎo)體襯底的工序；在上述半導(dǎo)體襯底的上方，形成具備含有金屬的下部電極，含有疊層電介質(zhì)膜和比上述下部電極小的含有金屬的上部電極的電容器的工序，上述形成電容器的工序，具有形成將成為上述下部電極的第1導(dǎo)電膜的工序；既是在上述第1導(dǎo)電膜上，形成含有鉭氧化物或鈮氧化物的第1電介質(zhì)膜、介電常數(shù)比上述第1電介質(zhì)膜更小的第2和第3電介質(zhì)膜的工序，而且，又是在上述第1導(dǎo)電膜上，按照上述第2電介質(zhì)膜、上述第1電介質(zhì)膜、上述第3電介質(zhì)膜的順序形成這些電介質(zhì)膜的工序；在上述第3電介質(zhì)膜上形成將成為上述上部電極的第2導(dǎo)電膜的工序；刻蝕上述第2導(dǎo)電膜，形成上述上部電極的工序；刻蝕上述第3電介質(zhì)膜，除去比上述上部電極的側(cè)面更往外側(cè)的部分的上述第3電介質(zhì)膜的工序；刻蝕上述第1電介質(zhì)膜，以除去既是從上述第1電介質(zhì)膜的上表面一直到上述第1電介質(zhì)膜的途中為止的部分，而且，又是比上述上部電極的側(cè)面更往外側(cè)的部分的上述第1電介質(zhì)膜的工序。
本發(fā)明的上述和其它的目的和新的特征，借助于在本說(shuō)明書(shū)的講述和附圖將會(huì)弄得明白。
如上所詳述，倘采用本發(fā)明的，則可以實(shí)現(xiàn)易于實(shí)現(xiàn)MIM電容器的容量密度的增加的半導(dǎo)體器件及其制造方法。


圖1示出了由現(xiàn)有的電容器產(chǎn)生的電力線(xiàn)。
圖2示出了實(shí)施形態(tài)1的MIM電容器的結(jié)構(gòu)和電力線(xiàn)。
圖3是示出了實(shí)施形態(tài)1的裝置中的MIM電容器的剖面圖。
圖4是示出了含有實(shí)施形態(tài)2的MIM電容器的半導(dǎo)體器件的制造工序的剖面圖。
圖5是示出了接在圖4后邊的半導(dǎo)體器件的制造工序的剖面圖。
圖6是示出了含有實(shí)施形態(tài)2的MIM電容器的半導(dǎo)體器件的剖面圖。
圖7是比較例1～7的MIM電容器的剖面圖。
符號(hào)說(shuō)明1...下部電極、2...第1電介質(zhì)膜、3...上部電極、4...第2電介質(zhì)膜、5...第3電介質(zhì)膜、6...電力線(xiàn)、7...層間絕緣膜、11...硅襯底、12...元件隔離區(qū)、13…柵極電極部分、14...源極/漏極區(qū)、15...層間絕緣膜、16...插針、17...硅氮化膜、18...層間絕緣膜、19...勢(shì)壘金屬膜、21...布線(xiàn)和插針(DD布線(xiàn))、22...硅氮化膜、23...勢(shì)壘金屬膜、24...DD布線(xiàn)、25...硅氮化膜、26...層間絕緣膜、27...勢(shì)壘金屬膜、28...DD布線(xiàn)、29...硅氮化膜、30...鈦膜(下部電極)、31...鈦氮化物膜(下部電極)、32...第2電介質(zhì)膜、33...第1電介質(zhì)膜、34...第3電介質(zhì)膜、35...鈦氮化物膜(上部電極)、36...硅氮化膜、37、38...抗蝕劑圖形、39...層間絕緣膜(第4電介質(zhì)膜)、401、402...引出電極。
具體實(shí)施方案首先，對(duì)成為本發(fā)明的基礎(chǔ)的本發(fā)明者的研究結(jié)果和探討結(jié)果進(jìn)行說(shuō)明。
如上所述，作為增加容量密度而不使電極3維化的手法，作為MIM電容器的電介質(zhì)膜的材料，可以考慮使用鉭氧化物或鈮氧化物等的高介電常數(shù)材料。
特別是鉭氧化物，被認(rèn)為是用來(lái)實(shí)現(xiàn)低泄漏電流而且高容量密度的電容器最佳的材料。作為其理由之一，可以舉出鉭氧化物即便是在非晶狀態(tài)也會(huì)表現(xiàn)30左右的高介電常數(shù)。作為其它的理由，可以舉出鉭氧化物的結(jié)晶化溫度高到700℃前后(高介電常數(shù)材料一般地說(shuō)當(dāng)結(jié)晶化后泄漏電流會(huì)增大)。
然而，由本發(fā)明人銳意探討的結(jié)果可知使用鉭氧化物膜或鈮氧化物膜的電容器，與使用PECVD(等離子體增強(qiáng)化學(xué)氣相淀積∶等離子體CVD)法形成的硅氮化膜(PECVD-SiN膜)的現(xiàn)有的電容器比較，配對(duì)性不好。
于是，追查原因的結(jié)果弄清楚了以下的原因。
當(dāng)給電容器加上電壓，在電容器中儲(chǔ)存電荷時(shí)，如圖1(a)所示，雖然從上部電極93通過(guò)電介質(zhì)膜92到達(dá)下部電極91的電力線(xiàn)94的絕大部分都變成為用最短距離將上部電極93和下部電極91連接起來(lái)的直線(xiàn)，但是，在電容器的外緣部分處電力線(xiàn)94就向電容器的外部溢了出來(lái)。這樣的電力線(xiàn)94的溢出的比率，一般地說(shuō)，下部電極91比上部電極93更大的RF模擬電路MIM電容器這一方，比上部電極和下部電極的尺寸大體上相等的電容器更大。
這樣的溢出到電容器的外部的電力線(xiàn)94，會(huì)受電容器周邊的電荷或電場(chǎng)、磁場(chǎng)的影響。因此，溢出到電容器的外部的電力線(xiàn)94結(jié)果就變成為會(huì)給電容器的應(yīng)答造成影響。
由于MIM電容器具有數(shù)百微米的外周，故從周邊接受的影響也大。在模擬電路中使用的MIM電容器，與在數(shù)字電路中使用的DRAM電容器不同，要求線(xiàn)性度或配對(duì)性等的應(yīng)答性。
為此，該種的MIM電容器，結(jié)果就變成為受溢出到電容器的外部的電力線(xiàn)與電容器周邊的電場(chǎng)、磁場(chǎng)之間的串?dāng)_的影響大，此外，使用上述MIM電容器的模擬電路的特性，所受到的上述串?dāng)_的影響也大。
當(dāng)然，與這樣的來(lái)自外部的干擾有關(guān)的問(wèn)題，在作為電介質(zhì)膜使用硅氮化膜的從前一直使用著的MIM電容器中也同樣存在。
但是，在將鉭氧化物或氧化鋁(鋁氧化物)等的高介電常數(shù)材料用做MIM電容器的電介質(zhì)膜的材料的情況下，如圖1(b)所示，電力線(xiàn)94向電容器的外部溢出得更多(電力線(xiàn)94的密度表示電場(chǎng)的強(qiáng)度)。在圖1(b)中，示出了電容器的外部的電場(chǎng)變成為與圖1(a)的相應(yīng)的電場(chǎng)同一強(qiáng)度時(shí)的電力線(xiàn)94。
在這里，被覆圖2的電容器的層間絕緣膜(未畫(huà)出來(lái))，通常，是SiO2基的絕緣膜，其介電常數(shù)約為3到4。為此，電介質(zhì)膜92的介電常數(shù)，比上述層間絕緣膜的介電常數(shù)大。
電力線(xiàn)94的密度，在與電力線(xiàn)94的方向垂直的方向上連續(xù)地變化。電力線(xiàn)94的密度可以變化，僅僅是上部電極93和下部電極91的表面，或具有不同的介電常數(shù)的材料彼此間的界面(上部電極93/電介質(zhì)膜92、電介質(zhì)膜92/下部電極91)。
因此，在使用鉭氧化物等的高介電常數(shù)材料的情況下，由于從電場(chǎng)的連續(xù)性來(lái)看，電場(chǎng)即電力線(xiàn)94變成為易于向電容器的外部溢出，故要向圖1(b)的電介質(zhì)膜92入射的附近的電力線(xiàn)94的密度就會(huì)變得非常高。這將招致使用高介電常數(shù)膜的MIM電容器的配對(duì)性的惡化。
在將鉭氧化物或鈮氧化物用做電介質(zhì)材料的MIM電容器中，在將白金用做電極材料的情況下，就可以得到非常低的泄漏電流。
但是，在該種的MIM電容器中，人們知道會(huì)產(chǎn)生新的問(wèn)題在電介質(zhì)材料中使用鈦氧化物或鈮氧化物的情況下，鈦氧化物或鉭氧化物會(huì)被上部/下部電極的電極材料還原，使得低泄漏電流的實(shí)現(xiàn)變得困難起來(lái)。
以下，邊參看附圖，邊對(duì)可以解決上述問(wèn)題的本發(fā)明的實(shí)施形態(tài)的高容量密度的MIM電容器進(jìn)行說(shuō)明。
(實(shí)施形態(tài)1)圖2示出了作為高介電常數(shù)材料使用鉭氧化物或鈮氧化物的、本發(fā)明的實(shí)施形態(tài)1的MIM電容器的結(jié)構(gòu)和電力線(xiàn)。圖2示出了MIM電容器的單側(cè)一半。此外，MIM電容器在硅襯底的上方形成，在硅襯底和MIM電容器之間形成有例如未畫(huà)出來(lái)的多層布線(xiàn)層、半導(dǎo)體元件等。
本實(shí)施形態(tài)的MIM電容器，具備下部電極1；在下部電極的上方設(shè)置的，在中央部分上含有凸部的第1電介質(zhì)膜2；設(shè)置在第1電介質(zhì)膜2的凸部的上方的上部電極3；設(shè)置在下部電極1和第1電介質(zhì)膜2之間的，介電常數(shù)比第1電介質(zhì)膜2小的第2電介質(zhì)膜4；設(shè)置在上部電極3和第1電介質(zhì)膜2的凸部之間的，介電常數(shù)比第1電介質(zhì)膜小的第3電介質(zhì)膜5。
下部電極1和上部電極3的材料，例如是鈦氮化物或鉭氮化物。第1電介質(zhì)膜2的材料，例如，是鉭氧化物或鈮氧化物(介電常數(shù)都是約30)。
在下部電極1、上部電極3的材料是鈦氮化物或鉭氮化物的情況下，第1和第3電介質(zhì)膜2、5的材料，優(yōu)選氧化鋁(Al2O3)、硅氮化物、鉿氧化物和鋯氧化物中的至少一者。其理由如下。
上述電介質(zhì)材料與鈦氮化物和鉭氮化物不進(jìn)行反應(yīng)。為此，在使用上述電介質(zhì)材料的情況下，在下部電極1和第2電介質(zhì)膜4之間的界面，上部電極3和第3電介質(zhì)膜5之間的界面上就可以形成良好的肖特基勢(shì)壘。借助于此，就可以實(shí)現(xiàn)泄漏電流的減少化。
此外，上述電介質(zhì)材料的介電常數(shù)為7.5～20，比鉭氧化物和鈮氧化物的介電常數(shù)小，比SiO2系的層間絕緣膜的介電常數(shù)(3到3.9)大。為此，對(duì)于實(shí)現(xiàn)本實(shí)施形態(tài)的效果是合適的。
具有這樣結(jié)構(gòu)的MIM電容器，例如，可采用在下部電極1(第1導(dǎo)電膜)上，按照第2電介質(zhì)膜4，第1電介質(zhì)膜2，第3電介質(zhì)膜5，上部電極3(第2導(dǎo)電膜)的順序進(jìn)行淀積，然后，按照上部電極3，第3電介質(zhì)膜5，第1電介質(zhì)膜2的順序進(jìn)行刻蝕的辦法得到。
這時(shí)，上部電極3和第3電介質(zhì)膜5的周緣部分雖然可借助于刻蝕完全除去，但是第1電介質(zhì)膜2的周邊部分借助于刻蝕只能除去到途中的深度。
此外，第2電介質(zhì)膜4則完全未被刻蝕。為此，就可以防止起因于由上部電極3、第3電介質(zhì)膜5和第1電介質(zhì)膜2的刻蝕，特別是由第1電介質(zhì)膜2的刻蝕所產(chǎn)生的第2電介質(zhì)膜4的損傷的泄漏電流的增加。
為了減小泄漏電流，將上部電極3形成得比下部電極1盡可能地小，將上部電極3的側(cè)面和下部電極1的側(cè)面之間的距離形成得更大是有效的。當(dāng)減小上部電極3時(shí)雖然電荷的積蓄量會(huì)減少，但是使用鉭氧化物或鈮氧化物作為高電介質(zhì)材料的辦法，就可以確保必要的電荷的積蓄量。而且，倘采用本實(shí)施形態(tài)，則就如以下要說(shuō)明的那樣，即便是使用鉭氧化物或鈮氧化物，也可以抑制配對(duì)性的劣化。
本實(shí)施形態(tài)的MIM電容器，如圖2所示，與圖1(b)所示的MIM電容器比，可以抑制向MIM電容器的外部溢出的電力線(xiàn)6。因此，電力線(xiàn)6與MIM電容器的周邊的電場(chǎng)或磁場(chǎng)之間的串?dāng)_就會(huì)得到抑制。上述電場(chǎng)或磁場(chǎng)，例如，由MIM電容器周邊的布線(xiàn)等產(chǎn)生。
圖2所示的電力線(xiàn)6的分布(電場(chǎng)分布)，是將鉭氧化物用做第1電介質(zhì)膜2的材料，將氧化鋁用做第1和第3電介質(zhì)膜2、4的材料的情況下的分布。
向MIM電容器的外部溢出的電力線(xiàn)6受到抑制的理由，是因?yàn)殡妶?chǎng)在MIM電容器側(cè)面上必須具有連續(xù)性(在圖2中電力線(xiàn)6的密度必須相等)，其結(jié)果是電力線(xiàn)6被遏止在第2電介質(zhì)膜4內(nèi)的緣故。
此外，在本實(shí)施形態(tài)的情況下，由于在上部電極3和第1電介質(zhì)膜2之間，設(shè)置有第1電介質(zhì)膜2的介電常數(shù)的一半左右以下(＜15)的第3電介質(zhì)膜5，故上部電極3附近的介電常數(shù)得以減小。
其結(jié)果，由于電場(chǎng)的連續(xù)性與直接在第1電介質(zhì)膜2上設(shè)置上部電極3的情況(圖1(b))相比，通過(guò)第1電介質(zhì)膜2的電力線(xiàn)6的溢出就得到抑制(圖2)。這也是向MIM電容器的外部溢出的電力線(xiàn)6(電場(chǎng)的滲出)得到抑制的理由之一。
但是，在上部電極3和第1電介質(zhì)膜2之間設(shè)置介電常數(shù)比第1電介質(zhì)膜2低的第3電介質(zhì)膜5這件事，由于從MIM電容器的容量的觀(guān)點(diǎn)看是有損無(wú)益的，故優(yōu)選第3電介質(zhì)膜5的膜厚薄。
此外，如圖3所示，在裝置中的MIM電容器上，一般地說(shuō)，要淀積介電常數(shù)比第1電介質(zhì)膜2小的層間絕緣膜7。其結(jié)果是，第1電介質(zhì)膜2的凸部的周邊，被介電常數(shù)比之更小的層間絕緣膜(第4電介質(zhì)膜)7圍了起來(lái)。借助于此，上部電極3附近的介電常數(shù)減小，向電容器的外部溢出的電力線(xiàn)(電場(chǎng)的滲出)得到抑制。
如上所述，倘采用本實(shí)施形態(tài)，即便是作為電介質(zhì)膜使用鉭氧化物膜或鈮氧化物膜，也可以抑制作為使配對(duì)性劣化的原因的向MIM電容器的外部溢出的電力線(xiàn)6(電場(chǎng)的滲出)。
因此，倘采用本實(shí)施形態(tài)，則就可以實(shí)現(xiàn)高配對(duì)性、低泄漏電流和高容量密度的MIM電容器。借助于此，就可以減小預(yù)計(jì)今后要裝載到所有的設(shè)備上的RF混合裝載LSI芯片的面積，因而可以實(shí)現(xiàn)上述設(shè)備的小型化。
另外，在本實(shí)施形態(tài)中，雖然第2電介質(zhì)膜4直接與下部電極1和第1電介質(zhì)膜2接連，但是也可以通過(guò)別的膜間接地進(jìn)行接觸。同樣，第3電介質(zhì)膜5雖然直接與上部電極3和第1電介質(zhì)膜2接連，但是，也可以通過(guò)別的膜間接地進(jìn)行接觸。
(實(shí)施形態(tài)2)圖4和圖5是示出了含有本發(fā)明的實(shí)施形態(tài)2的MIM電容器的半導(dǎo)體器件的制造工序的剖面圖。
上述MIM電容器的上部電極和下部電極，是用濺射法形成的鈦氮化物膜。此外，上述MIM電容器的電介質(zhì)膜，是含有用反應(yīng)性濺射法形成的下部氧化鋁膜(第2電介質(zhì)膜)，在下部氧化鋁膜上用反應(yīng)性濺射法形成的鉭氧化物膜(第1電介質(zhì)膜)，和在上述鉭氧化物膜上用反應(yīng)性濺射法形成的上部氧化鋁膜(第3電介質(zhì)膜)的疊層電介質(zhì)膜。
以下，對(duì)本實(shí)施形態(tài)的MIM電容器的制造方法的詳細(xì)情況進(jìn)行說(shuō)明。
圖4(a)示出了眾所周知的含有MOS晶體管、元件隔離區(qū)和多層布線(xiàn)層的硅襯底。在本實(shí)施形態(tài)中，要在圖4(a)的多層布線(xiàn)層上制造MIM電容器。
本實(shí)施形態(tài)的MIM電容器，例如，是模擬電路用的電容器，特別是含有RF電路的模擬電路(例如，RF接收部分的噪聲濾波器)用的電容器。上述RF電路是RF混合裝載LSI中的RF電路。
圖4(a)所示的眾所周知的結(jié)構(gòu)，可用眾所周知的標(biāo)準(zhǔn)的邏輯工藝形成。以下，簡(jiǎn)單地對(duì)用來(lái)形成圖4(a)的結(jié)構(gòu)的工藝進(jìn)行說(shuō)明。
首先，在硅襯底11上，形成元件隔離區(qū)(STI)12、柵極電極部分(柵極絕緣膜、柵極電極、柵極上部絕緣膜、柵極側(cè)壁絕緣膜)13、源極/漏極區(qū)14，然后，向襯底整個(gè)面上淀積層間絕緣膜15，使器件面的表面平坦化。源極/漏極區(qū)14具有LDD結(jié)構(gòu)，但是在圖中LDD結(jié)構(gòu)被省略。
其次，刻蝕層間絕緣膜15，形成接觸孔，然后，在該接觸孔內(nèi)形成插針16。
其次，在襯底整個(gè)面上，依次形成硅氮化膜17、層間絕緣膜18，對(duì)層間絕緣膜18、硅氮化膜17進(jìn)行刻蝕，形成過(guò)渡孔開(kāi)口，然后，用雙金屬鑲嵌工藝，在上述過(guò)渡孔內(nèi)形成勢(shì)壘金屬膜19，形成布線(xiàn)和插針(DD布線(xiàn))20。經(jīng)這樣地處理后就可以得到第1層的金屬布線(xiàn)。勢(shì)壘金屬膜19，例如，為鈦氮化物膜，DD布線(xiàn)20，例如為Cu-DD布線(xiàn)。此外，在各個(gè)DD布線(xiàn)的工藝中，布線(xiàn)溝和連接孔的內(nèi)部的金屬的埋入工序，例如，用電解電鍍法進(jìn)行。
然后，采用與第1層的金屬布線(xiàn)層同樣的方法，形成硅氮化膜21、層間絕緣膜22、勢(shì)壘金屬膜23、DD布線(xiàn)24、硅氮化膜25、層間絕緣膜26、勢(shì)壘金屬膜27、DD布線(xiàn)28、硅氮化膜29的辦法，就可以得到第2層的金屬布線(xiàn)層、第3層的金屬布線(xiàn)層。
其次，如圖4(b)所示，在硅氮化膜29上，借助于濺射法，依次形成將成為下部電極的鈦膜30、鈦氮化物膜31。鈦膜30，通過(guò)開(kāi)口于硅氮化膜29的連接孔和形成于該連接孔內(nèi)的插針，與上述多層布線(xiàn)電連接。上述插針，例如是通過(guò)雙金屬鑲嵌工藝與鈦膜30同時(shí)形成的鈦插針。
其次，借助于使用鋁金屬的靶的反應(yīng)性濺射法，如同圖(b)所示，在鈦氮化物膜31上，形成由氧化鋁構(gòu)成的第2電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做下部氧化鋁膜)32。工藝氣體是Ar和O2的混合氣體，成膜溫度為室溫，Ar/O2流量比1.5，濺射功率為1.8kW。濺射裝置使用DC型裝置。下部氧化鋁膜32的膜厚為3nm。
其次，借助于使用鉭金屬靶的反應(yīng)性濺射法，如同圖(b)所示，在下部氧化鋁膜32上，形成由鉭氧化物構(gòu)成的第1電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做鉭氧化物膜)33。工藝氣體是Ar和O2的混合氣體，成膜溫度為200℃，Ar/O2流量比1.3，濺射功率為1kW。濺射裝置使用DC型裝置。鉭氧化物膜33的膜厚為30nm，介電常數(shù)為25。
其次，用反應(yīng)性濺射法，如同圖(b)所示，在鉭氧化物膜33上，形成由氧化鋁構(gòu)成的第3電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做上部氧化鋁膜)34。接著，不破壞真空地，用濺射法在上部氧化鋁膜34上連續(xù)地形成將成為上部電極的鈦氮化物膜35，然后，用PECVD法，在鈦氮化物膜35上形成硅氮化膜36。上部氧化鋁膜34的成膜條件，與下部氧化鋁膜32的成膜條件是相同的。氧化鋁膜34的膜厚為8nm。
其次，如圖4(c)所示，在硅氮化膜36上形成抗蝕劑圖形37，以抗蝕劑圖形37為掩?？涛g硅氮化膜36，將抗蝕劑圖形37的圖形復(fù)制到硅氮化膜36上。然后，用灰化法除去抗蝕劑圖形37。
其次，如圖4(d)所示，以硅氮化膜36(硬掩模)為掩模，用使用氟系刻蝕氣體的RIE工藝刻蝕鈦氮化物膜35，接著，將氟系的刻蝕氣體變更為氯系的刻蝕氣體，用RIE工藝刻蝕上部氧化鋁膜34，然后，將氯系的刻蝕氣體變更為氟系的刻蝕氣體與氧氣的混合氣體，用時(shí)間指定借助于RIE工藝約5nm左右刻蝕鉭氧化物膜33。借助于此，就可以得到規(guī)定形狀的上部電極35和在上部電極35的下方具有凸部的鉭氧化物膜33。
其次，如圖5(a)所示，在硅氮化膜36和鉭氧化物膜33上形成抗蝕劑圖形38，然后，以抗蝕劑圖形38為掩模，借助于RIE工藝依次刻蝕鉭氧化物膜33、下部氧化鋁膜32、鈦氮化物膜31和鈦膜30，就將得到規(guī)定形狀的鉭氧化物膜33、下部氧化鋁膜32和下部電極30、31。然后，借助于灰化法除去抗蝕劑圖形38。
用以上的工序，就會(huì)完成MIM電容器的基本結(jié)構(gòu)。然后，如圖5(b)所示，繼續(xù)進(jìn)行在襯底的整個(gè)面上形成層間絕緣膜39的工序，形成上部電極35的引出電極401和下部電極31的引出電極402的工序等眾所周知的工序。圖6示出了經(jīng)由以上的制造工序得到的本實(shí)施形態(tài)的半導(dǎo)體器件的剖面圖。
引出電極401、402的具體的工藝如下。首先，通過(guò)光刻工藝和RIE工藝，刻蝕層間絕緣膜39、硅氮化膜36、鉭氧化物膜33、下部氧化鋁膜32，形成分別連通到上部電極35、下部電極31和上述多層布線(xiàn)層上的第1、第2和第3接觸孔。在上述RIE工藝中，使用氟系的刻蝕氣體。
其次，要使得埋入到第1、第2和第3接觸孔內(nèi)那樣地，用濺射法在襯底整個(gè)面上形成鋁膜，然后，采用借助于光刻工藝和RIE工藝加工上述鋁膜的辦法，就可以得到由上述鋁膜構(gòu)成的引出電極401、402。
在這里，層間絕緣膜39的介電常數(shù)，優(yōu)選是比鉭氧化物膜33的介電常數(shù)更低。由于層間絕緣膜39通?？墒褂帽唤凶鏊^的Low-k膜的低介電常數(shù)的電介質(zhì)膜，故可以滿(mǎn)足上述要件。
當(dāng)在襯底的整個(gè)面上形成層間絕緣膜39后，就在鉭氧化物膜33的凸部的周邊上形成了層間絕緣膜39，鉭氧化物膜33的凸部的周?chē)捅唤殡姵?shù)比之更小的層間絕緣膜39圍了起來(lái)。其結(jié)果是上部電極36附近的介電常數(shù)減小，向電容器的外部溢出的電力線(xiàn)(電場(chǎng)的滲出)受到抑制。
本實(shí)施形態(tài)MIM電容器的容量是3.5fF/μm2。采用本實(shí)施形態(tài)，也可以與實(shí)施形態(tài)1同樣，實(shí)現(xiàn)高配對(duì)性、低泄漏電流和高容量密度的MIM電容器。借助于此，就可以減小預(yù)計(jì)今后要裝載到所有的設(shè)備上的RF混合裝載LSI芯片的面積，因而可以實(shí)現(xiàn)上述設(shè)備的小型化。
本發(fā)明人，作為比較例1～7，準(zhǔn)備了圖7所示的7種MIM電容器。在比較例1～7的MIM電容器中，與本實(shí)施形態(tài)的MIM電容器相當(dāng)?shù)牟糠?，都賦予了與本實(shí)施形態(tài)的MIM電容器同一參考標(biāo)號(hào)。此外，硅氮化膜29、層間絕緣膜39和引出電極401、402，由于簡(jiǎn)單而省略。
比較例1(圖7(a))是作為電介質(zhì)膜使用一個(gè)鉭氧化物膜的電容器，即，是從本實(shí)施形態(tài)的MIM電容器中去掉了下部和上部氧化鋁膜32、34后的MIM電容器。
比較例2(圖7(b))，是從本實(shí)施形態(tài)的MIM電容器中去掉了下部和上部氧化鋁膜32、34后的電容器，而且，是具備在上部電極35的下方不具有凸部的平面的鉭氧化物膜33的MIM電容器。
比較例3(圖7(c))，是作為電介質(zhì)膜，使用鉭氧化物膜，和僅僅在該鉭氧化物膜與上部電極之間設(shè)置有氧化鋁膜的電容器，即，是從本實(shí)施形態(tài)MIM電容器中去掉了下部氧化鋁膜32后的MIM電容器。
比較例4(圖7(d))是從本實(shí)施形態(tài)的MIM電容器中去掉了下部氧化鋁膜32后的電容器，而且，是具備在上部電極35的下方不具有凸部的表面是平面的鉭氧化物膜33的MIM電容器。
比較例5(圖7(e))，是作為電介質(zhì)膜，使用鉭氧化物膜，和僅僅在該鉭氧化物膜與下部電極之間設(shè)置有氧化鋁膜的電容器，即，是從本實(shí)施形態(tài)MIM電容器中去掉了上部氧化鋁膜34后的MIM電容器。
比較例6(圖7(f))是從本實(shí)施形態(tài)MIM電容器中去掉了上部氧化鋁膜34后的電容器，而且，是具備在上部電極35的下方不具有凸部的表面是平面的鉭氧化物膜33的MIM電容器。
比較例7(圖7(g))，除去具備在上部電極35的下方不具有凸部的表面是平面的鉭氧化物膜33這一點(diǎn)之外，是與本實(shí)施形態(tài)相同的MIM電容器。
比較例1～6的鉭氧化物膜3 3的膜厚，被選擇為使得與比較例1～6的電容器容量與本實(shí)施形態(tài)的電容器容量變成為相同。比較例7的鉭氧化物膜33的膜厚，與本實(shí)施形態(tài)的鉭氧化物膜33的膜厚是相同的。
表1，對(duì)比較例1～7和本實(shí)施形態(tài)的MIM電容器示出了電容器的配對(duì)性(3σ匹配)的值，和在100℃加上±3.6V的條件下進(jìn)行評(píng)價(jià)的泄漏電流的值。
表1

由表1可知，使用表面為平面的鉭氧化物膜33的MIM電容器(比較例1)，與使用在上部電極35的下方具有凸部的鉭氧化物膜33的MIM電容器(比較例3，5和實(shí)施形態(tài))相比，配對(duì)性不好。
此外，還可知即便是在鉭氧化物膜33的單層結(jié)構(gòu)或鉭氧化物膜與氧化鋁膜32(或氧化鋁膜34)的2層結(jié)構(gòu)而不是氧化鋁膜32/鉭氧化物膜33/氧化鋁膜34的3層結(jié)構(gòu)(實(shí)施形態(tài))的情況下，在使用在上部電極35的下方具有凸部的鉭氧化物膜33的情況下(比較例1、3、5)，也可以得到良好的配對(duì)性。但是，與本實(shí)施形態(tài)比，泄漏電流因反映鉭氧化物膜33與鈦氮化物膜31(或鈦氮化物膜35)之間的反應(yīng)而不好。
此外，還可知在使用僅僅在下部電極一側(cè)設(shè)置有氧化鋁膜的2層結(jié)構(gòu)的電容器電介質(zhì)膜的情況下(比較例3)，泄漏電流雖然顯示出某種程度低的值，但是，在使用僅僅在上部電極一側(cè)設(shè)置有氧化鋁膜的2層結(jié)構(gòu)的電容器電介質(zhì)膜的情況下(比較例5)，與比較例3相比，泄漏電流大。
該理由可考慮如下。使用在上部電極35的下方設(shè)置有具有凸部的鉭氧化物膜33的電容器的制造工藝，包括用RIE工藝刻蝕鉭氧化物膜33的工序(圖4(d))。在這時(shí)的工序中，在鉭氧化物膜33中會(huì)形成缺陷，因而將大幅度地降低鉭氧化物膜33的絕緣性。這樣的絕緣性的降低，被認(rèn)為是泄漏電流增加的原因。因此得知將氧化鋁膜等電介質(zhì)膜插入到電容器的至少下部電極一側(cè)是必須的。
此外，還可知即便是使用在上部電極35的下方具有凸部的鉭氧化物膜33的情況下，和與上部電極35接連的電介質(zhì)膜是鉭氧化物膜33的情況(比較例1、3)相比，與上部電極35接連的電介質(zhì)膜是氧化鋁膜34的情況(比較例5，本實(shí)施形態(tài))這一方，可以得到良好的配對(duì)性。
因此，得知在上部電極35與鉭氧化物膜33之間，設(shè)置由介電常數(shù)比鉭氧化物膜還低的材料構(gòu)成的電介質(zhì)膜，不僅對(duì)于泄漏電流的抑制，而且對(duì)于實(shí)現(xiàn)良好的配對(duì)性也是有效的。
(實(shí)施形態(tài)3)本實(shí)施形態(tài)MIM電容器與實(shí)施形態(tài)2的不同之處在于作為第2和第3電介質(zhì)膜，使用的是鋯氧化物膜(ZrO2)，作為第1電介質(zhì)膜使用的是鈮氧化物膜。
由于本實(shí)施形態(tài)的MIM電容器和實(shí)施形態(tài)2的MIM電容器具有同一結(jié)構(gòu)，故邊參看在實(shí)施形態(tài)2的說(shuō)明中使用的圖4和圖5，邊對(duì)含有本實(shí)施形態(tài)的MIM電容器的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。
首先，如圖4(a)所示，用眾所周知的工藝形成含有MOS晶體管、元件隔離區(qū)和多層布線(xiàn)層的硅襯底。
其次，如圖4(b)所示，在硅氮化膜29上，用濺射法依次形成鈦膜30、鈦氮化物膜31。到此為止與實(shí)施形態(tài)2是同樣的。
其次，如同圖(b)所示，用使用鋯金屬靶的反應(yīng)性濺射法，在鈦氮化物膜31上，形成由鋯氧化物構(gòu)成的第2電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做下部鋯氧化物膜)32。工藝氣體為Ar和O2的混合氣體，成膜溫度為300℃，Ar/O2流量比為1.00，濺射功率為1.0kW。濺射裝置的使用DC型的裝置。下部鋯氧化物膜32的膜厚為9nm，介電常數(shù)為18。
其次，借助于使用鈮金屬靶的反應(yīng)性濺射法，如同圖(b)所示，在下部鋯氧化物膜32上形成由鈮氧化物構(gòu)成的第1電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做鈮氧化物膜)33。工藝氣體為Ar和O2的混合氣體，成膜溫度為300℃，Ar/O2流量比為1.3，濺射功率為1kW。濺射裝置使用DC型的裝置。鈮氧化物膜33的膜厚為36nm，介電常數(shù)為18。
其次，用反應(yīng)性濺射法，如同圖(b)所示，在鈮氧化物膜33上形成由鋯氧化物構(gòu)成的第3電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做上部鋯氧化物膜)34，接著，不破壞真空地，用濺射法在上部鋯氧化物膜34上連續(xù)地形成將成為上部電極的鈦氮化物膜35，然后，用PECVD法，在鈦氮化物膜35上形成硅氮化膜36。上部鋯氧化物膜34的成膜條件，與下部鋯氧化物膜32的成膜條件是相同的。上部鋯氧化物膜34的膜厚為15nm。
其次，如圖4(c)所示，在硅氮化膜36上形成抗蝕劑圖形37，以抗蝕劑圖形37為掩?？涛g硅氮化膜36，將抗蝕劑圖形37的圖形復(fù)制到硅氮化膜36上。然后，用灰化法除去抗蝕劑圖形37。
其次，如圖4(d)所示，以硅氮化膜36為掩模，用使用氟系刻蝕氣體的RIE工藝刻蝕鈦氮化物膜35，接著，將氟系的刻蝕氣體變更為氯系的刻蝕氣體，用RIE工藝刻蝕上部鋯氧化物膜34，然后，將氯系的刻蝕氣體變更為氟系的刻蝕氣體與氧氣的混合氣體，用時(shí)間指定借助于RIE工藝約5nm左右刻蝕鈮氧化物膜33。借助于此，就可以得到規(guī)定形狀的上部電極35和在上部電極35的下方具有凸部的鈮氧化物膜33。
其次，如圖5(e)所示，在硅氮化膜36和鈮氧化物膜33上形成抗蝕劑圖形38，然后，以抗蝕劑圖形38為掩模，借助于RIE工藝依次刻蝕鈮氧化物膜33、下部鋯氧化物膜32、鈦氮化物膜31和鈦膜30，得到規(guī)定形狀的下部電極30、31。然后，借助于灰化法除去抗蝕劑圖形38。
用以上的工序，就會(huì)完成MIM電容器的基本結(jié)構(gòu)。然后，如圖5(f)所示，繼續(xù)進(jìn)行在襯底的整個(gè)面上形成層間絕緣膜39的工序，形成上部電極35的引出電極401和下部電極31的引出電極402的工序等眾所周知的工序。用以上的制造方法得到的本實(shí)施形態(tài)的半導(dǎo)體器件的剖面圖，與示出了實(shí)施形態(tài)2的半導(dǎo)體器件的剖面的圖6是相同的。
引出電極401、402的具體的工藝如下。首先，通過(guò)光刻工藝和RIE工藝，刻蝕層間絕緣膜39、硅氮化膜36、鈮氧化物膜33、下部鋯氧化物膜32，形成分別連通到上部電極35、下部電極31和上述多層布線(xiàn)層上的第1、第2和第3接觸孔。在上述RIE工藝中，使用氟系的刻蝕氣體。
其次，要使得埋入到第1、第2和第3接觸孔內(nèi)那樣地，用濺射法在襯底整個(gè)面上形成鋁膜，然后，采用借助于光刻工藝和RIE工藝加工上述鋁膜的辦法，就可以得到由上述鋁膜構(gòu)成的引出電極401、402。
本實(shí)施形態(tài)MIM電容器的容量是3.5fF/μm2。此外，對(duì)本實(shí)施形態(tài)的MIM電容器進(jìn)行配對(duì)性評(píng)價(jià)得知，得到用3σ匹配衡量為2.1％μm2的值，得到了與實(shí)施形態(tài)2同樣良好的結(jié)果。因此，采用本實(shí)施形態(tài)，也可以與實(shí)施形態(tài)1同樣，實(shí)現(xiàn)高配對(duì)性、低泄漏電流和高容量密度的MIM電容器。借助于此，就可以減小預(yù)計(jì)今后要裝載到所有的設(shè)備上的RF混合裝載LSI芯片的面積，因而可以實(shí)現(xiàn)上述設(shè)備的小型化。
(實(shí)施形態(tài)4)本實(shí)施形態(tài)的MIM電容器與實(shí)施形態(tài)2不同之處在于作為第2和第3電介質(zhì)膜，使用的是鋯氧化物膜(ZrO2)，作為第1電介質(zhì)膜使用的是硅氮化膜。
由于本實(shí)施形態(tài)的MIM電容器和實(shí)施形態(tài)2的MIM電容器具有同一結(jié)構(gòu)，故邊參看在實(shí)施形態(tài)2的說(shuō)明中使用的圖4和圖5，邊對(duì)含有本實(shí)施形態(tài)的MIM電容器的半導(dǎo)體器件的制造方法進(jìn)行說(shuō)明。
首先，如圖4(a)所示，用眾所周知的工藝形成含有MOS晶體管、元件隔離區(qū)和多層布線(xiàn)層的硅襯底。
其次，如圖4(b)所示，在硅氮化膜29上，用濺射法依次形成鈦膜30、鈦氮化物膜31。到此為止與實(shí)施形態(tài)2是同樣的。
其次，如同圖(b)所示，用使用燒結(jié)氮化硅陶瓷靶的反應(yīng)性濺射法，在鈦氮化物膜31上，形成由氮化硅構(gòu)成的第2電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做下部硅氮化膜)32。工藝氣體為Ar和N2的混合氣體，成膜溫度為300℃，Ar/N2流量比為10，濺射功率為1.0kW。濺射裝置使用RF型的裝置。下部硅氮化膜32的膜厚為2nm，介電常數(shù)為7.5。
其次，借助于使用鉭金屬靶的反應(yīng)性濺射法，如同圖(b)所示，在下部硅氮化膜32上形成由鉭氧化物構(gòu)成的第2電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做鉭氧化物膜)33。工藝氣體為Ar和O2的混合氣體，成膜溫度為200℃，Ar/O2流量比為1.5，濺射功率為1.8kW。濺射裝置使用DC型的裝置。鉭氧化物膜33的膜厚為25nm。
其次，用反應(yīng)性濺射法，如同圖(b)所示，在鉭氧化物膜33上形成由氮化硅構(gòu)成的第3電介質(zhì)膜(以下，在本實(shí)施形態(tài)中，叫做上部硅氮化膜)34，接著，不破壞真空地，用濺射法在上部硅氮化膜34上連續(xù)地形成將成為上部電極的鈦氮化物膜35，然后，用PECVD法，在鈦氮化物膜35上形成硅氮化膜36。上部硅氮化膜34的成膜條件，與下部硅氮化膜32的成膜條件是相同的。上部硅氮化膜34的膜厚為10nm。
其次，如圖4(c)所示，在硅氮化膜36上形成抗蝕劑圖形37，以抗蝕劑圖形37為掩模刻蝕硅氮化膜36，將抗蝕劑圖形37的圖形復(fù)制到硅氮化膜36上。然后，用灰化法除去抗蝕劑圖形37。
其次，如圖4(d)所示，以硅氮化膜36為掩模，用使用氟系刻蝕氣體的RIE工藝刻蝕鈦氮化物膜35。這時(shí)，由于上部硅氮化膜34與掩模(硅氮化膜33)是同一材料，故上部硅氮化膜34幾乎不會(huì)被刻蝕。
其次，如同圖(d)所示，將氟系的刻蝕氣體變更為溴系的刻蝕氣體，用RIE工藝刻蝕上部硅氮化膜34，然后，將溴系的刻蝕氣體變更為氟系的刻蝕氣體與氧氣的混合氣體，用時(shí)間指定借助于RIE工藝約5nm左右刻蝕鉭氧化物膜33。借助于此，就可以得到規(guī)定形狀的上部電極35，同時(shí)，形成在上部電極35的下方具有凸部的鉭氧化物膜33。
其次，如圖5(e)所示，在硅氮化膜36和鉭氧化物膜33上形成抗蝕劑圖形38，然后，以抗蝕劑圖形38為掩模，借助于RIE工藝依次刻蝕鉭氧化物膜33、下部硅氮化膜32、鈦氮化物膜31和鈦膜30，得到規(guī)定形狀的下部電極30、31。然后，借助于灰化法除去抗蝕劑圖形38。
用以上的工序，就會(huì)完成MIM電容器的基本結(jié)構(gòu)。然后，如圖5(f)所示，繼續(xù)進(jìn)行在襯底的整個(gè)面上形成層間絕緣膜39的工序，形成上部電極35的引出電極401和下部電極31的引出電極402的工序等眾所周知的工序。用以上的制造方法得到的本實(shí)施形態(tài)的半導(dǎo)體器件的剖面圖，與示出了實(shí)施形態(tài)2的半導(dǎo)體器件的剖面的圖6是相同的。
引出電極401、402的具體的工藝如下。首先，通過(guò)光刻工藝和RIE工藝，刻蝕層間絕緣膜39、硅氮化膜36、鉭氧化物膜33、下部硅氮化膜32，形成分別連通到上部電極35、下部電極31和上述多層布線(xiàn)層上的第1、第2和第3接觸孔。在上述RIE工藝中，要使用氟系的刻蝕氣體。
其次，要使得埋入到第1、第2和第3接觸孔內(nèi)那樣地，用濺射法在襯底整個(gè)面上形成鋁膜，然后，采用借助于光刻工藝和RIE工藝加工上述鋁膜的辦法，就可以得到由上述鋁膜構(gòu)成的引出電極401、402。
本實(shí)施形態(tài)MIM電容器的容量是3.5fF/μm2。此外，對(duì)本實(shí)施形態(tài)的MIM電容器進(jìn)行配對(duì)性評(píng)價(jià)得知，得到用3σ匹配衡量為1.8％μm2的值，得到了與實(shí)施形態(tài)2和3同樣良好的結(jié)果。因此，采用本實(shí)施形態(tài)，也可以與實(shí)施形態(tài)1同樣，實(shí)現(xiàn)高配對(duì)性、低泄漏電流和高容量密度的MIM電容器。借助于此，就可以減小預(yù)計(jì)今后要裝載到所有的設(shè)備上的RF混合裝載LSI芯片的面積，因而可以實(shí)現(xiàn)上述設(shè)備的小型化。
另外，本發(fā)明并不限定于上述實(shí)施形態(tài)。例如，在上述實(shí)施形態(tài)中，作為上部電極35和下部電極31雖然使用的是鈦膜30和鈦氮化物膜疊層膜，但是，也可以取而代之以使用鈦膜30、鎢氮化物膜、鉭氮化物膜等的含有金屬的單層導(dǎo)電膜，或鈦氮化物膜/AlCu膜/鈦氮化物膜等的含有金屬的多層導(dǎo)電膜。此外，在上述實(shí)施形態(tài)中，作為上部電極35，雖然使用的是鈦氮化物膜，但是，也可以取而代之以使用與上述下部電極31的情況同樣的各種導(dǎo)電膜。
此外，在上述實(shí)施形態(tài)中，雖然使用的是硅襯底，但是，也可以不使用硅襯底而代使用SOI襯底、SiGe襯底、變形硅襯底。
再有，上述實(shí)施形態(tài)包括種種階段的發(fā)明，借助于將所公開(kāi)的多個(gè)構(gòu)成要件的適宜的組合就可以抽出種種的發(fā)明。例如，即便是從在實(shí)施形態(tài)中所示的全部構(gòu)成要件中削除若干個(gè)構(gòu)成要件，在可以解決在發(fā)明要解決的課題那一欄中講述的課題的情況下，就可以將削除掉該構(gòu)成要件的構(gòu)成作為發(fā)明抽出。
除此之外，在不背離本發(fā)明的技術(shù)思想的范圍內(nèi)，可進(jìn)行種種變形來(lái)實(shí)施。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于具備半導(dǎo)體襯底，和在上述半導(dǎo)體襯底的上方設(shè)置的電容器，上述電容器，具備含有金屬的下部電極，在上述下部電極的上方設(shè)置的，含有鉭氧化物或鈮氧化物的，在上表面上含有凸部的第1電介質(zhì)膜，在上述第1電介質(zhì)膜的上述凸部的上方設(shè)置的，含有金屬的上部電極，在上述下部電極和上述電介質(zhì)膜之間設(shè)置的，介電常數(shù)比上述第1電介質(zhì)膜小的第2電介質(zhì)膜，在上述第1電介質(zhì)膜的上述凸部與上述上部電極之間設(shè)置的，介電常數(shù)比上述第1電介質(zhì)膜小的第3電介質(zhì)膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于上述上部電極、上述第3電介質(zhì)膜和上述第1電介質(zhì)膜的上述凸部，從上看的形狀和尺寸是相同的。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其特征在于上述金屬是鈦或鉭。
4.根據(jù)權(quán)利要求1或2中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于上述第2和第3電介質(zhì)膜的材料，是硅氮化物、鋁氧化物、鉿氧化物和鋯氧化物中的至少一者。
5.根據(jù)權(quán)利要求1或2中的任何一項(xiàng)所述的半導(dǎo)體器件，其特征在于還具備在上述電容器上設(shè)置的，介電常數(shù)比上述第1電介質(zhì)膜低的第4電介質(zhì)膜。
6.一種半導(dǎo)體器件的制造方法，其特征在于；具有如下的工序準(zhǔn)備半導(dǎo)體襯底的工序；在上述半導(dǎo)體襯底的上方，形成具備含有金屬的下部電極，含有疊層電介質(zhì)膜和比上述下部電極小的、含有金屬的上部電極的電容器的工序，上述形成電容器的工序，具有形成將成為上述下部電極的第1導(dǎo)電膜的工序；既是在上述第1導(dǎo)電膜上，形成含有鉭氧化物或鈮氧化物的第1電介質(zhì)膜、介電常數(shù)比上述第1電介質(zhì)膜更小的第2和第3電介質(zhì)膜的工序，而且，又是在上述第1導(dǎo)電膜上，按照上述第2電介質(zhì)膜、上述第1電介質(zhì)膜、上述第3電介質(zhì)膜的順序形成這些電介質(zhì)膜的工序；在上述第3電介質(zhì)膜上形成將成為上述上部電極的第2導(dǎo)電膜的工序；刻蝕上述第2導(dǎo)電膜，形成上述上部電極的工序；刻蝕上述第3電介質(zhì)膜，除去比上述上部電極的側(cè)面更往外側(cè)的部分的上述第3電介質(zhì)膜的工序；刻蝕上述第1電介質(zhì)膜，以除去既是從上述第1電介質(zhì)膜的上表面一直到上述第1電介質(zhì)膜的途中為止的部分，而且，又是比上述上部電極的側(cè)面更往外側(cè)的部分的上述第1電介質(zhì)膜的工序。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于上述上部電極和上述下部電極，含有金屬。
8.根據(jù)6或7中的任何一種所述的半導(dǎo)體器件的制造方法，其特征在于上述第2和第3電介質(zhì)膜的材料，是硅氮化物、鋁氧化物、鉿氧化物和鋯氧化物中的至少一者。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法，其特征在于上述金屬是鈦或鉭。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于用氟系的氣體刻蝕上述第2電介質(zhì)膜，用氯系的氣體刻蝕上述第3電介質(zhì)膜，用氟系的氣體與氧氣的混合氣體刻蝕上述第1電介質(zhì)膜。
11.根據(jù)權(quán)利要求6或7中的任何一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于還包括刻蝕上述第1電介質(zhì)膜、上述第2電介質(zhì)膜和上述第1導(dǎo)電膜，形成上述下部電極的工序。
12.根據(jù)權(quán)利要求6或7中的任何一者所述的半導(dǎo)體器件的制造方法，其特征在于還具有在上述電容器上形成介電常數(shù)比上述第1電介質(zhì)膜低的第4電介質(zhì)膜的工序。
全文摘要
本發(fā)明的涉及具備電容器，特別是具備MIM(金屬－絕緣體－金屬)電容器的半導(dǎo)體器件及其制造方法。本發(fā)明的課題是實(shí)現(xiàn)可以容易地實(shí)現(xiàn)容量密度的增加的MIM電容器。本發(fā)明的MIM電容器，具備下部電極(1)；在下部電極1的上方設(shè)置的，以鉭氧化物或鈮氧化物位主要成分的，在中央部分上含有凸部的第1電介質(zhì)膜(2)；設(shè)置在第1電介質(zhì)膜(2)的凸部上方的上部電極(3)；設(shè)置在下部電極(1)與第1電介質(zhì)膜(2)之間，介電常數(shù)比第1電介質(zhì)膜(2)小的第2電介質(zhì)膜(4)；設(shè)置在上部電極(3)與第1電介質(zhì)膜(2)的凸部之間的，介電常數(shù)比第1電介質(zhì)膜(2)小的第3電介質(zhì)膜(5)。
文檔編號(hào)H01L21/311GK1525563SQ20041000609
公開(kāi)日2004年9月1日 申請(qǐng)日期2004年2月27日 優(yōu)先權(quán)日2003年2月28日
發(fā)明者清利正弘 申請(qǐng)人:株式會(huì)社東芝