專利名稱：半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲器件，特別是，一種電可重寫非易失性半導(dǎo)體存儲器集成電路(電可擦除可編程只讀存儲器)(以下稱為EEPROM)。同時，本發(fā)明涉及一種包括具有不同于普通工作模式的測試工作模式電路的半導(dǎo)體存儲器件，其通過把不小于普通工作模式的推薦電壓的電壓施加到預(yù)定外部端子來把工作模式轉(zhuǎn)換至測試工作模式。
背景技術(shù)：
半導(dǎo)體存儲器件中，一種半導(dǎo)體存儲器具有通過向外部端子施加高壓來轉(zhuǎn)換到測試工作模式的功能。這里所用的高壓意味著超過在普通工作模式下施加的電源電壓范圍的電壓。例如，如果集成電路(IC)的最大工作電源電壓是5V，高于5V的電壓對應(yīng)于“高壓”；通常施加大約10V的電壓。
為了實(shí)現(xiàn)上述功能，結(jié)合使用用來檢測高壓的電壓檢測電路。在前述的例子中，電壓檢測電路的檢測電壓設(shè)置為大于5V且小于10V(通常9V)，那么10V的電壓施加于預(yù)定外部端子。結(jié)果，電壓檢測電路輸出檢測信號來把工作模式轉(zhuǎn)換至測試工作模式。檢測電壓根據(jù)最大工作電源電壓的特性和所用的半導(dǎo)體工藝的器件特性來決定。那么，可以想到采用一不同于上例中的電壓條件。
施加高壓的外部端子是不具有其它功能只用作檢測測試工作模式的端子。同時，外部端子是電源電壓施加端子，并且可以是雙重端子，既是電源電壓施加端子又是具有檢測把模式轉(zhuǎn)換至測試工作模式的電壓的功能的端子。同時，外部端子可以作為輸入端子、輸出端子或輸入/輸出端子，并且具有對相應(yīng)端子特定的功能和檢測把模式轉(zhuǎn)換至測試工作模式的電壓的功能(例如，參照J(rèn)P2002-15599A(PP2-4，圖1))。
傳統(tǒng)的用于檢測測試工作模式的電壓檢測電路涉及下列問題。圖2是示出具有檢測測試工作模式的功能的外部端子21、用來檢測測試工作模式的電壓檢測電路23和當(dāng)遭受靜電干擾時用于保護(hù)IC的保護(hù)晶體管22的方塊圖。
圖3是傳統(tǒng)的普通電壓檢測電路的電路圖。電路是由向其施加用于把模式轉(zhuǎn)換至測試工作模式的高壓的焊盤31、n個NMOS晶體管32、電阻器33和反相器34構(gòu)成。NMOS晶體管32和電阻器33串連于焊盤31和地電壓之間。電阻33的高壓側(cè)作為反相器34的輸入端子。在此電路中，當(dāng)施加于焊盤31的電壓大于n級串聯(lián)的NMOS晶體管32的閾值電壓的總和(nx Vth)時，反相器34的輸出電平從H電平轉(zhuǎn)變?yōu)長電平，由此把模式轉(zhuǎn)換至測試工作模式。
圖2所示的保護(hù)晶體管22通常是NMOS晶體管并且也是關(guān)斷晶體管，其中柵極電壓和源極電壓接地，漏極電壓和焊盤連接。作為保護(hù)晶體管中的MOS結(jié)構(gòu)，使用MOS結(jié)構(gòu)的晶體管，該MOS結(jié)構(gòu)的晶體管顯示出關(guān)斷晶體管的漏極擊穿電壓低于電壓檢測電路中使用的NMOS晶體管的漏極擊穿電壓。因此，保擴(kuò)晶體管先于被保護(hù)內(nèi)部晶體管而擊穿以實(shí)現(xiàn)保護(hù)內(nèi)部電路的功能。
保護(hù)晶體管的漏電壓同NMOS晶體管的漏極連接，漏極同上面提到的電壓檢測電路的焊盤連接。
因此，電壓檢測電路的檢測電壓設(shè)置為低于保護(hù)晶體管的漏極擊穿電壓。假設(shè)檢測電壓設(shè)置為高于保護(hù)晶體管的漏極擊穿電壓，即使施加不小于擊穿電壓的電壓，保護(hù)晶體管將擊穿并且不小于擊穿電壓的電壓將不被施加。因此，電壓檢測電路不能檢測目標(biāo)電壓，這特別意味著模式不能轉(zhuǎn)換至測試工作模式。
圖4是電壓檢測電路中施加于焊盤的電壓和流過串聯(lián)的NMOS晶體管的電流之間關(guān)系的曲線圖。
當(dāng)施加于焊盤的電壓升高，對應(yīng)于所施加電壓的電流流入電壓檢測電路。如果在那施加檢測電壓(nx Vth)，則如上所述模式轉(zhuǎn)換至測試工作模式。借助于低于檢測電壓的施加電壓，小于檢測電流的電流流入電壓檢測電路。
在普通工作模式的電源電壓范圍中，電流在端子導(dǎo)致漏泄電流；通常從EEPROM IC規(guī)范的觀點(diǎn)該漏泄電流需要被設(shè)置為恒定的電流值或者更小。特別是，在低溫工作期間漏泄電流增加，因此普通工作模式的電源電壓范圍內(nèi)的漏泄電流作為一個重要的因素決定了產(chǎn)品的質(zhì)量。
而且，如果升高檢測電壓，在最大工作電壓處的漏泄電流減少，反之如果降低檢測電壓，則在最大工作電壓的漏泄電流增加。換句話說，為了抑制漏泄電流，檢測電壓應(yīng)當(dāng)盡可能高的設(shè)置。
按照保護(hù)關(guān)斷晶體管的漏極擊穿電壓限制檢測電壓電路中允許的上限，由此漏極擊穿電壓需要設(shè)置得高。
但是，漏極擊穿電壓是按照包括MOS晶體管的柵極氧化膜厚度、漏極的擴(kuò)散區(qū)濃度、場區(qū)濃度等的半導(dǎo)體工藝設(shè)計法則決定的。因此，僅僅提高漏極擊穿電壓而不認(rèn)真考慮后續(xù)的預(yù)設(shè)半導(dǎo)體工藝是不可能的。
漏泄電流增加的問題在具有較寬工作溫度范圍的IC中是非常顯著的，其只能在低溫下工作。
同時，在許多情況下，上述問題在普通工作模式的具有較寬的電源電壓范圍特別是高的最大工作電壓的IC中非常顯著。
而且，當(dāng)在許多情況下用做保護(hù)晶體管的關(guān)斷晶體管的漏極擊穿電壓低時上述問題尤其顯著。
另外，特別地當(dāng)構(gòu)成電壓檢測電路的NMOS晶體管的亞閾值電流量大時，上述問題常常是顯著的。

發(fā)明內(nèi)容
因此，按照本發(fā)明，采用下列裝置解決上述問題。
按照本發(fā)明，提供一種半導(dǎo)體存儲器件，包括向其施加用于轉(zhuǎn)換至測試工作模式的電壓的外部端子；連接于外部端子和地之間的保護(hù)晶體管；以及電壓檢測電路，用于檢測外部端子的電壓，并且當(dāng)檢測到的電壓是預(yù)定電壓或者更高時輸出用來把第一工作模式轉(zhuǎn)換至第二工作模式的信號，其中保護(hù)晶體管具有由柵電極包圍的漏區(qū)。
而且，在按照本發(fā)明的半導(dǎo)體存儲器件中，電壓檢測電路具有在外部端子和地之間串聯(lián)的多個MOS晶體管并且從串聯(lián)的MOS晶體管之間的節(jié)點(diǎn)輸出信號，與外部端子連接的MOS晶體管包括高擊穿電壓的MOS晶體管。


附圖中圖1是示出按照本發(fā)明的保護(hù)晶體管的平面圖；圖2是按照本發(fā)明的方框圖；圖3示出傳統(tǒng)的電壓檢測電路；圖4是電壓檢測電路的特性曲線圖；以及圖5示出按照本發(fā)明的實(shí)施例1的結(jié)構(gòu)。
具體實(shí)施例方式
下面將描述本發(fā)明的一個實(shí)施例。圖1是目的在于增加漏極擊穿電壓的保護(hù)晶體管的平面圖。
圖1所示的晶體管的結(jié)構(gòu)是接觸14分別形成在漏區(qū)10和源區(qū)11上，其通過電連接到每一個金屬電極12的柵電極13而被電隔離；漏區(qū)10和源區(qū)11分別通過接觸14連接于金屬電極12，因此得到所需的電特性。
晶體管直接和外部端子連接并且直接給出來自外部的干擾，由此晶體管需要高的抗噪性。
在本發(fā)明的結(jié)構(gòu)中，漏區(qū)10被柵電極13圍繞。用這一結(jié)構(gòu)，漏區(qū)10和元件隔離區(qū)之間的電隔離由位于溝道長度方向端部的柵電極13的具有場效應(yīng)晶體管功能的結(jié)型二極管來保持。用于靜電或干擾的電流路徑的均勻性得以實(shí)現(xiàn)，因此使增加漏極擊穿電壓成為可能。
通過采用根據(jù)本發(fā)明的晶體管布局用于外部端子的保護(hù)晶體管，該外部端子的保護(hù)晶體管配備有用于將模式轉(zhuǎn)換至測試工作模式的電壓檢測電路，電壓檢測電路的檢測電壓可以設(shè)置為高，這可以導(dǎo)致實(shí)現(xiàn)能夠減小端子漏泄電流的電路。
按照本發(fā)明，對保護(hù)晶體管的柵極區(qū)的布局進(jìn)行簡單的調(diào)整，其結(jié)果可以簡單的方式使得端子漏泄電流最小化。這使得在半導(dǎo)體工藝中完全沒有工藝偏差變化成為可能。
圖5是應(yīng)用本發(fā)明的實(shí)施例。在圖5中，電路由向其施加用于把模式轉(zhuǎn)換至測試工作模式的高電壓的外部端子51、用于在遭受靜電干擾時保護(hù)IC的連接于外部端子51的保護(hù)晶體管52，和用于檢測把模式轉(zhuǎn)換至測試工作模式的高壓的電壓檢測電路53構(gòu)成。
電壓檢測電路53具有和NMOS晶體管54漏極連接的外部端子，NMOS晶體管的源極和處于飽和連接狀態(tài)的PMOS晶體管55相連。PMOS晶體管55的漏極和PMOS晶體管56連接。PMOS晶體管56的柵極電壓接地。PMOS晶體管56的漏極和其柵極電壓接地的NMOS抑制晶體管57連接。因此允許流過恒定的電流59。由于NMOS晶體管54和PMOS晶體管55產(chǎn)生的電壓的總電壓分配給背面柵極電壓，所以PMOS晶體管56具有增大的閾值電壓。當(dāng)不小于PMOS晶體管56的閾值電壓的電壓施加于外部端子，同時將背面柵極電壓計算在內(nèi)，“接通”電流流過PMOS晶體管56。如果“接通”電流超過恒定電流59，反相器58的輸出電平從H電平轉(zhuǎn)換為L電平，因此把模式轉(zhuǎn)換至測試工作模式。
NMOS晶體管54由具有高擊穿電壓的MOS晶體管構(gòu)成，通常具有高達(dá)大約20V的漏極結(jié)擊穿電壓。
保護(hù)晶體管52由低擊穿電壓的MOS晶體管構(gòu)成，其通常具有大約12V的漏極結(jié)擊穿電壓。通過使用根據(jù)本發(fā)明布局構(gòu)造的保護(hù)晶體管，漏極結(jié)擊穿電壓可以比原來高1到3V。
如上所述，按照本發(fā)明，可以提供在測試工作模式中抑制端子漏泄電流的半導(dǎo)體存儲器件。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括外部端子，向其施加用于轉(zhuǎn)換工作模式的電壓；保護(hù)晶體管，連接于外部端子和地之間；以及電壓檢測電路，用來檢測外部端子的電壓并且當(dāng)檢測到的電壓是預(yù)定電壓或更高時輸出將第一工作模式轉(zhuǎn)換至第二工作模式的信號，其中保護(hù)晶體管具有被柵電極圍繞的漏區(qū)。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，其中電壓檢測電路具有串聯(lián)于外部端子和地之間的多個MOS晶體管，并且從串聯(lián)的MOS晶體管之間的節(jié)點(diǎn)輸出信號，其中連接于外部端子的該多個MOS晶體管的一MOS晶體管是高擊穿電壓MOS晶體管。
全文摘要
提供一種在測試工作模式中抑制端子漏泄電流的半導(dǎo)體存儲器件。本發(fā)明具有以下特點(diǎn)。為了在工作模式中抑制端子漏泄電流，采用以多晶硅層疊于漏區(qū)端部的布局，多晶硅層形成用于在遭受靜電干擾時保護(hù)集成電路的保護(hù)晶體管的柵電極，保護(hù)晶體管和用于測試工作模式的外部端子連接。因此，升高了靜電擊穿電壓保護(hù)晶體管的擊穿電壓。
文檔編號H01L29/792GK1542859SQ20041000590
公開日2004年11月3日 申請日期2004年1月21日 優(yōu)先權(quán)日2003年1月22日
發(fā)明者和氣宏樹 申請人:精工電子有限公司