專利名稱：用于減少cmos圖像傳感器中的暗電流的接地柵極和隔離技術的制作方法
技術領域：
本發(fā)明一般涉及一種半導體器件，特別涉及用在包括CMOS圖像傳感器的半導體器件中的溝槽隔離技術。
背景技術：
在硅集成電路(IC)制造中，經(jīng)常需要隔離形成在襯底中的半導體器件。對于很多半導體存儲器件如DRAM、快閃存儲器、SRAM、微處理器、DSP和ASIC也是如此。CMOS圖像傳感器的單獨像素也必須彼此隔離開。
CMOS圖像傳感器電路包括像素單元的焦平面陣列，每個單元包括用于積累光電產(chǎn)生電荷的位于襯底內(nèi)的電荷積累區(qū)上面的光電柵極、光電導體或光電二極管。每個像素單元可包括用于從電荷積累區(qū)向浮置擴散節(jié)點轉移電荷的晶體管，以及用于在電荷轉移之前使該擴散節(jié)點復位到預定電荷電平的晶體管。像素單元還可包括用于接收和放大來自擴散節(jié)點的電荷的源極跟隨器晶體管，和用于控制從源極跟隨器晶體管的單元內(nèi)容的讀出的訪問晶體管。
在CMOS圖像傳感器中，像素單元的有源元件進行以下必要的功能(1)光子向電荷的轉換；(2)圖像電荷的積累；(3)向浮置擴散節(jié)點轉移電荷并伴隨著電荷放大；(4)在電荷向其轉移之前使浮置擴散節(jié)點復位到已知狀態(tài)；(5)選擇讀出的像素；和(6)輸出和放大表示來自浮置擴散節(jié)點的像素電荷的信號。當光電荷從初始電荷積累區(qū)向浮置擴散節(jié)點移動時，可以放大該光電荷。浮置擴散節(jié)點上的電荷通常被源極跟隨器輸出晶體管轉換成像素輸出電壓。CMOS圖像傳感器像素的光敏元件通常是光電柵極下面的耗盡型p-n結光電二極管或場感應型耗盡區(qū)。撞擊在光敏器件的特定像素上的光子可以擴散到相鄰像素，導致由錯誤的像素感測光子，即串擾。因此，CMOS圖像傳感器像素必須彼此隔離以便避免像素串擾。在有意地制造成對光敏感的CMOS圖像傳感器的情況下，在兩個像素之間提供電學和光學隔離是有利的。
上述類型的CMOS圖像傳感器一般例如在下列文獻中可知Nixon等人的，“256.times.256 CMOS Active Pixel Sensor Camera-on-a-Chip，”IEEE Journal of Solid-State Circiuts，Vol.31(12)，pp.2046-2050(1996)；Mendis等人的，“CMOS Active Pixel ImageSensors，”IEEE Transactions on Electron Devices，Vol.41(3)，pp.452-453(1994)。還可參見美國專利US6177333和6204524，這兩篇美國專利介紹了常規(guī)CMOS圖像傳感器的操作，這里引證其內(nèi)容供參考。
淺溝槽隔離(STI)是可以用于使像素、器件或電路彼此隔離的一項技術。一般情況下，溝槽被刻蝕到襯底中并用絕緣材料填充，從而提供相鄰像素、器件或電路之間的物理和電學阻擋。再填充溝槽結構例如是通過以下步驟形成的利用干各向異性或其它刻蝕工藝刻蝕溝槽，然后用絕緣材料如化學汽相淀積(CVD)二氧化硅(SiO2)填充。然后用回刻蝕工藝對被填充的溝槽進行平面化，從而使絕緣材料只留在溝槽中，并且其頂表面保持與硅襯底的頂表面齊平。淺溝槽的深度一般為從大約2000到大約2500埃。
在CMOS圖像傳感器的情況下，這種淺溝槽隔離存在的缺點是，由光子撞擊到光敏器件的特定像素上產(chǎn)生的串擾導致可能在淺溝槽隔離結構下面擴散到相鄰像素的變化。另一缺點是沿著溝槽的側壁的空穴積累層相對較小，這是因為它受到淺溝槽的深度的限制。
為了進一步增強隔離，可以在直接位于溝槽下面的區(qū)域中的硅襯底中注入離子。然而，關于在溝槽下面注入離子，例如在以下文獻中所述的S.Nag等人的，“Comparative Evaluation of Gap-FillDielectrics in Shallow Trench Isolation for Sub-0.25.mu.mTechnologies，”IEEE IEDM，PP.841-844(1996)，其缺點是在溝槽下面進行的離子注入可能導致高泄漏電流。特別是，當在靠近溝槽邊緣的襯底中注入離子時，可能在有源器件區(qū)和溝槽之間的結上產(chǎn)生泄漏電流。
除了上述缺點之外，與在硅表面上的晶體管的硅/柵極氧化物界面相比，沿著具有更高硅密度的溝槽側壁的主晶面沿著溝槽側壁產(chǎn)生更高密度的俘獲位置。懸掛鍵或斷開鍵上的俘獲位置可以存在于柵極/氧化物界面上、體氧化物膜中、氧化物襯底界面中和/或溝槽隔離/有源層界面中。俘獲位置通常不帶電，而是當電子和空穴被捕獲在該俘獲位置中時具有能量。高能電子或空穴被稱為熱載流子。被捕獲的熱載流子可以對器件的固定電荷做貢獻，并改變器件的閾值電壓和其它電特性。作為沿著溝槽側壁形成的這些俘獲位置的結果，在溝槽側壁附近和沿著溝槽側壁產(chǎn)生的電流可能非常高。由光電二極管耗盡區(qū)內(nèi)部或其附近的俘獲位置產(chǎn)生的電流對總暗電流做貢獻。使光電二極管中的暗電流最小化在CMOS圖像傳感器制造中是非常重要的。
因而，希望提供一種隔離技術，防止像素之間的串擾同時盡可能地減少暗電流或泄漏電流。還希望提供一種隔離技術同時增加與像素隔離區(qū)相鄰的空穴積累區(qū)。

發(fā)明內(nèi)容
在一個方案中，本發(fā)明提供一種在圖像傳感器襯底中形成的隔離溝槽上形成的隔離柵，用于在溝槽的側壁上偏置襯底和提供相鄰像素之間的改進的隔離。在另一方案中，本發(fā)明提供一種在形成在圖像傳感器襯底中的隔離溝槽的相當大部分上方、以及在形成在襯底中的圖像傳感器像素的光敏區(qū)的相當大部分周圍形成的襯底偏置隔離柵。
在又一方案中，本發(fā)明提供一種用于隔離半導體器件中的區(qū)域的結構，其中所述半導體器件具有用形成在襯底的有源層中的含硅導電材料填充的溝槽，以便隔離相鄰區(qū)。含硅導電材料可以在該材料的淀積之前或之后用n型或p型摻雜劑摻雜。優(yōu)選的含硅導電材料包括多晶硅和硅鍺。在再一方案中，本發(fā)明提供形成與襯底的有源層相鄰的溝槽，生長外延層以便部分地填充該溝槽以及在外延層上方和在溝槽內(nèi)淀積絕緣材料，從而完全填充溝槽。


從下面參照附圖和表示本發(fā)明示例性實施例的詳細說明中更容易理解本發(fā)明的這些和其它特征和優(yōu)點，其中圖1A是示例性CMOS圖像傳感器片段的頂部平面圖；圖1B是沿著線1B-1B截取的圖1A圖像傳感器片段的示意側視剖面圖；圖2A是根據(jù)本發(fā)明第一示例性實施例的CMOS圖像傳感器片段的頂部平面圖；圖2B是沿著線2B-2B截取的圖2A圖像傳感器片段的示意側視剖面圖；圖3A是示出根據(jù)本發(fā)明另一示例性實施例的2×2像素布局的CMOS圖像傳感器片段的頂部平面圖；圖3B是沿著線3B-3B截取的圖3A圖像傳感器片段的示意側視剖面圖；圖4是表示根據(jù)本發(fā)明實施例的1×1像素布局的代表性像素布局；圖5是表示根據(jù)本發(fā)明另一實施例的工藝中的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖6是表示在圖3所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖7是表示在圖6所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖8是表示在圖6所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖9是結合圖7和8的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖10是表示根據(jù)本發(fā)明另一示例性實施例的在工藝中的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖11是表示在圖10所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖12是表示在圖11所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖13是表示在圖12所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖14是表示在圖13所示步驟之后的處理步驟的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖15是表示在圖13所示步驟之后的處理步驟下，根據(jù)本發(fā)明另一示例性實施例的在工藝中的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；
圖16是結合了圖15的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；圖17是結合了圖16的溝槽的CMOS圖像傳感器片段的示意側視剖面圖；和圖18是結合了根據(jù)本發(fā)明構成的CMOS圖像傳感器的處理器系統(tǒng)的是示意圖。
具體實施例方式
在下面的詳細說明中，將參照附圖，其中附圖形成本說明書的一部分并表示可實施本發(fā)明的特殊實施例。這些實施例被充分詳細地介紹以便能使本領域技術人員實現(xiàn)本發(fā)明，并且應該理解的是也可以采用其它實施例，在不脫離本發(fā)明的精神和范圍的情況下可以做出結構上的、邏輯上的和電學上的改變。
術語“晶片”和“襯底”應該理解為包括硅、絕緣體上硅(SOI)、或藍寶石上硅(SOS)技術、摻雜和未摻雜的半導體、由基底半導體底座支撐的硅外延層、以及其它半導體結構。此外，當在下面說明中參考“晶片”或“襯底”時，可以利用先前的工藝步驟在基底半導體結構或底座中形成區(qū)域或結。此外，半導體不必是硅基的，也可以是基于硅鍺、鍺、或砷化鎵的。
術語“像素”指的是含有光傳感器和晶體管用于將電磁輻射轉換成電信號的圖像元單位單元。為了表示的目的，在附圖和文字說明中示出了代表性的像素，并且通常在圖像傳感器中制造所有像素將利用相類似的方式同時進行。
申請人提出了幾種隔離技術來隔離半導體器件的區(qū)域，并且在示例性實施例中，使暗電流最小和抑制了CMOS圖像傳感器中的泄漏電流，如下面參照圖2-18所述的。為了更好地表示這些技術，首先參照圖1A和1B簡要介紹典型CMOS圖像傳感器像素。然而，應該指出的是，本發(fā)明不限于CMOS圖像傳感器，而是可以用在任何合適的器件中，例如，DRAM、快閃存儲器、SRAM、微處理器、DSP或ASIC。
下面參照圖1A和1B，其示出了一般用參考標記10表示的典型CMOS圖像傳感器四晶體管(4T)像素的半導體晶片片段。應該注意的是，盡管圖1A-1B表示了轉移柵50和相關晶體管的使用，轉移柵50提供了優(yōu)點，但是不是必須的。因此，本發(fā)明可以用在例如包括三晶體管(3T)環(huán)境的任何CMOS成像器中，其中省略了轉移柵并且光電二極管的n型電荷收集區(qū)與n型擴散區(qū)21相連。CMOS圖像傳感器10一般包括用于收集由入射到像素上的光產(chǎn)生的電荷的電荷收集區(qū)21、以及用于使光電荷從收集區(qū)21轉移到感測節(jié)點的轉移柵50，所述感測節(jié)點通常是浮置擴散區(qū)25。浮置擴散區(qū)電連接到輸出源極跟隨器晶體管的柵極。該像素還包括用于在感測信號之前使感測節(jié)點復位到預定電壓的復位晶體管40、在其柵極從浮置擴散區(qū)25接收電信號的源極跟隨器晶體管60、以及用于響應地址信號而將來自源極跟隨器晶體管60的信號輸出到輸出端的行選擇晶體管80。
示例性CMOS圖像傳感器使用釘扎光電二極管作為電荷收集區(qū)21。釘扎光電二極管之所以這么稱呼是因為當該光電二極管完全耗盡時，該光電二極管中的電位被釘扎在恒定值。釘扎光電二極管具有光敏或p-n-p結區(qū)，包括在p型有源層20中的p型表面層24和n型光電二極管區(qū)26。釘扎光電二極管包括兩個p型區(qū)20、24，從而n型光電二極管區(qū)在釘扎電壓上完全耗盡。優(yōu)選具有n型導電類型的雜質摻雜源/漏區(qū)22設置在晶體管柵極40、60、80周圍。與轉移柵50相鄰的浮置擴散區(qū)25也優(yōu)選是n型的。
在典型的CMOS圖像傳感器中，使用形成在有源層20中的溝槽隔離區(qū)28來隔離像素。圖1B表示典型的STI隔離溝槽28。溝槽隔離區(qū)28是使用典型的STI工藝形成的，并且一般是通過如下方式形成的經(jīng)過方向性刻蝕工藝，如反應離子刻蝕(RIE)，在摻雜有源層或襯底20中刻蝕溝槽，或者采用用于刻蝕到摻雜有源層20中足夠深度的優(yōu)選各向異性刻蝕劑進行蝕刻，該深度一般大約為1000-5000埃。
然后用絕緣材料例如二氧化硅、氮化硅、ON(氧化物-氮化物)、NO(氮化物-氧化物)或ONO(氧化物-氮化物-氧化物)填充溝槽。絕緣材料可通過各種化學汽相淀積(CVD)技術如低壓化學汽相淀積(LPCVD)、高密度等離子體(HDP)淀積、或用于在溝槽內(nèi)淀積絕緣材料的任何其它合適的方法來形成。在用絕緣材料填充溝槽之后，使用平面化工藝如化學機械拋光使該結構平面化。當利用STI工藝形成溝槽隔離區(qū)28時，應該理解到隔離區(qū)28可以代替地使用硅的局部氧化(LOCOS)工藝來形成。
在刻蝕溝槽之前或之后形成用于像素晶體管的柵極疊層?？梢愿鶕?jù)需要或為了方便于特定工藝流程而改變這些初始工藝步驟的順序，例如，如果希望覆蓋轉移柵的已知光電柵極傳感器(未示出)，則必須在光電柵極之前形成柵極疊層，但是如果希望形成非覆蓋的光電柵極，則可以在形成光電柵極之后形成柵極疊層。
半透明或透明絕緣層30形成在CMOS圖像傳感器上方。然后進行常規(guī)處理方法，從而例如在絕緣層30中形成接觸32(如圖1A所示)，以便提供到源/漏區(qū)22、浮置擴散區(qū)25和連接柵極線的其它布線的電連接，以及像素10中的其他連接。例如，然后用例如二氧化硅、BSG、PSG或BPSG的鈍化層覆蓋整個表面，對其進行平面化和刻蝕，從而提供接觸孔，然后對其進行金屬化從而提供到光電柵極(如果使用的話)、復位柵極和轉移柵的接觸。
在圖1A和1B中所述的CMOS圖像傳感器像素中，電子通過外部入射的光產(chǎn)生并且儲存在n型光電二極管區(qū)26中。這些電荷被轉移晶體管的柵極結構50轉移到擴散區(qū)25。源極跟隨器晶體管從被轉移的電荷中產(chǎn)生輸出信號。最大輸出信號與從n型光電二極管區(qū)26提取的電子的數(shù)量成比例。最大輸出信號隨著光電二極管的電子容量或接收能力增加而增加。釘扎光電二極管的電子容量通常取決于用于形成區(qū)域24、26、20而注入的摻雜劑和摻雜水平。
關于圖像傳感器釘扎光電二極管常見問題是沿著常規(guī)溝槽隔離區(qū)28的側壁29在電連接區(qū)23中產(chǎn)生暗電流。電連接區(qū)23提供p型表面層24和p型有源層20之間的電連接。較高的摻雜劑濃度使通過連接區(qū)23的空穴流增加，這使光電二極管的電子積累容量增加。暗電流很強地取決于CMOS圖像傳感器的摻雜注入條件。然而，在常規(guī)圖像傳感器中使用的較高的摻雜劑濃度也使電連接區(qū)23中的暗電流增加。本發(fā)明的實施例提供一種新的技術，用于沿著電連接區(qū)23的改進的電連接，而不增加摻雜劑濃度。
當使用離子注入進一步增強隔離時，可能產(chǎn)生關于CMOS圖像傳感器的另一個問題。在經(jīng)過掩蔽的離子注入的各個制造步驟之后，可以對多晶硅柵極、溝槽隔離區(qū)、源/漏區(qū)和擴散區(qū)進行重摻雜。除了這種摻雜之外，在常規(guī)工藝中，一旦已經(jīng)形成溝槽隔離區(qū)，則進行掩蔽的離子注入，從而在直接位于溝槽隔離區(qū)下面的襯底的區(qū)域中注入離子，由此形成注入離子輪廓34(如圖1B所示)。然而，增加的離子注入或摻雜導致了增加的平帶或閾值電壓偏移。
對于器件在其失效前可容忍的閾值電壓偏移Vτ的量具有限制。相對于電壓偏移Vτ余量的參考或電源電壓，例如VDD，表示CMOS圖像傳感器的速度。因而，具有盡可能低的閾值電壓偏移是理想的。例如，對于CMOS圖像傳感器希望0.25mV或以下的閾值電壓偏移。本發(fā)明還提供一種用于減小閾值電壓偏移的新技術。盡管下面作為優(yōu)選實施例介紹了本發(fā)明用在CMOS圖像傳感器中，但是本發(fā)明不限于這些實施例，本發(fā)明也可以用在其它任何合適的圖像傳感器中，例如，CCD傳感器。
下面參照圖2A和2B介紹根據(jù)本發(fā)明的第一實施例。沿著STI側壁129產(chǎn)生富含帶正電空穴的區(qū)域，同時不增加有源層120的摻雜劑水平。如圖2A和2B所示，隔離柵170設置在溝槽隔離區(qū)128上并與p-n-p結區(qū)121相鄰，以便在相鄰像素100之間提供分隔。隔離柵170還優(yōu)選略微位于電連接區(qū)123之上，從而在這個區(qū)域123中提供空穴積累。隔離柵170優(yōu)選是疊層柵極，包括在位于柵極氧化物層172上方的電極層174上方形成的絕緣層176。氧化物、氮化物、或其它絕緣間隔物178設置在隔離柵170的任一側上。
隔離柵170的電極層174可以是與所選擇的CMOS圖像傳感器材料兼容的任何類型的導體，并且優(yōu)選由與其他柵極相同的材料形成。用于電極層174的合適材料包括多晶硅、多晶/TiSi2、多晶/WSi2、多晶/WNx/W、多晶/WNx、多晶/CoSi2和多晶/MoSi2。隔離柵170可以與其他柵極同時形成，例如隔離柵170、復位柵140、源極跟隨器160和轉移柵150可以同時形成。在隔離柵170與其他柵極同時形成的工藝中，優(yōu)選在形成該柵極之前形成隔離溝槽區(qū)128，因而優(yōu)選在形成下面的隔離溝槽區(qū)128之后形成隔離柵170。半透明或透明絕緣層130形成在CMOS圖像傳感器上。然后可以進行常規(guī)處理步驟，從而完成圖像傳感器的形成。
通過給隔離柵提供接地電位或施加微小電位來偏置隔離柵170。該電位可以是正的或負的，這取決于下面所述的柵極型電極的導電類型。通過在電連接區(qū)123中使空穴積累，偏置隔離柵提供了在被隔離柵170和相應隔離區(qū)128分離的相鄰像素之間的電隔離?？昭ǖ姆e累通過在光電二極管區(qū)126和STI側壁129之間產(chǎn)生更大的分隔而增加了電連接區(qū)123的面積。在電連接區(qū)123中空穴的積累還提供從p型表面層124到p型有源層120的良好電連接。
此外，當使用根據(jù)本發(fā)明的隔離柵170時，可以減小溝槽隔離區(qū)128的深度D。一般情況下，隔離溝槽具有大約2500的深度。然而，使用根據(jù)本發(fā)明的隔離柵允許使用小于大約2000深度D的溝槽，或者可以不使用隔離溝槽。因此隔離柵170可以形成在有源層120上。
根據(jù)本發(fā)明的第一所示實施例，其中用n+型導電材料摻雜源/漏區(qū)(未示出)和浮置擴散區(qū)125，優(yōu)選隔離柵170的電極層174是n+型多晶硅。隔離柵170可以接地或者固定到稍微負的低參考電壓。接地或稍微負的電壓將使空穴積累在電連接區(qū)123中的柵極下面，并在像素之間提供有效的隔離。
相應地，并且還根據(jù)本發(fā)明的第一實施例，隔離柵170的電極層174可以由p型導電材料例如p+多晶硅形成。P型摻雜劑具有比n型摻雜劑更低的滲透偏移。然而，使用p型多晶硅柵極使CMOS閾值電壓向更正的值偏移。與p型多晶硅柵極摻雜劑相關的閾值電壓偏移和與附加離子注入摻雜相關的閾值電壓偏移的組合過度，導致器件出現(xiàn)故障。
與常規(guī)工藝相反，本發(fā)明不需要附加注入，諸如在直接位于溝槽隔離區(qū)下面的襯底區(qū)域中的注入離子輪廓。因此，通過提供根據(jù)本發(fā)明的隔離柵170來增強隔離，而不是增加有源層摻雜劑濃度，可以使用p+型多晶硅柵極，而不會超過閾值電壓極限。
p+多晶硅隔離柵可以接地或固定到稍微正的電壓上，例如等于或低于電源電壓VDD的電壓，從而沿著溝槽側壁產(chǎn)生空穴，并且保證了在像素之間不形成用于電子的導電溝道。稍微正的電壓將使連接像素的導電溝道變?yōu)榈怪谩＝拥仉妷簩⑹箍昭ǚe累在電連接區(qū)123中。
下面參照圖3A和3B介紹根據(jù)本發(fā)明的第二實施例。圖3A中示出了2×2CMOS圖像傳感器像素陣列，以便更好地表示本發(fā)明的實施例。根據(jù)本發(fā)明的第二實施例，通過在溝槽隔離區(qū)228上方提供隔離柵270并環(huán)繞p-n-p結區(qū)221，沿著STI側壁229產(chǎn)生富含帶正電荷空穴的區(qū)域。隔離柵270優(yōu)選略微設置在電連接區(qū)223之上。隔離柵270還優(yōu)選形成為圍繞p-n-p結區(qū)221延伸到柵極，如轉移柵250，但是不接觸該轉移柵，以便不縮短柵極。隔離柵270具有在x方向上的長度Lx和在y方向上的長度Ly，如圖3A所示，可以修改每個長度來優(yōu)化隔離。例如，隔離柵270的長度Lx和Ly可以獨立地增加或減小，從而使暗電流和相鄰像素之間的串擾最小。隔離柵270優(yōu)選不在浮置擴散區(qū)225周圍延伸。優(yōu)選地，隔離柵270在像素200之間延伸，如參考標記270’所示。如圖3B所示，隔離柵270可以形成在溝槽隔離區(qū)228的相當大的部分上，由此允許形成小于大約2000埃深的更淺的溝槽隔離區(qū)228，如在第一實施例中所述的。
如上所述，隔離柵270可以由任何導電材料形成，但是優(yōu)選由與其它柵極相同的材料形成。隔離柵270也可以與其它柵極同時形成。在隔離柵270與其它柵極同時形成的工藝中，優(yōu)選在形成柵極之前形成隔離溝槽區(qū)228，因而優(yōu)選在形成下面的隔離溝槽區(qū)228之后形成隔離柵270。半透明或透明絕緣層230形成在CMOS圖像傳感器上。然后可以進行常規(guī)處理步驟，從而完成圖像傳感器的制造。通過給隔離柵提供接地電位或施加輕微的電位來偏置隔離柵270。該電位可以是正的或負的，這取決于下面所述的柵電極層的導電類型。偏置隔離柵提供了被隔離柵分離的相鄰像素之間的電隔離，并在電連接區(qū)223中積累空穴。
還如上所述，隔離柵270優(yōu)選是疊層柵極，它包括在位于柵極氧化物層272上方的電極層274上方形成的絕緣層276。氧化物、氮化物或其它絕緣間隔物278設置在隔離柵270的任一側上。在源/漏區(qū)的摻雜是n型的情況下，隔離柵270的電極層274優(yōu)選是n+多晶硅，并且可以接地或固定到稍微負的低參考電壓。因而，并且如上所述，隔離柵270可以是p+多晶硅柵極并且可以接地或固定到稍微正的參考電壓，例如VDD。而且，空穴的積累在此使電連接區(qū)223擴張，由此在光電二極管區(qū)226和溝槽側壁229之間提供更大的距離，在其中存在有俘獲位置。
下面介紹根據(jù)本發(fā)明的CMOS圖像傳感器的簡化電路。該電路包括例如用于在襯底的下部中積累光生電荷的光電二極管。應該理解的是，該CMOS圖像傳感器可以包括光電柵極、光電導體、或者其它圖像到電荷的轉換器件，代替光電二極管，作為用于光生電荷的初始積累體。
現(xiàn)在參見圖4，其示出了像素陣列的1×1部分的電路，其中每個像素單元按照圖2A-3B的像素100、200中任一個所示的方式構成。圖4的電路表示使用光電二極管、并具有像素光電探測器電路的CMOS圖像傳感器。
該光電探測器電路只作為CMOS圖像傳感器的剖面圖示出一部分。每個像素500包括用于進行光電轉換的釘扎光電二極管521。轉移柵550形成在n型源/漏區(qū)522A、522B之間。轉移柵550和n型源/漏區(qū)522A、522B形成電荷轉移晶體管529，它受轉移信號TX的控制。n型區(qū)522A用做浮置擴散區(qū)。復位柵532形成在n型源/漏區(qū)522A、522C之間。復位柵和源/漏區(qū)522A、522C形成復位晶體管531，它受復位信號RST控制。n型源/漏區(qū)522C經(jīng)導體519耦合到電壓源VDD。應該注意到，圖4表示了使用轉移柵550和相關晶體管529，轉移晶體管529提供了優(yōu)點，但是不是必須的。因此，本發(fā)明可以用在三晶體管(3T)環(huán)境中，其中省略了轉移柵并且用n型擴散區(qū)522A轉換光電二極管的n型電荷收集區(qū)。
通過隔離柵570在相鄰像素之間提供隔離。隔離柵570耦合到參考電壓VISO。參考電壓VISO偏置隔離柵570截止，從而在像素的電連接區(qū)中積累空穴。通常，通過將參考電壓VISO固定到地電位來偏置隔離柵570。在使用n型材料形成隔離柵570時，通過設置參考電壓VISO為比地更負的電壓，可以使隔離柵570“更難以”關斷?；蛘?，在使用p型隔離柵570時，通過設置參考電壓VISO為比地更正的電壓，可以使隔離柵570“更難以”關斷。施加比地更負(用于n型隔離柵)或更正(用于p型隔離柵)的電壓將導致更難以關斷隔離晶體管從而有助于關斷子閾值泄漏路徑。因而，可以使用電源電壓VDD提供更正的電位。典型的電源電壓可以范圍高達大約5伏。提供隔離柵570來防止相鄰像素500之間的泄漏。因此，盡管示出為位于相鄰像素500之間，應理解到隔離柵570可以應用于防止一個像素500到下一個像素的泄漏效應而計算的器件上的任何位置上。
每個像素500還包括附加的晶體管，例如，源極跟隨器晶體管536和行選擇晶體管538。晶體管536、538源極到漏極串聯(lián)耦合，而源極跟隨器晶體管536的源極也在引線540上方耦合到電壓源VDD，行選擇晶體管538的漏極耦合到引線542。行選擇晶體管538的漏極經(jīng)引線542連接到對于給定像素行中其它像素的類似行選擇晶體管的漏極上。負載晶體管539也耦合在晶體管538的漏極和電壓源VSS之間。通過施加于其柵極的信號VLN而使晶體管539保持導通。
應該理解的是，在很多晶體管中，源極和漏極基本上是可互換的，并且這里所規(guī)定的互連不應該解釋為只限于所述的這些。此外，盡管作為n型或n溝道介紹了晶體管，但是本領域技術人員應該意識到，如果該結構均勻地與上述類型相反地進行摻雜，則也可以使用p型或p溝道晶體管。n和p命名以公共的方式用于命名施主和受主類型雜質，這些雜質分別促進作為主要載流子的電子和空穴類型的載流子。作為雜質類型的詞尾使用的“+”符號應該解釋為指的是那種雜質的摻雜濃度比標識沒有“+”詞尾的雜質類型字母所相關的摻雜更重。
關于現(xiàn)有技術的淺溝槽隔離技術所存在的另一問題是，在淺溝槽隔離結構下方從一個像素到相鄰像素的光子擴散。人們已經(jīng)嘗試通過在淺溝槽隔離結構下方注入離子來提高隔離。然而，這些注入導致高的電流泄漏。本發(fā)明提供一種新技術，用于相鄰像素之間改進的隔離，其不需要在溝槽下面進行附加注入，由此在CMOS圖像傳感器中使暗電流的產(chǎn)生最小化。
在CMOS圖像傳感器制造中的另一考慮是構造隔離設計規(guī)則，從而保證有足夠的余量來防止CMOS電路中的穿通。例如，溝槽28(圖1B)將一個像素的源/漏區(qū)22(圖1A)與相鄰像素的有源層分離。因而，淺溝槽一般足夠寬以便允許足以防止穿通或電流泄漏的適當余量。本發(fā)明還提供一種用于防止電流泄漏同時允許CMOS電路中的更緊密的設計規(guī)則的新技術。
現(xiàn)在參照圖5-9介紹根據(jù)本發(fā)明的另一實施例。申請人提出STI工藝，其使用以含硅的摻雜導電材料填充的隔離溝槽。用于CMOS圖像傳感器的淺溝槽隔離區(qū)一般具有小于大約3000埃的深度，并且一般在大約2000到大約2500埃左右。通常，用常規(guī)絕緣體如氧化物或高密度等離子體(HDP)氧化物填充淺溝槽區(qū)。然而，由于溝槽內(nèi)的有限間隔，用常規(guī)絕緣體難以填充具有大于2500埃深度的溝槽，例如，當使用氧化物填充具有大于大約2500埃的深度的溝槽時，形成不希望的空隙或氣隙。根據(jù)本發(fā)明的第三實施例，申請人提出了用含硅的導電材料、優(yōu)選多晶硅或硅鍺來填充溝槽。含硅的導電材料可以很容易地淀積到各種深度的溝槽內(nèi)，而不像難以填充到深溝槽中的常規(guī)絕緣材料，例如二氧化硅、氮化硅、NO、ON、HDP和ONO。因此，使用含硅的導電材料來填充溝槽328將可以容易地形成溝槽，特別是，形成具有大于大約2000埃、優(yōu)選大約4000到大約5000埃的深度的深溝槽。
一般情況下，溝槽越深，隔離性越好。特別是關于CMOS圖像傳感器，溝槽越深，CMOS圖像傳感器的電子存儲容量越高。根據(jù)本發(fā)明的溝槽比淺溝槽更深，因而具有比淺溝槽更長的側壁。因此，更長的側壁允許沿著溝槽側壁的更大的電連接區(qū)323(圖9)，從而根據(jù)本發(fā)明，使電連接區(qū)323中的電子存儲容量，例如空穴積累增加。
在根據(jù)本發(fā)明具有用含硅的導電材料填充的溝槽的CMOS圖像傳感器中，如圖5所示，將溝槽328刻蝕到摻雜有源層320中。施加抗蝕劑和掩模，并且使用光刻技術限定將要被刻蝕掉的區(qū)域。使用方向性刻蝕工藝，如反應離子刻蝕(RIE)或用優(yōu)選各向異性刻蝕劑的刻蝕，蝕刻到摻雜有源層320中從而形成溝槽328。除去抗蝕劑和掩模，留下如圖5中所呈現(xiàn)的結構。
參見圖6，在溝槽328中生長氧化物，即SiO2或其它介電襯里327。該氧化物襯里可以多種適當?shù)牟牧现械腘O、ON或ONO形成。介電襯里327可以基本上是共形的。換言之，襯里327的厚度沿著側壁319和在溝槽328的底部基本上是相同的。一般情況下，沿著側壁的介電襯里327的厚度應該至少為大約100埃。
現(xiàn)在參見圖7，淀積含硅的高摻雜(原位摻雜)n型或p型導電材料329，從而填充溝槽328。含硅的合適導電材料包括多晶硅和硅鍺?；蛘?，如圖8所示，可以用含硅的導電材料329填充溝槽328，然后可以進行掩蔽離子注入(由箭頭所示)，從而摻雜含硅的導電材料。例如，在具有p型阱的p型有源層320的情況下，可以使用光致抗蝕劑掩模326將p型離子諸如硼(B)注入到含硅的導電材料中。同樣，在具有n型阱的n型有源層320的情況下，可以注入n型離子，如磷(P)、砷(As)或銻(Sb)。
含硅的導電材料很容易填充到深溝槽中。溝槽越深，越難用常規(guī)絕緣材料填充該溝槽。當使用氧化物和其他常規(guī)絕緣材料來填充深溝槽時，這些材料將形成空隙或氣隙。然而，根據(jù)本發(fā)明，可以用含硅的導電材料很容易地和有效地填充溝槽。
圖9中示出了根據(jù)本發(fā)明并具有釘扎光電二極管321的示例性CMOS圖像傳感器。釘扎光電二極管321具有p型表面層324和在p型有源層320內(nèi)的n型光電二極管區(qū)326。在n型區(qū)326的整體周圍形成結。優(yōu)選具有n型導電類型的雜質摻雜浮置擴散區(qū)325設置在轉移柵350的溝道區(qū)的一側上，其另一側具有n型區(qū)326的一部分。溝槽隔離區(qū)328形成在與n型區(qū)321相鄰但與其間隔開的有源層320中。與溝槽隔離區(qū)328的側壁相鄰地形成用于提供空穴積累的電連接區(qū)323。如上面參照圖5-8所述的那樣形成溝槽隔離區(qū)328。
柵極疊層，例如轉移柵350，可以在刻蝕溝槽之前或之后形成。這些工藝步驟的順序可以根據(jù)需要或者為了便于特定工藝流程而進行改變，例如，如果希望覆蓋轉移柵的光電柵極傳感器，則必須在光電柵極之前形成柵極疊層，但是如果希望獲得非覆蓋的光電柵極，則可以在形成光電柵極之后形成柵極疊層。應該注意的是，為了清楚的目的，在圖9中未示出整個轉移柵疊層。
在CMOS圖像傳感器300上形成半透明或透明的絕緣層330。然后進行常規(guī)處理方法，從而例如在絕緣層330中形成接觸(未示出)，以便提供到源/漏區(qū)332、浮置擴散區(qū)325和連接柵極線的其它布線的電連接，以及傳感器300中的其它連接。例如，然后可以用例如二氧化硅、BSG、PSG或BPSG的鈍化層覆蓋整個表面，然后對其進行CMP平面化和刻蝕，從而提供接觸孔，然后對接觸孔進行金屬化，以便提供到光電柵極(如果使用的話)、復位柵和轉移柵的接觸。
使用根據(jù)本發(fā)明的溝槽提供了像素之間改進的隔離。溝槽越深越能更好地抑制電子在隔離溝槽下面擴散到相鄰像素中，由此防止相鄰像素之間的串擾。因而，通過經(jīng)較深的溝槽來加強隔離，不需要溝槽下面的額外注入，因此通過減少隔離所需的注入，還減少了泄漏電流。本發(fā)明的所示實施例的另一優(yōu)點是，根據(jù)本發(fā)明用含硅的導電材料填充的深溝槽的使用提供了更深的空穴積累區(qū)，由此增加了電子存儲容量。而且，較深的溝槽允許更緊密的隔離設計規(guī)則。較深的溝槽還可以比淺溝槽更窄，同時仍然提供相鄰區(qū)之間的有效隔離。因而，通過使深溝槽的寬度變窄，可以使一個像素的源/漏區(qū)更靠近相鄰像素的有源層。
現(xiàn)在參照圖10-16介紹根據(jù)本發(fā)明的另一實施例?，F(xiàn)在參見圖10，將溝槽428蝕刻到有源層420中。該溝槽優(yōu)選是具有大于大約2500埃、優(yōu)選在大約4000埃到約5000埃之間的深度的深溝槽。施加抗蝕劑和掩模，并使用光刻技術限定要刻蝕掉的區(qū)域。使用方向性刻蝕工藝，如RIE、或用優(yōu)選各向異性刻蝕劑進行刻蝕，以便蝕刻到摻雜有源層420中從而形成溝槽428。除去抗蝕劑和掩模，留下如圖10中所示的結構。
參見圖11，經(jīng)過化學汽相淀積(CVD)在溝槽428中形成氮化物襯里432。氮化物襯里432可以由任何合適的氮化物形成，包括NO、ON、ONO，并且優(yōu)選由氮化硅形成。
現(xiàn)在參見圖12，在溝槽428內(nèi)和在氮化硅襯里432上形成氧化物，如SiO2或其他介電襯里427。襯里427可以是非共形的，其中其厚度可以沿著溝槽側壁429變化。相對厚的襯里可以在溝槽底部附近形成，較薄的襯里形成在溝槽的頂部附近?？梢允褂梅枪残蔚牟牧先绻腜SG、BPSG、SOG來制成襯里427。
現(xiàn)在參照圖13，剝離掉氧化物襯里427和氮化物襯里432的底部部分。這可以通過各向異性干刻蝕或掩蔽濕刻蝕或干刻蝕來完成。
現(xiàn)在參見圖14，生長選擇性外延層433，從而用硅填充溝槽428。外延層433可以使用任何合適的技術來生長，并且可以作為單層或多層來生長。外延層433直接生長在有源層420的表面上，以便提供通過溝槽到摻雜有源層420的直接電接觸，同時提供像素之間改進的場隔離。根據(jù)本發(fā)明提供到達有源層的直結電接觸，消除了頂部接觸的需要，因此節(jié)省了空間和可以更緊密地形成像素。
現(xiàn)在參見圖15，根據(jù)本發(fā)明的另一實施例，生長選擇性外延層433，以便用硅部分地填充溝槽428。
現(xiàn)在參見圖16，進行淀積工藝，從而用填充材料434填充溝槽的其余部分。填充材料優(yōu)選是氧化物材料并且更優(yōu)選是HDP氧化物?；蛘?，也可以使用含硅的導電材料，例如多晶硅或硅鍺來填充溝槽428的其余部分。
通過提供外延層433，減少了填充溝槽所需的氧化物的量。因而，通過使用減少量的氧化物，或者在使用含硅的導電材料填充溝槽其余部分的位置、或在用外延層433填充溝槽(如圖14所示)時的情況下，不使用氧化物，可以形成根據(jù)本發(fā)明的深溝槽。上述深溝槽提供了改進的隔離，并且在CMOS圖像傳感器的情況下，防止相鄰像素之間的串擾。而且，如上面關于第一實施例所述的，使用深溝槽提供改進的隔離，從而不再需要在溝槽下面使用額外的注入，由此減少了由泄漏電流引起的CMOS圖像傳感器中的暗電流。根據(jù)本發(fā)明的選擇性EPI填充或部分填充溝槽可以與本發(fā)明的其它方案組合使用，例如選擇性EPI部分填充的溝槽可以與用含硅的導電材料填充的深溝槽一起使用。
根據(jù)本發(fā)明并具有釘扎光電二極管421的示例性CMOS圖像傳感器示于圖17中。釘扎光電二極管421具有p型表面層424和在p型有源層420內(nèi)的n型光電二極管區(qū)426。在n型區(qū)426的整體周圍形成結。優(yōu)選具有n型導電類型的雜質摻雜浮置擴散區(qū)425設置在轉移柵450的溝道區(qū)的一側上，其另一側具有n型區(qū)426的一部分。溝槽隔離區(qū)428形成在與n型區(qū)421相鄰但與其分隔開的有源層420中。與溝槽隔離區(qū)428的側壁相鄰地形成用于提供空穴積累的電連接區(qū)423。如上面參照圖10-16所述的那樣形成溝槽隔離區(qū)428。應該注意的是，為了清楚的目的，圖17中未示出整個轉移柵疊層。
柵極疊層，例如轉移柵450可以在刻蝕溝槽之前或之后形成。這些工藝步驟的順序可以根據(jù)需要或者為了便于特定工藝流程而進行改變，例如，如果希望獲得覆蓋轉移柵的光電柵極傳感器，則必須在光電柵極之前形成柵極疊層，但是如果希望獲得非覆蓋的光電柵極，則可以在形成光電柵極之后形成柵極疊層。
在CMOS圖像傳感器400上形成半透明或透明的絕緣層430。然后進行常規(guī)處理方法，從而例如在絕緣層430中形成接觸(未示出)，以便提供到源/漏區(qū)、浮置擴散區(qū)425和連接柵極線的其它布線的電連接，以及傳感器400中的其它連接。例如，然后可以用例如二氧化硅、BSG、PSG或BPSG的鈍化層覆蓋整個表面，然后對其進行CMP平面化和刻蝕以提供接觸孔，然后對其進行金屬化，以便提供到光電柵極(如果使用的話)、復位柵和轉移柵的接觸。
根據(jù)本發(fā)明和參照圖2-17所述的像素陣列可以進一步處理，如在本領域公知的那樣，從而實現(xiàn)具有參照圖2-17所述的那些功能和特征的CMOS圖像傳感器。
包括根據(jù)本發(fā)明任何實施例的CMOS圖像傳感器的典型基于處理器的系統(tǒng)在圖18中一般表示為642。基于處理器的系統(tǒng)是具有數(shù)字電路的系統(tǒng)的示例，它包括CMOS圖像傳感器。沒有限制的是，這種系統(tǒng)可包括計算機系統(tǒng)、照相機系統(tǒng)、掃描儀、機器顯示器、汽車導航系統(tǒng)、視頻電話、監(jiān)視系統(tǒng)、自動聚焦系統(tǒng)、星象跟蹤系統(tǒng)、移動探測系統(tǒng)、圖像穩(wěn)定系統(tǒng)和用于高清晰度電視機的數(shù)據(jù)壓縮系統(tǒng)，所有這些系統(tǒng)都可以利用本發(fā)明。
基于處理器的系統(tǒng)如計算機系統(tǒng)例如一般包括中央處理單元(CPU)644，例如微處理器，它在總線652上和輸入/輸出(I/O)設備646通信。CMOS圖像傳感器642還在總線652上與該系統(tǒng)通信。計算機系統(tǒng)600也包括隨機存取存儲器(RAM)648，并且在有些情況下，計算機系統(tǒng)可包括外圍設備如快閃存儲器卡654、或光盤(CD)ROM驅動器656，其也在總線652上與CPU 644通信。還希望在單個IC芯片上集成處理器654、CMOS圖像傳感器642和存儲器648。
上述說明和附圖只是表示實現(xiàn)本發(fā)明的特征和優(yōu)點的示例性實施例。在不脫離本發(fā)明的精神和范圍的情況下可以對特殊工藝條件和結構進行修改和替換。因而，本發(fā)明不受前述文字說明和附圖的限制，而只是由所附權利要求書的范圍來限定。
權利要求
1.一種圖像傳感器，包括包含光敏區(qū)的像素；與所述像素相鄰的隔離區(qū)；和設置在所述隔離區(qū)上方的隔離柵。
2.根據(jù)權利要求1的傳感器，其中所述像素進一步包括用于從所述光敏區(qū)轉移光電荷的至少一個晶體管柵極，并且其中所述隔離柵的導電類型與所述至少一個晶體管柵極的導電類型相同。
3.根據(jù)權利要求1的傳感器，其中所述光敏區(qū)包括p型導電類型襯底、n型導電類型光電二極管區(qū)和p型導電類型表面區(qū)。
4.根據(jù)權利要求3的傳感器，其中所述隔離柵在所述像素的所述光敏區(qū)和所述隔離區(qū)之間的至少一部分區(qū)域上方延伸，并且所述隔離柵被偏置以便在所述像素的所述光敏區(qū)和所述隔離區(qū)之間的所述區(qū)域中積累空穴。
5.根據(jù)權利要求1的傳感器，其中所述隔離柵被偏置以便在相鄰像素之間提供電隔離。
6.根據(jù)權利要求1的傳感器，其中所述光敏區(qū)包括光電傳感器、光電二極管、光電柵極和光電導體中的一個。
7.根據(jù)權利要求1的傳感器，其中所述圖像傳感器包括CMOS圖像傳感器。
8.根據(jù)權利要求1的傳感器，其中所述CMOS圖像傳感器包括三晶體管(3T)CMOS圖像傳感器。
9.根據(jù)權利要求1的傳感器，其中所述CMOS圖像傳感器包括四晶體管(4T)CMOS圖像傳感器。
10.根據(jù)權利要求1的傳感器，其中所述圖像傳感器包括CCD圖像傳感器。
11.一種圖像傳感器，所述圖像傳感器包括形成在襯底內(nèi)的第一導電類型的有源層；形成在所述有源層的一部分上方的至少一個晶體管柵極；與所述晶體管柵極相鄰形成的光電傳感器；形成在所述有源層中并與所述光電傳感器相鄰的隔離區(qū)；和形成在所述隔離區(qū)的至少一部分上方的隔離柵。
12.根據(jù)權利要求11的傳感器，其中所述光電傳感器包括形成在所述至少一個晶體管柵極下面的p-n-p結區(qū)，所述p-n-p結區(qū)包括位于第二導電類型的光敏區(qū)上面的所述第一導電類型的表面層，所述光敏區(qū)位于所述第一導電類型的所述有源層的上面。
13.根據(jù)權利要求11的傳感器，其中所述光電傳感器包括光電二極管、光電柵極、光電導體、p-n-p二極管和掩埋二極管中的一個。
14.一種基于處理器的系統(tǒng)，包括權利要求11的傳感器。
15.一種CMOS圖像傳感器，包括用于接收入射光子能量并將其轉換成電信號的像素；所述像素包括用于積累光生電荷的光敏區(qū)；與所述光敏區(qū)的一側相鄰的浮置擴散區(qū)，用于從所述光敏區(qū)接收電荷；包括用于從所述浮置擴散區(qū)讀出電荷的至少一個輸出晶體管的讀出電路；形成在所述像素的至少一部分周圍的隔離區(qū)；和形成在所述隔離區(qū)的至少一部分上方的隔離柵。
16.根據(jù)權利要求15的圖像傳感器，其中所述隔離柵的導電類型與所述輸出晶體管的柵極的導電類型相同。
17.根據(jù)權利要求15的圖像傳感器，其中所述隔離柵形成在所述隔離區(qū)的相當大部分上方。
18.一種圖像傳感器，包括具有形成在其上的多個圖像傳感器像素的半導體襯底；每個所述像素包括光敏區(qū)和浮置擴散區(qū)；形成在相鄰像素之間的有源區(qū)；和形成在一部分所述有源區(qū)上方的至少一個隔離柵。
19.一種集成電路，包括具有形成在其上的多個圖像傳感器像素的半導體襯底；每個所述像素包括光敏區(qū)和浮置擴散區(qū)；形成在相鄰像素之間的隔離區(qū)；形成在所述隔離區(qū)的一部分上方的至少一個隔離柵，所述隔離柵被偏置到恒定電壓，從而使隔離柵恒定地反向偏置隔離區(qū)。
20.根據(jù)權利要求19的電路，其中所述像素還包括在所述光敏區(qū)和所述浮置擴散區(qū)之間的轉移柵。
21.根據(jù)權利要求20的電路，其中所述轉移柵和所述隔離柵是相同導電類型的。
22.根據(jù)權利要求19的電路，其中所述隔離柵圍繞所述像素的相當大部分，但是不接觸所述轉移柵或所述浮置擴散區(qū)。
23.一種圖像傳感器，包括具有第一導電類型的摻雜層的襯底；形成在所述摻雜層中的像素傳感器單元陣列；形成在每個像素傳感器單元之間的隔離區(qū)；和形成在所述隔離區(qū)的相當大部分上方的隔離柵，所述隔離柵形成在所述摻雜層的至少一部分上方。
24.一種集成電路，包括具有形成在其上的圖像傳感器像素的半導體襯底；所述像素包括設置在浮置擴散區(qū)和光敏有源區(qū)之間和其上方的至少一個轉移柵；形成在所述襯底中以及所述像素和相鄰像素之間的隔離溝道；和形成在所述隔離溝道上方的隔離柵，由此所述隔離柵基本上圍繞所有所述光敏有源區(qū)而延伸，隔離柵通過電壓進行偏置，從而使隔離柵對隔離溝道進行偏置。
25.一種形成圖像傳感器的方法，包括如下步驟在襯底內(nèi)形成像素；形成與所述像素相鄰的隔離區(qū)；和在所述隔離區(qū)上方和在與所述隔離區(qū)相鄰形成的連接區(qū)的至少一部分上方形成隔離柵。
26.根據(jù)權利要求25的方法，其中所述隔離柵具有與所述像素的至少一個晶體管柵極相同的導電類型。
27.根據(jù)權利要求25的方法，其中調(diào)節(jié)所述隔離柵的長度，使相鄰像素之間的串擾最小。
28.一種圖像傳感器的操作方法，所述圖像傳感器包括像素、與所述像素相鄰的隔離區(qū)、以及設置在所述隔離區(qū)上方并與所述像素相鄰的隔離柵，所述方法包括以下步驟通過給所述隔離柵施加電壓，在所述像素的光電二極管區(qū)和所述隔離區(qū)之間形成分隔。
29.根據(jù)權利要求28的方法，其中形成分隔的所述方法包括在所述光電二極管區(qū)和所述絕緣區(qū)之間的連接區(qū)中積累空穴。
30.一種形成圖像傳感器的方法，包括在襯底上形成第一導電類型的有源層；在所述有源層中形成光電傳感器；和在與所述光電傳感器相鄰的所述有源層的至少一部分上方形成隔離柵。
31.根據(jù)權利要求30的方法，包括在所述隔離區(qū)的相當大部分上方形成所述隔離柵。
32.根據(jù)權利要求30的方法，還包括形成所述隔離柵的長度，以便使相鄰像素之間的串擾最小。
33.根據(jù)權利要求30的方法，其中形成所述光電傳感器包括形成光電二極管、光電柵極、光電導體、p-n-p二極管和掩埋二極管中的一個。
34.一種形成CMOS圖像傳感器的方法，包括在襯底內(nèi)形成CMOS圖像傳感器像素；所述像素是通過以下步驟形成的形成用于積累光生電荷的光敏區(qū)；形成與所述光敏區(qū)的一側相鄰的浮置擴散區(qū)；形成用于從所述浮置擴散區(qū)讀出電荷的輸出晶體管；形成至少包括所述輸出晶體管的讀出電路；在所述像素的至少一部分周圍形成隔離區(qū)；和在所述隔離區(qū)的至少一部分上方形成隔離柵。
35.一種集成電路的操作方法，包括形成半導體襯底；在所述襯底中形成多個圖像傳感器像素；將所述像素互連成電路；形成每個所述像素，從而每個所述像素包括光敏區(qū)和浮置擴散區(qū)；在相鄰像素之間形成隔離區(qū)；在所述隔離區(qū)的至少一部分上方形成至少一個隔離柵；將所述隔離柵偏置到恒定電壓；和通過施加所述恒定電壓，反向偏置所述隔離區(qū)。
36.一種用于隔離半導體器件中的區(qū)域的結構，所述結構包括形成在相鄰區(qū)域之間的圖像傳感器襯底中的溝槽；和淀積在所述溝槽中的導電材料，從而填充所述溝槽的至少一部分。
37.根據(jù)權利要求36的結構，還包括至少沿著所述溝槽的側壁形成的絕緣襯里。
38.根據(jù)權利要求36的結構，其中所述導電材料包括硅、硅鍺和多晶硅中的一種。
39.根據(jù)權利要求36的結構，其中所述溝槽還包括位于所述導電材料下面并形成在所述溝槽內(nèi)的外延層。
40.根據(jù)權利要求39的結構，其中所述溝槽具有大約1000埃到大約5000埃之間的深度。
41.根據(jù)權利要求39的結構，其中所述溝槽具有大于大約2000埃的深度。
42.根據(jù)權利要求36的結構，其中所述半導體器件包括CMOS圖像傳感器。
43.根據(jù)權利要求36的結構，其中所述導電材料包括外延材料。
44.一種用于隔離圖像傳感器中的區(qū)域的結構，所述結構包括在相鄰像素之間的圖像傳感器襯底中形成的溝槽；沿著所述溝槽的壁形成的絕緣襯里；和形成在所述絕緣襯里內(nèi)的導電材料。
45.根據(jù)權利要求44的結構，其中所述導電材料包括外延層。
46.根據(jù)權利要求45的結構，其中所述外延層部分地填充所述溝槽。
47.根據(jù)權利要求45的結構，還包括淀積在所述外延層上方和所述溝槽內(nèi)的填充材料。
48.根據(jù)權利要求45的結構，還包括形成在所述溝槽的所述側壁和所述絕緣襯里之間的氮化物襯里。
49.根據(jù)權利要求47的結構，其中所述填充材料包括絕緣材料、導電材料和硅中的一種。
50.一種圖像傳感器，包括形成在襯底中的第一導電類型的有源層；形成在所述有源層中的電荷轉移區(qū)；形成在與所述電荷轉移區(qū)相鄰的所述有源層中的光電二極管，所述光電二極管包括在所述第一導電類型的所述有源層的區(qū)域之間的第二導電類型的區(qū)域；在所述有源層中的電荷收集區(qū)，用于接收從所述光電二極管區(qū)轉移來的電荷；與所述有源層相鄰地形成的隔離區(qū)，所述隔離區(qū)包括溝槽；和形成在所述溝槽內(nèi)的導電材料。
51.根據(jù)權利要求50的傳感器，還包括至少沿著所述溝槽的側壁形成的絕緣襯里。
52.根據(jù)權利要求50的傳感器，其中所述導電材料包括硅。
53.根據(jù)權利要求50的傳感器，其中所述溝槽具有在大約1000埃和大約5000埃之間的深度。
54.根據(jù)權利要求50的傳感器，其中所述溝槽具有大于大約2000埃的深度。
55.根據(jù)權利要求50的傳感器，其中所述導電材料包括外延材料。
56.根據(jù)權利要求55的傳感器，其中所述外延材料部分地填充所述溝槽。
57.一種處理系統(tǒng)，包括(i)處理器；和(ii)耦合到所述處理器的半導體器件，并且其包括形成在相鄰區(qū)域之間的襯底中的溝槽；和淀積在所述溝槽內(nèi)的導電材料，從而填充所述溝槽的至少一部分。
58.一種處理系統(tǒng)，包括(i)處理器；和(ii)耦合到所述處理器的圖像傳感器裝置，并且該圖像傳感器裝置包括形成在襯底中的第一導電類型的有源層；形成在所述襯底上方的電荷轉移區(qū)；與所述電荷轉移區(qū)相鄰地形成的光電二極管，所述光電二極管包括夾在所述第一導電類型的所述有源層的區(qū)域之間的第二導電類型的區(qū)域；用于接收從所述光電二極管區(qū)轉移來的電荷的電荷收集區(qū)；相鄰地互連所述有源層的第一導電類型部分而形成的隔離區(qū)，所述隔離區(qū)包括溝槽；和至少部分地形成在所述溝槽內(nèi)的導電材料。
59.一種形成用于隔離半導體器件中的區(qū)域的結構的方法，所述方法包括形成溝槽，從而分離半導體器件的區(qū)域；和用導電材料至少部分地填充所述溝槽。
60.根據(jù)權利要求59的方法，還包括至少沿著所述溝槽的側壁形成絕緣襯里。
61.根據(jù)權利要求59的方法，其中所述導電材料包括硅、多晶硅和硅鍺中的一種。
62.根據(jù)權利要求59的方法，還包括在所述導電材料下面形成外延層。
63.根據(jù)權利要求59的方法，其中所述溝槽形成為具有大于大約2000埃的深度。
64.一種形成用于隔離半導體器件中的區(qū)域的結構的方法，所述方法包括以下步驟在相鄰區(qū)域之間的半導體襯底的有源區(qū)中形成開口；在所述開口中生長外延層；和在所述開口內(nèi)和所述外延層上方淀積填充材料，從而填充所述開口。
65.一種形成圖像傳感器的方法，所述方法包括以下步驟形成襯底；在所述襯底內(nèi)形成第一導電類型的有源層；在所述有源層內(nèi)形成電荷轉移區(qū)；在所述有源層內(nèi)與所述電荷轉移區(qū)相鄰地形成光電二極管，形成所述光電二極管的所述步驟包括在所述第一導電類型的所述有源層的區(qū)域之間形成第二導電類型的區(qū)域；在所述有源層內(nèi)形成電荷收集區(qū)，用于接收從所述光電二極管區(qū)轉移來的電荷；和通過形成溝槽，并用導電材料至少部分地填充所述溝槽，從而形成與所述有源層相鄰的隔離區(qū)。
全文摘要
本發(fā)明提供一種用于隔離半導體器件的區(qū)域的隔離方法和器件。隔離結構和方法包括在場隔離區(qū)上方并與圖像傳感器的像素相鄰地形成偏置柵極。隔離方法還包括在場隔離區(qū)的相當大部分上方形成隔離柵，以便隔離像素陣列中的像素。隔離方法和結構還包括在有源區(qū)中形成隔離溝槽，并用含硅的摻雜導電材料填充溝槽。還通過以下步驟提供一種用于隔離所述區(qū)域的方法和結構在襯底的有源區(qū)中提供溝槽，在溝槽中生長外延層以填充溝槽或者部分地填充溝槽，并且在外延層上方和溝槽內(nèi)淀積絕緣材料，從而完全填充溝槽。
文檔編號H01L27/148GK1735969SQ200380108186
公開日2006年2月15日 申請日期2003年11月12日 優(yōu)先權日2002年11月12日
發(fā)明者C·穆利, H·羅德斯 申請人:微米技術有限公司