專利名稱：具有分離柵極的雙柵極半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置以及制造該半導(dǎo)體裝置的方法，特別是涉及一種適用于雙柵極裝置者。
背景技術(shù)：
超大規(guī)模集成半導(dǎo)體裝置在高密度與高性能的不斷需求上，需諸如100納米以下的柵極長度、高可靠度與提高的制造產(chǎn)量等結(jié)構(gòu)特性。將結(jié)構(gòu)特性降低到100nm以下是對現(xiàn)有技術(shù)的挑戰(zhàn)。
例如，當(dāng)公知的平面金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的柵極長度小于100nm時(shí)，與短溝道效應(yīng)有關(guān)的問題，譬如源極與漏極之間的過度泄漏，則會(huì)變得越來越難克服。此外，遷移率的降低以及許多制程上的問題，同樣會(huì)難以用包括更小的裝置特性來衡量公知的MOSFET。因此，新的裝置結(jié)構(gòu)乃應(yīng)運(yùn)而生，以改善FET性能并進(jìn)一步縮小裝置。
雙柵極MOSFET代表已經(jīng)被視為取代現(xiàn)有平面MOSFET的新結(jié)構(gòu)。在許多方面中，雙柵極MOSFET提供比現(xiàn)有塊狀硅MOSFET更好的特性，其改良處在于雙柵極MOSFET在溝道的兩側(cè)上具有一柵極電極，而不是如在現(xiàn)有MOSFET中僅位于一側(cè)上。當(dāng)具有兩個(gè)柵極時(shí)，漏極所產(chǎn)生的電場會(huì)較佳地由該溝道的源極端過濾。同樣地，兩個(gè)柵極能控制的電流約為單一柵極的兩倍，而產(chǎn)生更強(qiáng)的切換信號(hào)。
鰭式場效應(yīng)晶體管(FinFET)是目前顯現(xiàn)出良好短溝道行為的雙柵極結(jié)構(gòu)。雖然現(xiàn)有的FinFET稱為″雙柵極″MOSFET，但是該兩個(gè)柵極基本上物理上及電氣上連接，從而形成單一邏輯化的可尋址柵極。FinFET包括形成于垂直鰭部中的溝道，F(xiàn)inFET結(jié)構(gòu)可使用類似于公知的制造平面MOSFET的電路布局與制程技術(shù)來制造。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例提供具有雙柵極的FinFET裝置，該雙柵極通過傳導(dǎo)鰭部而彼此有效地隔開，該柵極可獨(dú)立地偏置以增加電路設(shè)計(jì)靈活性。
本發(fā)明的其余優(yōu)點(diǎn)與其它特征一部分將陳述于下述說明中，而另一部分對本領(lǐng)域技術(shù)人員在閱讀下文時(shí)即能了解，或者可從實(shí)施本發(fā)明而知悉。本發(fā)明的優(yōu)點(diǎn)與特征可根據(jù)所附的權(quán)利要求范圍所指出的來予以實(shí)現(xiàn)與獲得。
根據(jù)本發(fā)明的一個(gè)方面，以上與其它優(yōu)點(diǎn)能部分地由包括基板與形成于該基板上的絕緣層的一半導(dǎo)體裝置所達(dá)成。鰭部可形成于該絕緣層上，并可包括多個(gè)側(cè)表面與一上表面。一第一柵極形成于鄰近該鰭部的多個(gè)側(cè)表面的其中一個(gè)的絕緣層上。一第二柵極形成在與第一柵極隔開并且鄰近該鰭部的多個(gè)側(cè)表面中的另外一個(gè)的絕緣層上。
根據(jù)本發(fā)明另一方面，一制造半導(dǎo)體裝置的方法包括在一基板上形成一絕緣層，以及在該絕緣層上形成一鰭部結(jié)構(gòu)。該鰭部結(jié)構(gòu)包括第一側(cè)表面、第二側(cè)表面以及一上表面。該方法還包括將源極與漏極區(qū)域形成于該鰭部結(jié)構(gòu)的末端，以及將一柵極材料沉積于該鰭部結(jié)構(gòu)上。該柵極材料圍繞著該上表面及第一與第二側(cè)表面。該柵極材料可予以蝕刻，以在該鰭部的相對側(cè)上形成第一柵極電極與第二柵極電極。該沉積的柵極材料可鄰近該鰭部予以平面化。
根據(jù)本發(fā)明的又一方面，一半導(dǎo)體裝置包括一基板與形成于該基板上的一絕緣層，一傳導(dǎo)鰭部形成于該絕緣層上，而柵極介電層則形成于傳導(dǎo)鰭部的側(cè)表面上，第一柵極電極形成于絕緣層上，第一柵極電極位于鄰近該柵極介電層之一的傳導(dǎo)鰭部的第一側(cè)上，第二柵極電極則形成于該絕緣層上，第二柵極電極位于鄰近另一柵極介質(zhì)層的傳導(dǎo)鰭部的相對側(cè)邊上，并且與第一柵極電極相隔開。
從下述詳細(xì)說明中，本領(lǐng)域技術(shù)人員可清楚了解本發(fā)明的其它優(yōu)點(diǎn)與特征。所顯示與用以說明的具體實(shí)施例提供要實(shí)施本發(fā)明的最佳實(shí)施方式的說明。本發(fā)明能夠以各種明顯的方式來修改，而不背離本發(fā)明。因而，這些附圖是用來說明本發(fā)明的特性而不是對其進(jìn)行限定。


以附圖為參考，其中具有相同標(biāo)號(hào)的組件可表示相同的組件。
圖1為根據(jù)本發(fā)明具體實(shí)施例所形成的鰭部的剖視圖；圖2A為根據(jù)本發(fā)明的一具體實(shí)施例的鰭部結(jié)構(gòu)的俯視圖；圖2B為根據(jù)本發(fā)明的一具體實(shí)施例的圖2A所示鰭部結(jié)構(gòu)的剖視圖；圖3為根據(jù)本發(fā)明一具體實(shí)施例的圖2B所示裝置上柵極介電層與柵極材料的形成的示意圖；圖4為根據(jù)本發(fā)明一具體實(shí)施例的圖3所示柵極材料平面化的剖視圖；圖5為根據(jù)本發(fā)明一具體實(shí)施例的圖4所示的半導(dǎo)體裝置的俯視圖；圖6A至6D為根據(jù)本發(fā)明另一實(shí)施例的將應(yīng)變張力應(yīng)用導(dǎo)入于一鰭部中的剖視圖；以及圖7A至圖7F為根據(jù)本發(fā)明另一具體實(shí)施例而將完全硅化柵極形成于FinFET中的俯視圖與剖視圖。
具體實(shí)施例方式
本發(fā)明以下的詳細(xì)說明乃參考附圖，在不同附圖中的相同標(biāo)號(hào)可代表相同或類似的組件。同樣地，以下的詳細(xì)說明并非用以限定本發(fā)明。相反地，本發(fā)明的保護(hù)范圍由所附的權(quán)利要求范圍及其等效所界定。
本發(fā)明的實(shí)施例提供雙柵極FinFET裝置與這種裝置的制造方法。根據(jù)本發(fā)明所制成的FinFET裝置里的柵極有效地彼此隔開，且可分離地偏置。
圖1說明根據(jù)本發(fā)明一具體實(shí)施例而形成的半導(dǎo)體裝置100的剖面圖。參考圖1，半導(dǎo)體裝置100包括絕緣體上硅(SOI)的結(jié)構(gòu)，該結(jié)構(gòu)包括一硅基板110、一埋設(shè)氧化物層120以及在該埋設(shè)氧化物層120上的一硅層130。埋設(shè)氧化物層120與硅層130以一公知方式而形成于基板110上。
在一實(shí)施例中，埋設(shè)氧化物層120包括一硅氧化物，并且具有從大約1000埃至大約3000埃范圍的厚度。硅層130包括厚度范圍從300埃至1500埃的單晶或多晶硅。如下面進(jìn)一步詳述，該硅層130乃用來形成一雙柵極晶體管裝置用的一鰭部結(jié)構(gòu)。
本發(fā)明的另一實(shí)施例中，基板110與硅層130可包括其它的半導(dǎo)材料，譬如鍺，或者半導(dǎo)材料的組合，譬如硅鍺。埋設(shè)氧化物層120也可包括其它的介電材料。
如硅氮化物層或者硅氧化物層(例如，二氧化硅)的介電層140形成于硅層130上，以在接著的蝕刻制程中作為保護(hù)罩用。在一實(shí)施例中，介電層140的沉積厚度得為約150埃至約600埃。接著，將一光刻膠材料沉積與圖案化，以形成一光刻膠掩膜150用于后續(xù)制程。該光刻膠以任何公知的方式來沉積與圖案化。
半導(dǎo)體裝置100隨后被蝕刻，再移除該光刻膠掩膜150。在一實(shí)施例中，硅層130可用公知的方式來蝕刻，而該蝕刻則終止于埋設(shè)氧化物層120上以形成一鰭部。在該鰭部形成后，源極與漏極區(qū)域形成于鄰近該鰭部的各個(gè)端處。例如，在一具體實(shí)施例中，一硅、鍺、或硅與鍺組合層則可用公知的方式予以沉積、圖案化與蝕刻，以形成源極與漏極區(qū)域。
圖2A說明以此方式在半導(dǎo)體100上形成的鰭部結(jié)構(gòu)的俯視圖。根據(jù)本發(fā)明的一具體實(shí)施例，源極區(qū)域220與漏極區(qū)域230系在埋設(shè)氧化物層120上鄰近鰭部210的端處形成。
圖2B為沿圖2A的A-A’線所取的剖視圖，以說明本發(fā)明的具體實(shí)施例的鰭部結(jié)構(gòu)。介電層140與硅層130被蝕刻以形成鰭部210，該鰭部210包括硅層130與介電層140。
圖3為根據(jù)本發(fā)明的一具體實(shí)施例的柵極介電層與柵極材料形成于鰭部210上的剖視圖。一介電層可形成于鰭部210上。例如，如圖4所示，一薄氧化膜310可熱生長于鰭部210上。氧化膜310可長至約10埃至約50埃的厚度，且形成在鰭部210的硅層130的外露的側(cè)表面上，以作為一用于后續(xù)形成的柵極電極的介電層。類似于該氧化膜310，介電層140可為該鰭部210的上表面提供電性絕緣。
在形成氧化膜310后，可在半導(dǎo)體裝置100上沉積一柵極材料層320。而該柵極材料層320可包含后續(xù)形成的柵極電極所用的材料。在一實(shí)施例中，該柵極材料層320包括使用公知化學(xué)氣相沉積(CVD)而沉積出的多晶硅，其厚度范圍約300埃至約1500埃?？商娲?，譬如鍺或者硅與鍺的組合的其它半導(dǎo)體材料，或者不同的金屬，也可作為柵極材料。
雙柵極通過微影術(shù)(例如，光刻法)而定義于柵極材料層320中。柵極材料層320可選擇性地蝕刻，以從裝置100上的柵極材料層320形成出一柵極結(jié)構(gòu)。如圖3所示，以此方式來形成柵極結(jié)構(gòu)，可使部分柵極材料層320者存于介電層140的頂部上。
圖4為根據(jù)本發(fā)明具體實(shí)施例的柵極材料320平面化的剖視圖。多余的柵極材料可被移除(例如，從介電層140上)，以平面化半導(dǎo)體裝置100的鰭部區(qū)域。例如，可進(jìn)行化學(xué)機(jī)械式拋光(CMP)，以使該柵極材料(亦即，柵極材料層320)在垂直方向上甚至具有或者幾乎甚至具有介電層140。
參考圖4，在半導(dǎo)體裝置100溝道區(qū)域中的柵極材料層320緊靠著鰭部210的兩側(cè)表面，以形成一第一柵極410與第二柵極420。然而，鰭部210的上表面被介電層140所覆蓋。此結(jié)構(gòu)也示于圖5中，其為根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體裝置100的頂視圖。在圖5中，第一柵極410與第二柵極420相鄰接但未覆蓋鰭部210。
柵極材料層320隨后可被圖案化與蝕刻，以形成雙柵極電極。如圖5所示，半導(dǎo)體裝置100包括具有柵極電極510與520的雙柵極結(jié)構(gòu)。如下詳述，柵極電極510與520有效地由鰭部210所隔開，并可分離偏置。為簡化起見，圍繞鰭部210的側(cè)表面的柵極介電材料310(如圖4所示)未示于圖5中。
隨后可將源極/漏極區(qū)域220與230摻雜，例如n型或p型雜質(zhì)可植入源極/漏極區(qū)域220與230中。特定的植入劑量與能量可依據(jù)特別的終端裝置的需求而選定。本領(lǐng)域技術(shù)人員可根據(jù)電路需求優(yōu)化源極/漏極植入制程，這些步驟在此不予揭露，以避免不當(dāng)?shù)鼗煜景l(fā)明的重點(diǎn)。此外，側(cè)壁隔片(未示出)可在源極/漏極離子植入以前選擇性地形成，以依據(jù)特定電路需求而來控制源極/漏極接合的位置。隨后，進(jìn)行活化退火，以將源極/漏極區(qū)域220與230活化。
如圖5所示，柵極電極510與柵極電極520物理上及電氣上彼此隔開。根據(jù)本發(fā)明的一具體實(shí)施例，當(dāng)使用于電路中時(shí)，每一柵極電極510與520以不同電壓分別地偏置。獨(dú)立偏置第一柵極410與第二柵極420(經(jīng)由柵極電極510與520)的能力會(huì)增加使用半導(dǎo)體裝置100的電路設(shè)計(jì)的靈活性。
圖5中所示的制成的半導(dǎo)體裝置100為具有第一柵極410與第二柵極420的雙柵極裝置。相對于公知的雙柵極裝置，柵極材料層320(圖3與圖4)鄰接鰭部210的兩表面，并為半導(dǎo)體裝置100提供每裝置增大的溝道寬度。該鰭部210同樣可保留在柵極蝕刻中保護(hù)鰭部210的介電層140。
第一及第二柵極410與420同樣由鰭部210有效地隔開，并根據(jù)半導(dǎo)體裝置100的特定電路需求而分別地偏置(經(jīng)由分別的柵極電極510與520)。相對于包括單柵極連接的公知FinFETs，這種隔開的雙柵極結(jié)構(gòu)在電路設(shè)計(jì)的期間內(nèi)提供提高的靈活性。
因此，根據(jù)本發(fā)明，雙柵極FinFET裝置在該裝置的溝道區(qū)域中形成有兩隔開的柵極。有利的是，所制成的結(jié)構(gòu)會(huì)呈現(xiàn)出良好的短溝道表現(xiàn)。此外，本發(fā)明提供更高的靈活性，并易于與公知的制程集成。
其它實(shí)施例在一些實(shí)施例中，需要將張力應(yīng)變引入到FinFET的鰭部里。圖6A至圖6D為根據(jù)本發(fā)明另一具體實(shí)施例的將張力應(yīng)變引入到鰭部里的剖視圖。圖6A是半導(dǎo)體裝置600的剖視圖。參照圖6A，半導(dǎo)體裝置600可包括埋設(shè)氧化物層(BOX)610、鰭部620以及二氧化硅罩630。如上述，組件610-630是根據(jù)圖1至圖2B所述而形成。鰭部620包括硅、鍺或硅與鍺的組合。
如圖6B所示，厚去除式氧化物層640可被熱生長在鰭部620上。厚(例如，200-400埃)去除式氧化物層640會(huì)在鰭部620中導(dǎo)入張力應(yīng)變。如圖6C所示，然后將去除式氧化物層640移除，再生長薄柵極氧化物層650。如圖6D所示。柵極材料660隨后沉積在鰭部620上。FinFET以典型的方式而由圖6D中的結(jié)構(gòu)所形成。在此一FinFET中的鰭部620將具有一張力應(yīng)變，而會(huì)將本領(lǐng)域技術(shù)人員所能理解的性質(zhì)植入鰭部620中。
在其它的實(shí)施例中，需要一完全硅化柵極的FinFET。這一FinFET可具有一合并的金屬柵極，該金屬柵極能移除多晶硅消耗效應(yīng)并且有助于得到用于FinFET的適當(dāng)極限電壓。圖7A與圖7B用來形成具有完全硅化柵極的FinFET的示范性制程的圖式。參照圖7A，裝置700包括一鰭部710、源極區(qū)域720與漏極區(qū)域730。如上述，這些層/結(jié)構(gòu)可根據(jù)圖1-2B所述而形成。如圖7B所示，鰭部710可包括一頂部氧化物罩740以及圍繞一硅結(jié)構(gòu)的柵極氧化物750。鰭部710可形成于一埋設(shè)氧化(BOX)層705上。
如圖7C所示，薄多晶硅層760沉積于鰭部710上。然后，如圖7D所示，沉積出一厚底部抗反射(BARC)層770。如圖7E頂部所示，該柵極區(qū)域與接觸部780隨后則可被圖案化與蝕刻。
在沒有移除BARC層770的情形下，源極與漏極區(qū)域720與730可植入離子。因此，所使用的摻雜物會(huì)被BARC層770所阻擋而無法穿透入溝道內(nèi)(例如，鰭部710)。
如圖7E與圖7F所示，BARC層770可被移除，而且多晶硅760能完全地硅化以形成金屬柵極780。該柵極材料710也可以類似上述圖4所述的方式來平面化。
在先前的說明中，已說明各種特定細(xì)節(jié)，譬如特定材料、結(jié)構(gòu)、化學(xué)物質(zhì)、制程等等，以提供對本發(fā)明完整的理解?？傃灾?，本發(fā)明可在不借助在此所述的特定細(xì)節(jié)下實(shí)施。在其它情形中，已知的制程結(jié)構(gòu)說明并未細(xì)述，以免不當(dāng)?shù)鼗煜景l(fā)明的目的。
用以制造本發(fā)明的半導(dǎo)體裝置的介電質(zhì)與傳導(dǎo)層可通過公知的沉積技術(shù)來沉積。例如，可采用金屬化技術(shù)，譬如不同類型的CVD制程，包括低壓CVD(LPCVD)與增強(qiáng)型CVD(ECVD)。
本發(fā)明可實(shí)施于雙柵極半導(dǎo)體裝置的制造上，特別是具有100nm以及以下的結(jié)構(gòu)特征的FinFET裝置。本發(fā)明可應(yīng)用于任一不同類型半導(dǎo)體裝置的形成，因而在此不予贅述，以避免混淆本發(fā)明的目的。在實(shí)施本發(fā)明上，可使用公知的光刻法與蝕刻技術(shù)，因此，這些技術(shù)的細(xì)節(jié)在此不另贅述。
本說明書僅將本發(fā)明的優(yōu)選實(shí)施例及其部分多用途實(shí)例示出并說明。應(yīng)理解的是，本發(fā)明能用于不同的其它組合與環(huán)境中，其并能在此所示的發(fā)明范疇內(nèi)進(jìn)行修改。
權(quán)利要求
1.一種半導(dǎo)體裝置(100)，其包括一基板(110)；一絕緣層(120)，其形成于該基板(110)上；一鰭部(210)，其形成于該絕緣層(120)上，并且包括多個(gè)側(cè)表面與一上表面；一第一柵極(410)，其形成于該絕緣層(120)上并鄰近于該鰭部(210)的多個(gè)側(cè)表面的其中之一；以及一第二柵極(420)，其形成于該絕緣層(120)上并與第一柵極(410)隔開且鄰近該鰭部(210)的多個(gè)側(cè)表面的另一側(cè)表面。
2.如權(quán)利要求1所述的半導(dǎo)體裝置(120)，其中，該第二柵極(420)形成在相對于第一柵極(410)的鰭部(210)的相反側(cè)上。
3.如權(quán)利要求2所述的半導(dǎo)體裝置(100)，其中，該第一與第二柵極(410，420)分別包括第一與第二柵極觸點(diǎn)(510，520)。
4.如權(quán)利要求1所述的半導(dǎo)體裝置(100)，進(jìn)一步包括多個(gè)介電層(310)，其分別沿該鰭部(210)的多個(gè)側(cè)表面而形成，其中該第一與第二柵極(410，420)分別緊鄰該多個(gè)介電層中的不同介電層(310)。
5.如權(quán)利要求1所述的半導(dǎo)體裝置(100)，進(jìn)一步包括一介電層(140)，包含至少一形成于該鰭部(210)上表面上的氮化物與氧化物，其中該介電層(140)的上表面、該第一柵極(410)的上表面、與該第二柵極(420)的上表面在同一平面上。
6.一種制造半導(dǎo)體裝置(100)的方法，包括下列步驟在一基板(110)上形成一絕緣層(120)；在該絕緣層(120)上形成一鰭部結(jié)構(gòu)(210)，該鰭部(210)結(jié)構(gòu)包括一第一側(cè)表面、一第二側(cè)表面以及一上表面；在該鰭部結(jié)構(gòu)(210)的末端形成源極與漏極區(qū)域(220，230)；在該鰭部結(jié)構(gòu)(210)上沉積一柵極材料(320)，該柵極材料(310)圍繞著該上表面以及第一與第二側(cè)表面；將該柵極材料(320)蝕刻，以在該鰭部結(jié)構(gòu)(210)的相對側(cè)上形成一第一柵極電極(410)與一第二柵極電極(420)；以及將鄰近該鰭部結(jié)構(gòu)的沉積柵極材料(420)平面化。
7.如權(quán)利要求6所述的方法，進(jìn)一步包括下列步驟在該鰭部結(jié)構(gòu)(210)的上表面上形成一介電層(140)，其中該平面化包括將該柵極材料(320)拋光，以使柵極材料不致殘留在該介電層(140)上。
8.一種半導(dǎo)體裝置(100)，包括一基板(110)，一形成于該基板(110)上的絕緣層(120)，一形成于該絕緣層(120)上的傳導(dǎo)鰭部(210)，形成于該傳導(dǎo)鰭部(210)側(cè)表面上的柵極介質(zhì)層(310)，以及一形成于該絕緣層(120)上的第一柵極電極(410)，該第一柵極電極(410)配置在鄰近一柵極介電層(310)的傳導(dǎo)鰭部(210)的第一側(cè)上，其特征在于形成于該絕緣層(120)上的一第二柵極電極(410)，該第二柵極電極(420)配置在鄰近另一柵極介電層(310)的傳導(dǎo)鰭部(210)的一相反側(cè)上，且與該第一柵極電極(410)隔開。
9.如權(quán)利要求8所述的半導(dǎo)體裝置(100)，進(jìn)一步包括形成于該傳導(dǎo)鰭部(210)的上表面上的一介電層(140)，其中第一柵極電極(410)與第二柵極電極(420)兩者均未在介電層(140)上延伸。
10.如權(quán)利要求9所述的半導(dǎo)體裝置(100)，其中，該第一柵極電極(410)、第二柵極電極(420)與介電層(140)的上表面在同一平面上面。
全文摘要
一半導(dǎo)體裝置(100)，其包括一基板(110)以及形成于該基板(110)上的一絕緣層(120)；一鰭部(210)可形成于該絕緣層上(120)，并包括多個(gè)側(cè)表面與一上表面；一第一柵極(410)可形成于鄰近該鰭部(210)的多個(gè)側(cè)表面其中之一的絕緣層(120)上；一第二柵極(420)可形成在絕緣層(120)上，其與第一柵極(410)隔開并且鄰近該鰭部(210)的多個(gè)側(cè)表面的另一側(cè)表面。
文檔編號(hào)H01L29/786GK1711644SQ200380102759
公開日2005年12月21日 申請日期2003年10月14日 優(yōu)先權(quán)日2002年11月8日
發(fā)明者S·S·艾哈邁德, H·王, B·俞 申請人:先進(jìn)微裝置公司