專利名稱：在同一層次處制造金屬絕緣體金屬電容器和電阻器的方法
技術(shù)領(lǐng)域：
本發(fā)明一般性地涉及一種在同一層次處制造MIMCAP(由順序的金屬、絕緣體、金屬(MIM)層形成的電容器)和薄膜電阻器的方法。本發(fā)明還涉及一種在同一層次處制造MIMCAP和薄膜電阻器的方法，以及一種用于BEOL(back-end-of-line process后段工藝)薄膜電阻器的新穎集成設(shè)計(jì)(integration scheme)，其使得該些薄膜電阻器位于更加接近FEOL(front-end-of-1ine process前段工藝)器件的位置。
背景技術(shù)：
在現(xiàn)有技術(shù)中，薄膜電阻器目前被并入BEOL(后段工藝)層次，通常位于MX(M1/MT)金屬層次之間或厚互連層次處，其中MX表示任何金屬層。由于薄膜電阻器距離晶體管器件很遠(yuǎn)，因此引線經(jīng)常相當(dāng)復(fù)雜和冗長(zhǎng)，這增大了諸如放大器電路和諧振器電路的任何類型的典型電路的互連延遲。由于這些原因和問題，因此期望將薄膜電阻器定位在更加接近FEOL(前段工藝)器件的位置，其通常為基本積木電路(basic building block circuit)。
使用現(xiàn)有技術(shù)集成設(shè)計(jì)的用于現(xiàn)有技術(shù)薄膜電阻器的引線路徑為CA(接觸金屬)→M1(金屬層1)→V1(通孔)→MT(金屬層2、3等)→V1(通孔)→K1(薄膜電阻器)以及沿相反方向至CA。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種在同一層次內(nèi)制造MIMCAP和薄膜電阻器的方法，并且還在于提供一種用于BEOL(后段工藝)薄膜電阻器的新穎集成設(shè)計(jì)，其使得電阻器更加靠近FEOL(前段工藝)器件。
本發(fā)明提供一種用于制造MIMCAP和TaN(氮化鉭)薄膜電阻器的單層集成工藝，其允許BEOL(后段)電容和將要制造在同一層次內(nèi)的TaN薄膜電阻器。該集成工藝允許兩個(gè)器件在最下金屬層次(M1)中走線，這之前利用現(xiàn)有技術(shù)BEOL無源器件是不可能的。電路設(shè)計(jì)者現(xiàn)在可以在最下金屬層次連線TaN薄膜電阻器，其降低了寄生效應(yīng)，并允許更有效地利用現(xiàn)有的引線層次。本發(fā)明降低了設(shè)計(jì)復(fù)雜度并增強(qiáng)了所得電路的性能。
使用此制造工藝可以減少工藝步驟數(shù)。其消除了現(xiàn)有技術(shù)工藝的困難(例如，位于電阻器和電容器上的通孔)。本發(fā)明的工序降低了成本，增強(qiáng)了性能，并改善了所得電路的使用性。
使用該制造工序，朝向TaN薄膜電阻器的引線通路被縮短并簡(jiǎn)化，其減少了互連延遲和電路中的耦合電容，改善了用于數(shù)字和模擬應(yīng)用的電路性能。集成設(shè)計(jì)將薄膜電阻器設(shè)置在CA(接觸金屬)層次的頂上，并且薄膜電阻器穿過M1層互相連接，其提供了比當(dāng)前現(xiàn)有技術(shù)集成設(shè)計(jì)更短的互連路徑。
薄膜電阻器的熱阻比通過當(dāng)前現(xiàn)有技術(shù)工藝制造的電阻器的熱阻低，因?yàn)殡娐吩咏r底，并且利用金屬線與其緊密接觸，而非通過透過諸如現(xiàn)有技術(shù)的通孔的接觸。低熱阻降低了薄膜電阻器的溫度系數(shù)，允許電路設(shè)計(jì)者能夠使用BEOL電阻器作為精密電阻器件，這對(duì)于當(dāng)前現(xiàn)有技術(shù)工藝是不可能的。
薄膜電阻器的熱阻由于通過硅襯底的更好的散熱而改善，因?yàn)楸∧る娮杵鞲咏咏鹕崞髯饔玫墓枰r底。由于TaN電阻器臨近體材料硅襯底，TaN電阻器的熱阻(Rth)比當(dāng)前現(xiàn)有技術(shù)8HP模塊中實(shí)現(xiàn)的BPSG上的TaN電阻器低16％至23％(或15％至21％)，并且比在當(dāng)前現(xiàn)有技術(shù)8HP模塊中實(shí)現(xiàn)的STI上的TaN電阻器低60％至70％。薄膜電阻器溫度的升高可以對(duì)電路的可靠性造成負(fù)面影響，并且產(chǎn)生出一些問題。通過本發(fā)明工藝制造薄膜電阻器熱阻的降低和溫度的升高改善了電路的可靠性。
使用本發(fā)明工藝縮短了朝向薄膜電阻器的引線通路，其降低了電路中的互連延遲和耦合電容，從而改善了電路性能。使用當(dāng)前現(xiàn)有技術(shù)集成設(shè)計(jì)的用于薄膜電阻器的引線通路為CA→M1→V1→MT→V1→K1，以及反順序朝向CA。相比之下，使用本發(fā)明工藝的用于薄膜電阻器的引線通路為CA→M1→K1以及反向朝向CA的。


本領(lǐng)域技術(shù)人員通過結(jié)合附圖參照對(duì)下面幾個(gè)本發(fā)明實(shí)施例的詳細(xì)描述，可以更加容易地了解本發(fā)明的、用于在同一層次內(nèi)制造MIMCAP和薄膜電阻器的方法的前述目的及優(yōu)點(diǎn)，附圖中相同的元件在幾幅圖中始終由相同的附圖標(biāo)記表示，其中圖1至10示出了在同一層次中制造MIMCAP(由順序的金屬、絕緣體、金屬(MIM)層形成的電阻器(CAP))和薄膜電阻器的方法的順序步驟；圖1示出了下列步驟之后的結(jié)構(gòu)，該步驟為沉積300A氧化絕緣層，然后在氧化絕緣層頂上沉積金屬層從而形成電容器的底電極，然后在金屬層頂上沉積介電層從而形成電容器的電介質(zhì)；圖2示出了在光刻構(gòu)圖并蝕刻電容器的電介質(zhì)和底電極的步驟之后的結(jié)構(gòu)；圖3示出了下列步驟之后的結(jié)構(gòu)，該步驟為沉積金屬層從而在電容器電介質(zhì)的頂上形成電容器的頂電極，并在與電容器的一側(cè)相對(duì)的獨(dú)立結(jié)構(gòu)中形成薄膜電容器，并且隨后在電容器頂電極的金屬層和薄膜電容器的上方沉積氮化物帽層；圖4示出了在光刻構(gòu)圖并蝕刻電容器的頂電極和薄膜電容器的步驟之后的結(jié)構(gòu)；圖5示出了在電容器的頂電極和薄膜電阻器上方沉積層間電介質(zhì)ILD厚層的步驟之后的結(jié)構(gòu)；圖6示出了在光刻構(gòu)圖并蝕刻ILD線條層的步驟之后的結(jié)構(gòu)；圖7示出了在沉積內(nèi)襯層和厚銅鍍層的步驟之后的結(jié)構(gòu)；圖8示出了下列步驟之后的結(jié)構(gòu)，該步驟為進(jìn)行化學(xué)機(jī)械拋光CMP從而將銅結(jié)束于終點(diǎn)厚度并從而去除內(nèi)襯；圖9和10分別示出了MIMCAP的最終結(jié)構(gòu)的側(cè)視圖和頂視平面圖；圖10示出了用于限定K1薄膜電阻器的當(dāng)前現(xiàn)有技術(shù)集成設(shè)計(jì)，其中K1薄膜電阻器經(jīng)通孔V0與MT金屬圖形接觸；圖11至15示出了用于限定K1薄膜電阻器的本發(fā)明K1/M1第一減成法1，其中K1薄膜電阻器直接與M1金屬圖形相接觸，而非經(jīng)過圖10的現(xiàn)有技術(shù)中所示的通孔；圖11示出了與圖10底部的結(jié)構(gòu)相似的結(jié)構(gòu)，并且顯示出本發(fā)明第一減成法的第一步，其中在BPSG襯底的頂上沉積TaN(氮化鉭)層，而接觸CB、CE、CC以及諸如晶體管T的其它電路部件已形成于其中；
圖12示出了第二步之后的結(jié)構(gòu)，其中使用K1掩模來蝕刻TaN層，在襯底左側(cè)的頂上保留K1薄膜電阻器；圖13示出了第三步之后的結(jié)構(gòu)，其中首先在圖12的結(jié)構(gòu)上沉積SiNi(氮化物)層，接著在其上沉積SiO2的M1 ILD(層間電介質(zhì))厚層；圖14示出了第四步之后的結(jié)構(gòu)，其中M1 ILD和SiNi已被利用M1掩模光刻構(gòu)圖，并隨后利用氧化蝕刻/氮化蝕刻來蝕刻；圖15示出了第五步之后的結(jié)構(gòu)，其中圖14被蝕刻的區(qū)域已被填以M1金屬，從而形成K1/M1工藝的完成品；圖16至21示出了用于限定K1電阻器的K1/M1第二減成法2；圖16示出了與具有BPSG襯底的圖10底部的結(jié)構(gòu)類似的結(jié)構(gòu)，并且示出了在300A氧化物頂上沉積TaN層的第一步之后的結(jié)構(gòu)；圖17示出了第二步之后的結(jié)構(gòu)，其中使用K1掩模蝕刻、在結(jié)構(gòu)的左側(cè)之上保留K1薄膜電阻器；圖18示出了第三步之后的結(jié)構(gòu)，其中沉積氮化物、接著在其上沉積SiO2的M1 ILD(層間電介質(zhì))厚層；圖19示出了第四步之后的結(jié)構(gòu)，其中進(jìn)行M1光刻、接著進(jìn)行M1蝕刻(氧化蝕刻、停止在氮化物上、接著利用氮化蝕刻)；圖20示出了第五步之后的結(jié)構(gòu)，其中濕法蝕刻300A氧化層從而開放接觸/通孔CB、CE、CC；圖21示出了完成M1銅鑲嵌法之后的結(jié)構(gòu)，其中被蝕刻的區(qū)域首先用金屬填充，接著表面通過CMP(化學(xué)機(jī)械拋光)平整化；圖22至25示出了用于限定K1薄膜電阻器的第三K1/M1銅鑲嵌法；圖22示出了與圖10底部的結(jié)構(gòu)類似的結(jié)構(gòu)，并且示出了K1/M1銅鑲嵌法第一步之后的結(jié)構(gòu)，其中使用K1掩模蝕刻BPSG，從而形成用于K1薄膜電阻器的溝槽TR；圖23示出了K1/M1銅鑲嵌法第二步之后的結(jié)構(gòu)，其中沉積TaN薄膜；圖24示出了第三步之后的結(jié)構(gòu)，其中拋光TaN，從而在溝槽中形成K1電阻；以及圖25示出了沉積氮化物/M1氧化物、M1平版、M1氧化氮化RIE、M1銅內(nèi)嵌之后的結(jié)構(gòu)。
具體實(shí)施例方式
圖1至10示出了一種用于在同一層次處制造MIMCAP由順序的金屬、絕緣體、金屬M(fèi)IM)層形成的電容器CAP))和薄膜電阻器的方法。
圖1示出的結(jié)構(gòu)，其可以處于任何通孔層，并優(yōu)選位于最下金屬層M1)處，在沉積例如300厚度的氧化絕緣層10的步驟之后，在氧化絕緣層頂上隨后沉積諸如TaN的金屬層12從而形成電容器的底電極，然后在金屬層的頂上沉積諸如五氧化鉭、氮化硅或二氧化硅的介電層14，從而形成電容器電介質(zhì)。通孔Vx如同在典型電路中一樣地顯示出。
圖2示出了下列步驟之后的結(jié)構(gòu)，該步驟為光刻構(gòu)圖并蝕刻電容器的電介質(zhì)20和底電極22。
圖3示出了下列步驟之后的結(jié)構(gòu)，該步驟為沉積金屬層(優(yōu)選為TaN)30從而在電容器電介質(zhì)的頂上形成電容器頂電極并在與電容器一側(cè)相對(duì)的獨(dú)立結(jié)構(gòu)中形成薄膜電阻器，并且隨后在電容器頂電極和薄膜電阻器的金屬層上方沉積氮化物蝕刻停止帽層32。
圖4示出了下列步驟之后的結(jié)構(gòu)，該步驟為光刻構(gòu)圖并蝕刻金屬層30和氮化物帽層32從而形成電容器的頂電極40和薄膜電容器42，其每一個(gè)之上都具有氮化物帽層32。
圖5示出了下列步驟之后的結(jié)構(gòu)，該步驟為在電容器頂電極和薄膜電容器上方沉積層間電介質(zhì)ILD 50的厚層。在此步驟中，可以選擇性地拋光ILD來平整化表面形貌。
圖6示出了下列步驟之后的結(jié)構(gòu)，該步驟為光刻構(gòu)圖并蝕刻ILD線條導(dǎo)體)層，這還開放了電容器底電極上方的氮化物層14。
圖7示出了下列步驟之后的結(jié)構(gòu)，該步驟為沉積阻擋材料諸如氮化鉭)內(nèi)襯層70從而防止銅直接與硅接觸，作為銅種層的濺射在內(nèi)襯70上的銅薄膜使得鍍覆銅厚層72能夠在其上。
圖8示出了下列步驟之后的結(jié)構(gòu)，該步驟為進(jìn)行化學(xué)機(jī)械拋光CMP從而使銅結(jié)束于終點(diǎn)厚度并從而去除內(nèi)襯，使得殘留的內(nèi)襯和銅在拋光步驟期間被去除，接著繼以上光步驟，來使銅表面光滑，從而去除所有刮痕和殘留缺陷。
圖9為MIMCAP最終結(jié)構(gòu)的頂視平面圖，其示出了薄膜電阻器K1相對(duì)側(cè)面上的電阻器接觸90、92，以及電容器頂電極和底電極處的接觸94、96。該些接觸中的圓圈表示延伸至該結(jié)構(gòu)其它層的通孔。
圖10示出了用于限定K1薄膜電阻器的當(dāng)前現(xiàn)有技術(shù)集成設(shè)計(jì)，其中K1薄膜電阻器通過通孔V0與MT金屬圖形相接觸。圖10為典型電路的示意圖示，其具有硼磷摻雜硅酸鹽玻璃(BPSG)襯底，該襯底具有多個(gè)穿過BPSG襯底伸展的接觸(或通孔)CB、CE、CC，其中接觸CE延伸至晶體管T1的示意圖形處，晶體管T可以為諸如FET或雙極晶體管的任何類型的晶體管。BPSG襯底上方的層為其中具有第一M1金屬圖形的第一SiO2厚絕緣層，每個(gè)接觸與M1金屬圖形的不同部分相接觸，其上沉積了SiNi氮化物層，而其上則沉積了絕緣SiO2薄層。TaNi的薄膜電阻器K1形成在圖10的左側(cè)，位于SiO2絕緣層上方。SiNi蝕刻停止層形成在薄膜電阻器K1上方。其中具有第二MT金屬圖形的第二SiO2厚絕緣層形成于該結(jié)構(gòu)頂部的附近，其中MT金屬圖形的不同區(qū)域具有向下延伸穿過BPSG層的通孔V、V0、V1，其中左側(cè)的V0向下延伸并穿過SiNi蝕刻停止層而與薄膜電阻器K1相接觸(使得金屬圖形經(jīng)由通孔V0與薄膜電阻器K1相接觸)，而其它三個(gè)通孔向下延伸，從而與金屬層M1的不同部分相接觸，金屬層M1通過幾個(gè)接觸CB、CE、CC與下面相接觸。
根據(jù)本發(fā)明，TaN薄膜電阻器K1可以通過減成法或鑲嵌法來限定。通常，在減成法中，在該結(jié)構(gòu)上使用金屬層，然后使用掩模在將要保留的金屬層上形成圖形，其后蝕刻并去除圖形之間的區(qū)域，保留圖案化的金屬層。通常，在鑲嵌法中，使用掩模在該結(jié)構(gòu)中形成溝槽和孔洞的圖形，其后在該結(jié)構(gòu)上使用金屬層填充溝槽和孔洞，之后再拋光表面僅保留填充在溝槽和孔洞內(nèi)的金屬，從而形成圖案化的金屬層。
圖11至15示出了用于限定K1薄膜電阻器的本發(fā)明K1/M1第一減成法1，其中K1薄膜電阻器直接與M1金屬圖形相接觸，而非經(jīng)過圖10的現(xiàn)有技術(shù)中所示的通孔。
圖11示出了與具有BPSG襯底、接觸CB、CE、CC和晶體管T的圖10底部的結(jié)構(gòu)相似的結(jié)構(gòu)，并且顯示出本發(fā)明第一減成法的第一步，其中TaN(氮化鉭)層沉積在BPSG襯底的頂上，而接觸CB、CE、CC以及其它諸如晶體管T的電路部件已形成于其中。
圖12示出了第二步之后的結(jié)構(gòu)，其中使用K1掩模來蝕刻TaN層，在該結(jié)構(gòu)左側(cè)的頂上保留K1薄膜電阻器。
圖13示出了第三步之后的結(jié)構(gòu)，其中首先在圖12的結(jié)構(gòu)上沉積SiNi(氮化物)層，接著在其上沉積SiO2的M1 ILD(層間電介質(zhì))厚層。
圖14示出了第四步之后的結(jié)構(gòu)，其中M1 ILD和SiNi(氮化物)已被利用M1掩模光刻構(gòu)圖，并隨后利用氧化蝕刻/氮化蝕刻來蝕刻。
圖15示出了第五步之后的結(jié)構(gòu)，其中圖14的被蝕刻區(qū)域已被填以M1金屬，從而形成K1/M1工藝的完成產(chǎn)品，使得M1金屬直接與薄膜電阻器K1相接觸，而非通過現(xiàn)有技術(shù)的通孔。圖15左下部分中的結(jié)構(gòu)顯示的是橢圓形中結(jié)構(gòu)的放大圖，并且為頂視平面圖，旋轉(zhuǎn)90度。放大圖的頂部示出了與K1上方的氮化物的一端相接觸的M1金屬，從而為薄膜電阻器K1形成了第一直接接觸，而放大圖的底部示出了與K1上方的氮化物的第二端相接觸的M1金屬，從而為薄膜電阻器K1形成了第二直接接觸。
圖16至21示出了用于限定K1電阻器的K1/M1第二減成法2。
圖16示出了與具有BPSG襯底、接觸CB、CE、CC和晶體管T的圖10底部的結(jié)構(gòu)類似的結(jié)構(gòu)，并且示出了在300A氧化物頂上沉積TaN層的第一步之后的結(jié)構(gòu)。
圖17示出了第二步之后的結(jié)構(gòu)，該步驟為使用K1掩模蝕刻TaN、在該結(jié)構(gòu)的左側(cè)之上保留K1薄膜電阻器。
圖18示出了第三步之后的結(jié)構(gòu)，該步驟為沉積氮化物，接著在其上沉積SiO2的M1 ILD(層間電介質(zhì))厚層。
圖19示出了第四步之后的結(jié)構(gòu)，該步驟為進(jìn)行M1光刻，接著進(jìn)行M1蝕刻(氧化蝕刻、停止在氮化物上、接著利用氮化蝕刻)。
圖20示出了第五步之后的結(jié)構(gòu)，該步驟為濕法蝕刻氧化層300A從而開放接觸/通孔CB、CE、CC。
圖21示出了完成M1銅鑲嵌法之后的結(jié)構(gòu)，其中被蝕刻的區(qū)域首先用金屬填充，接著表面通過CMP(化學(xué)機(jī)械拋光)平整化。圖21左下部中的結(jié)構(gòu)顯示的是橢圓形中結(jié)構(gòu)的放大圖，并且為頂視平面圖，旋轉(zhuǎn)90度。放大圖的頂部示出了與K1上方的氮化物的一端相接觸的M1金屬，從而為薄膜電阻器K1形成了第一直接接觸，而放大圖的底部示出了與K1上方的氮化物的第二端相接觸的M1金屬，從而為薄膜電阻器K1形成了第二直接接觸。
圖22至25示出了用于限定K1薄膜電阻器的第三K1/M1銅鑲嵌法。
圖22示出了與具有BPSG襯底、接觸CB、CE、CC的圖10底部的結(jié)構(gòu)類似的結(jié)構(gòu)，并且示出了K1/M1銅鑲嵌法第一步之后的結(jié)構(gòu)，其中BPSG使用K1掩模蝕刻，從而形成用于K1薄膜電阻器的溝槽TR。
圖23示出了K1/M1銅鑲嵌法第二步之后的結(jié)構(gòu)，其中沉積TaN薄膜。
圖24示出了第三步之后的結(jié)構(gòu)，該步驟為拋光TaN，從而在溝槽內(nèi)形成K1薄膜電阻。
圖25示出了沉積氮化物/M1氧化物、M1平版、M1氧化氮化RIE、M1銅鑲嵌后的結(jié)構(gòu)。圖25左下部中的結(jié)構(gòu)顯示的是橢圓形中結(jié)構(gòu)的放大圖，并且為頂視平面圖，旋轉(zhuǎn)90度。放大圖的頂部示出了與K1上方的氮化物的一端相接觸的M1金屬，從而為薄膜電阻器K1形成第一直接接觸，而放大圖的底部示出了與K1上方的氮化物的第二端相接觸的M1金屬，從而為薄膜電阻器K1形成了第二直接接觸。
第一種和第二種所公開的方式的積極和消極的方面如下。
電阻器鑲嵌方式提供了良好的平整度，但電阻器厚度的均勻度存在問題(CMP/凹陷/污坑)。
在圖16至20的第二種K1/M1方式中，表面形貌受附加的氧化膜的作用更大，并且M1/CA接觸由300A氧化膜的濕法蝕刻決定。
第一種和第二種K1/M1方式在K1的頂上需要用于蝕刻停止的氮化物。
雖然在此公開了幾種用于在同一層次中制造MIMCAP和電阻器的方法的實(shí)施例和變化，應(yīng)該明確的是，所公開和教導(dǎo)的本發(fā)明將為本領(lǐng)域技術(shù)人員提出多種變化的設(shè)計(jì)。
權(quán)利要求
1.一種用于在集成多層電路的同一層次中制造MIMCAP和薄膜電阻器的方法，該MIMCAP為由順序的金屬、絕緣體、金屬層形成的電容器，該方法包括沉積氧化絕緣層，然后在氧化絕緣層的頂上沉積金屬層從而形成電容器的底電極，然后在金屬層的頂上沉積介電層從而形成電容器電介質(zhì)；光刻構(gòu)圖并蝕刻電容器的電介質(zhì)和底電極；沉積金屬層從而在電容器電介質(zhì)的頂上形成電容器頂電極，還在與電容器一側(cè)相對(duì)的獨(dú)立結(jié)構(gòu)中形成了薄膜電容器，并且在電容器頂電極和薄膜電阻器的金屬層上方沉積氮化物蝕刻停止帽層；光刻并構(gòu)圖電容器頂電極和薄膜電阻器；在電容器頂電極和薄膜電阻器上方沉積層間電介質(zhì)ILD層；光刻構(gòu)圖并蝕刻ILD線層；沉積內(nèi)襯層和銅層，從而形成一體的銅結(jié)構(gòu)；以及化學(xué)機(jī)械拋光一體的銅結(jié)構(gòu)，從而形成MIMCAP的最終結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，包括在最下金屬層次(M1)處制造該結(jié)構(gòu)。
3.如權(quán)利要求1所述的方法，其中在沉積金屬層從而形成電容器頂電極并形成薄膜電阻器的步驟中沉積了TaN金屬層。
4.一種集成多層電路，其具有形成在該集成多層電路的同一層次處的MIMCAP電容器和薄膜電阻器，該MIMCAP電容器由順序的第一金屬層、絕緣層和第二金屬層形成。
5.如權(quán)利要求4所述的電路，其中在最下金屬層次(M1)處制造MIMCAP。
6.如權(quán)利要求4所述的電路，其中第二金屬和薄膜電阻器由同一金屬層制成。
7.一種用于限定K1薄膜電阻器的K1/M1減成法，包括在襯底的頂上沉積金屬層，其具有接觸和已經(jīng)形成于其中的其它電路組件；使用K1掩模蝕刻金屬層，從而在襯底頂上限定K1薄膜電阻器；在通過先前步驟形成的結(jié)構(gòu)上方沉積氮化層；在通過先前步驟形成的結(jié)構(gòu)上方沉積層間電介質(zhì)層；利用M1掩模光刻構(gòu)圖通過先前步驟形成的結(jié)構(gòu)，并且隨后用氧化蝕刻進(jìn)行蝕刻；以及用M1金屬填充被蝕刻的區(qū)域，使得M1金屬直接與薄膜電阻器K1相接觸而非通過通孔。
8.如權(quán)利要求7所述的方法，其中該沉積步驟是在襯底的頂上沉積氮化鉭金屬層。
9.如權(quán)利要求8所述的方法，其中在最下的金屬層M1處制造K1薄膜電阻器。
10.如權(quán)利要求7所述的方法，其中在最下的金屬層次處制造K1薄膜電阻器。
11.一種K1薄膜電阻器，包括限定在襯底頂上的K1薄膜電阻器，并且在K1薄膜電阻器的上方具有氮化層，并且其中第一和第二M1金屬直接與薄膜電阻器K1的第一和第二端接觸，而非經(jīng)過通孔。
12.如權(quán)利要求11所述的K1薄膜電阻器，其中薄膜電阻器在襯底的頂上包括氮化鉭金屬層。
13.如權(quán)利要求11所述的K1薄膜電阻器，其中K1薄膜電阻器制造在最下金屬層次處。
14.一種用于限定K1薄膜電阻器的K1/M1減成法，包括在襯底的頂上形成氧化層，其具有接觸和已經(jīng)形成于其中的其它電路組件；在襯底上的氧化層頂上沉積金屬層；使用K1掩模蝕刻金屬層，從而在襯底頂上限定K1薄膜電阻器；在通過先前步驟形成的結(jié)構(gòu)上方沉積氮化層；在通過先前步驟形成的結(jié)構(gòu)上方沉積層間電介質(zhì)層；利用M1掩模對(duì)通過先前步驟形成的結(jié)構(gòu)進(jìn)行光刻構(gòu)圖并且隨后用氧化蝕刻進(jìn)行蝕刻；通過M1圖形被蝕刻的區(qū)域蝕刻并去除氧化層；以及用M1金屬填充被蝕刻的區(qū)域，使得M1金屬直接與薄膜電阻器K1相接觸而非通過通孔。
15.如權(quán)利要求14所述的方法，其中該沉積步驟是在襯底頂上沉積氮化鉭金屬層。
16.如權(quán)利要求14所述的方法，其中K1薄膜電阻器制造在最下金屬層次處。
17.一種用于限定K1薄膜電阻器的K1/M1銅鑲嵌法，包括使用K1掩模形成用于K1薄膜電阻器的溝槽；在溝槽內(nèi)沉積金屬膜；拋光金屬模從而在溝槽內(nèi)形成K1電阻器；在通過先前步驟形成的結(jié)構(gòu)上方沉積層間電介質(zhì)層；利用M1掩模對(duì)通過先前步驟形成的結(jié)構(gòu)進(jìn)行光刻構(gòu)圖，并且隨后用氧化蝕刻進(jìn)行蝕刻；以及用M1金屬填充被蝕刻的區(qū)域，使得M1金屬直接與薄膜電阻器K1相接觸而非通過通孔。
18.如權(quán)利要求17所述的方法，其中該沉積步驟是在襯底的頂上沉積氮化鉭金屬層。
19.如權(quán)利要求17所述的方法，其中K1薄膜電阻器制造在最下金屬層次處。
全文摘要
本發(fā)明公開了一種在同一層次內(nèi)制造MIMCAP和薄膜電阻器的方法，該MIMCAP為由順序的金屬、絕緣體、金屬(MIM)層形成的電容器(CAP)。本發(fā)明該公開了一種在同一層次內(nèi)制造MIMCAP和薄膜電阻器的方法，以及一種用于BEOL(后段工藝)薄膜電阻器的新穎集成設(shè)計(jì)，其使得電阻器更加靠近FEOL(前段工藝)器件。
文檔編號(hào)H01L21/822GK1518088SQ200310123728
公開日2004年8月4日 申請(qǐng)日期2003年12月23日 優(yōu)先權(quán)日2003年1月6日
發(fā)明者阿尼爾·K·欽薩金迪, 阿尼爾 K 欽薩金迪, F 洛法羅, 鄭淑珍, 托弗 M 施納貝爾, 邁克爾·F·洛法羅, J 斯坦, 克里斯托弗·M·施納貝爾, 肯尼思·J·斯坦 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司