專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件以及用于制造該半導(dǎo)體器件的制造方法，更加具體來說，涉及一種包括具有控制柵極和浮置柵極的晶體管的半導(dǎo)體器件，以及用于制造該半導(dǎo)體器件的制造方法。
背景技術(shù)：
一種典型的半導(dǎo)體存儲器被稱為DRAM(動態(tài)隨機存取存儲器)。DRAM是一種半導(dǎo)體存儲器，其在包括一個MISFET和一個電容器的存儲單元中存儲1位信息。DRAM具有日益小型化和增加的容量的存儲單元。但是，期望獲得具有更大的容量的半導(dǎo)體存儲器。
作為一種可以具有更大容量的半導(dǎo)體器件，閃存(flash memory)引起人們的注意。閃存適合于具有大容量，因為該閃存的一個存儲單元僅僅包括一個MISFET。
下面將參照圖28說明一種常規(guī)的半導(dǎo)體器件。圖28為該常規(guī)的半導(dǎo)體器件的截面視圖。
如圖28中所示，器件隔離區(qū)212形成在一個半導(dǎo)體基片210的表面上。一個浮置柵極220形成在該半導(dǎo)體基片210上，它們之間形成形成有柵絕緣膜224。一個控制柵極218形成在該浮置柵極220上，它們之間形成有一個絕緣膜221。一個阱絕緣膜234被形成在該浮置柵極220和控制柵極218的側(cè)壁上。一個源/漏區(qū)232形成在該半導(dǎo)體基片210中，在該控制柵極218和浮置柵極220的兩側(cè)上，在其側(cè)壁上形成有側(cè)壁絕緣膜234。因此，構(gòu)成常規(guī)的閃存，即，常規(guī)的半導(dǎo)體器件。
在這種半導(dǎo)體器件中，載流子被注入到該浮置柵極220中，以存儲信息。當(dāng)載流子被注入到該浮置柵極220時，在該源區(qū)232和漏區(qū)232之間的溝道區(qū)中產(chǎn)生熱載流子，并且一個電壓被施加在該溝道區(qū)和控制柵極218之間。當(dāng)電壓被施加在該溝道區(qū)和控制柵極218之間時，熱載流子被注入到該浮置柵極220。因此，信息被存儲在該浮置柵極220中。
下文的參考文獻公開本發(fā)明的背景技術(shù)。
日本未審查專利公告No.2002-15587的說明書[專利參考文獻2]日本未審查專利公告No.Hei 5-55602的說明書但是，在常規(guī)的半導(dǎo)體器件中，當(dāng)形成存儲器晶體管240時，該控制柵極218被疊加在該浮置柵極220上。相應(yīng)地，用于外圍部分和選擇部分的晶體管和存儲器晶體管240必須由不同制造工藝所形成。該制造步驟相應(yīng)地增加，這是對降低成本的障礙。該常規(guī)的半導(dǎo)體器件具有大的電流消耗，其中熱載流子被注入到該浮置柵極220。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種半導(dǎo)體器件，其中包括浮置柵極和控制柵極，其可以實現(xiàn)較低的電流消耗和降低成本，以及提供一種用于制造該半導(dǎo)體器件的方法。
根據(jù)本發(fā)明一個方面，在此提供一種半導(dǎo)體器件，其中包括形成在一個半導(dǎo)體基片中的第一導(dǎo)電型的第一阱；形成在第一阱中的第二導(dǎo)電型的第二阱；以及一個晶體管，其中包括由形成在第二阱中的第一導(dǎo)電型的雜質(zhì)區(qū)所形成的控制柵極、隔著一個溝道區(qū)形成在該第一阱之外的第一雜質(zhì)擴散層和第二雜質(zhì)擴散層、以及隔著一個柵絕緣膜形成在該溝道區(qū)和該控制柵極之上的浮置柵極。
根據(jù)本發(fā)明另一個方面，在此提供一種用于制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括一個控制柵極和一個浮置柵極，該方法包括如下步驟在一個半導(dǎo)體基片中形成第一導(dǎo)電型的雜質(zhì)區(qū)的第一阱；在該第一阱中形成第二導(dǎo)電型的雜質(zhì)區(qū)的第二阱；在該第二阱中形成第一導(dǎo)電型的雜質(zhì)區(qū)的控制柵極；以及隔著該柵絕緣膜在包含該控制柵極的上表面的半導(dǎo)體基片之上形成一個浮置柵極。
根據(jù)本發(fā)明，該控制柵極被埋在該半導(dǎo)體基片中，其使得在該浮置柵極上形成該控制柵極成為不必要。根據(jù)本發(fā)明，該存儲器晶體管和其他晶體管等等可以由相同的制造工藝所形成，因此，根據(jù)本發(fā)明，該制造工藝可以減少，并且可以降低該半導(dǎo)體器件的成本。
根據(jù)本發(fā)明，一個第二導(dǎo)電型的第二阱形成在于該半導(dǎo)體基片中形成的第一導(dǎo)電型的第一阱中，以及第一導(dǎo)電型的雜質(zhì)擴散層的控制柵極形成在該第二阱中，從而即使對于埋在該半導(dǎo)體基片中的控制柵極，也不會發(fā)生特殊的問題，另外可以避免電流消耗的增加。
根據(jù)本發(fā)明，該隧道電流被用于寫入和擦除信息，其允許信息被利用較小的電流消耗而寫入和擦除。根據(jù)本實施例，信息可以通過使用該隧道電流來寫入和擦除，而不產(chǎn)生熱載流子。根據(jù)本實施例的半導(dǎo)體器件可以具有較小的電流消耗。
根據(jù)本發(fā)明，在該浮置柵極和控制柵極相對的第一區(qū)域的面積遠大于該浮置柵極和溝道區(qū)相對的第二區(qū)域的面積，從而當(dāng)信息被寫入在該浮置柵極以及信息被從該浮置柵極擦除時，該浮置柵極的電勢可以被設(shè)置在所需的電勢。根據(jù)本發(fā)明，即使利用埋在該半導(dǎo)體器件中的控制柵極，也可以把信息寫入到該浮置柵極，并且信息可以確保從該浮置柵極擦除。
根據(jù)本發(fā)明，該選擇晶體管的柵絕緣膜的膜厚相對較大，從而該選擇晶體管可以具有提高的耐壓性。相應(yīng)地，根據(jù)本實施例的半導(dǎo)體器件可以具有較高的可靠性。另一方面，在該溝道區(qū)和浮置柵極之間的柵絕緣膜的膜厚被設(shè)置為相對較小，從而當(dāng)信息被寫入在該浮置柵極以及信息被從該浮置柵極擦除時，可以載流子可以造成該柵絕緣膜隧道導(dǎo)通。
根據(jù)本實施例，在該控制柵極和浮置柵極之間的柵絕緣膜的膜厚被設(shè)置為相對較大，從而防止在該浮置柵極中累積的載流子泄漏。因此，根據(jù)本實施例的半導(dǎo)體器件可以具有較高的可靠性。
根據(jù)本發(fā)明，在該浮置柵極中注入的摻雜劑的濃度相對較低，從而可以防止在該浮置柵極中累積的載流子通過該柵絕緣膜的較薄部分泄漏。根據(jù)本實施例的半導(dǎo)體器件可以高可靠性。
根據(jù)本發(fā)明，作為在浮置柵極側(cè)上的源區(qū)的雜質(zhì)擴散層的邊緣部分的載流子濃度被設(shè)置為較高，從而該載流子導(dǎo)致在該溝道區(qū)和浮置柵極之間的柵絕緣膜隧道導(dǎo)通，從而把信息寫入到該浮置柵極以及從該浮置柵極擦除信息。另一方面，該載流子濃度在作為浮置柵極側(cè)上的漏區(qū)的雜質(zhì)擴散層的邊緣部分處被設(shè)置為較低，從而作為源區(qū)的雜質(zhì)擴散層以及作為漏區(qū)的雜質(zhì)擴散層可以確保相互電絕緣。


圖1A和1B為根據(jù)本發(fā)明一個實施例的半導(dǎo)體器件的截面視圖。
圖2為根據(jù)本發(fā)明的該實施例的半導(dǎo)體器件的平面視圖。
圖3為根據(jù)本發(fā)明的該實施例的半導(dǎo)體器件的電路圖。
圖4A和4B為根據(jù)本發(fā)明的該實施例的半導(dǎo)體器件的截面視圖，其中示出該半導(dǎo)體器件的工作原理。
圖5A和5B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分1)。
圖6A和6B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分2)。
圖7A和7B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分3)。
圖8A和8B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分4)。
圖9A和9B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分5)。
圖10A和10B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分6)。
圖11A和11B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分7)。
圖12A和12B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分8)。
圖13A和13B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分9)。
圖14A和14B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分10)。
圖15A和15B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分11)。
圖16A和16B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分12)。
圖17A和17B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分13)。
圖18A和18B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分14)。
圖19A和19B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分15)。
圖20A和20B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分16)。
圖21A和21B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分17)。
圖22A和22B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分18)。
圖23A和23B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分19)。
圖24A和24B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分20)。
圖25A和25B為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分21)。
圖26為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分22)。
圖27為以用于制造該半導(dǎo)體器件的步驟示出根據(jù)本發(fā)明的該實施例的截面視圖，其中示出該方法(部分23)。
圖28為常規(guī)的半導(dǎo)體器件的截面視圖。
具體實施例方式下面將參照圖1A至27描述根據(jù)本發(fā)明一個實施例的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。圖1A和1B為根據(jù)當(dāng)前實施例的半導(dǎo)體器件的截面視圖。圖2為根據(jù)當(dāng)前實施例的半導(dǎo)體器件的平面視圖。圖1A為沿著圖2的線A-A’截取的截面視圖。圖1B為沿著圖2中的線B-B’截取的截面視圖。圖3為根據(jù)當(dāng)前實施例的半導(dǎo)體器件的電路圖。圖4A和4B為根據(jù)當(dāng)前實施例的半導(dǎo)體器件的截面視圖，其中示出該半導(dǎo)體器件的工作原理。
首先，將參照圖1A至4B描述根據(jù)當(dāng)前實施例的半導(dǎo)體器件的存儲器晶體管。
在圖1B的左側(cè)的區(qū)域是一個區(qū)域6，其中形成該選擇晶體管，并且在圖1B的右側(cè)上的區(qū)域為區(qū)域8，其中形成該存儲器晶體管。
如圖1A中所示，用于確定器件形成區(qū)的器件隔離區(qū)12形成在該半導(dǎo)體基片10的表面上。
在圖1A的右側(cè)上的區(qū)域中，形成一個n型阱14。該n型阱14通過注入n型摻雜劑而形成。
在n型阱14中，形成p型阱16。該p型阱16通過把p型摻雜劑注入到n型阱14中而形成。
一個控制柵極18形成在p型阱16中。該控制柵極18通過把一種n型摻雜劑注入到p型阱16中而形成。
該n型阱14、p型阱16和控制柵極18形成一個三重阱。由于如下原因，本實施例使用這種三重阱結(jié)構(gòu)。
也就是說，當(dāng)一個負(fù)電壓被簡單地施加到該控制柵極18時，由于該電壓是正向電壓，因此有較大電流流過，結(jié)果電流消耗增加。然后，當(dāng)一個負(fù)電壓被施加到該控制柵極18時，相同的負(fù)電壓被施加到p型阱16，從而避免電流消耗的增加。在不形成n型阱14的情況中，當(dāng)一個負(fù)電壓被簡單地施加到控制柵極18和p型阱16上時，對剩余區(qū)域施加電影響。然后，在本實施例中，形成n型阱14，從而使得半導(dǎo)體基片10和p型阱16電絕緣。由于p型阱16和半導(dǎo)體基片10被n型阱14相互電絕緣，因此信息可以被寫入到浮置柵極20，并且信息可以利用較低的電流消耗從浮置柵極20中擦除，而不造成特殊的問題。
一個p型阱22被形成在圖1A的左側(cè)上的區(qū)域中。
一個閾值電壓控制層23在圖1A的左側(cè)上的區(qū)域中形成在半導(dǎo)體基片10內(nèi)，并且一個用于選擇晶體管的區(qū)域6要被形成于其中(參見圖1B)。該閾值電壓控制層23通過把p型摻雜劑注入到半導(dǎo)體基片10中而形成。
一個柵絕緣膜24形成在半導(dǎo)體基片10上。該柵絕緣膜24例如是一個氧化硅膜。
浮置柵極20被形成在柵絕緣膜24上。
在圖1A的左側(cè)上的區(qū)域中的該柵絕緣膜24的膜厚，即呈現(xiàn)在溝道區(qū)25和浮置柵極20之間的柵絕緣膜24的膜厚，相對較薄，例如為大約10nm。在溝道區(qū)25和浮置柵極20之間的柵絕緣膜24的膜厚被設(shè)置為相對較薄，使得載流子造成溝道區(qū)25和浮置柵極20之間的柵絕緣膜24隧道導(dǎo)通，以把信息寫入到浮置柵極20，以及從浮置柵極20擦除信息。
在圖qA的右側(cè)上的區(qū)域中的柵絕緣膜24的膜厚，即在控制柵極18和浮置柵極20之間的膜厚，被設(shè)置為相對較厚，例如為大約30nm。在控制柵極18和浮置柵極20之間的柵絕緣膜24的膜厚被設(shè)置為相對較厚，以保證浮置柵極20和控制柵極18之間的耐壓足夠大，以提高可靠性，并且在防止在浮置柵極20中累積的載流子被通過柵絕緣膜24泄漏。
浮置柵極20由摻雜的多晶硅膜所形成。在例如400nm厚的多晶硅膜的試樣具有例如150Ω/(平方)的電阻值的條件下，把一種摻雜劑注入在浮置柵極20中。
在浮置柵極20中注入的摻雜劑的濃度被設(shè)置為比在該選擇晶體管的柵極28中注入的摻雜劑的濃度更低。在本實施例中，在浮置柵極20中的注入的摻雜劑的濃度被設(shè)置為較低，以避免在浮置柵極20中累積的載流子通過柵絕緣膜24泄漏到外部。也就是說，在一種高濃度的摻雜劑被注入在該浮置柵極20中的情況下，通常柵絕緣膜24在該薄部分沒有足夠高的絕緣性，并且存在在該浮置柵極20中累積的載流子可能通過柵絕緣膜24泄漏到浮置柵極20的外部的危險。在本實施例中，要被注入到浮置柵極20中的摻雜劑的濃度被設(shè)置為相對較低，從而保證該柵絕緣膜24具有足夠的，從而避免載流子被泄漏到浮置柵極20的外部。
一個絕緣膜30形成在浮置柵極20上。作為該絕緣膜30的材料，例如使用氧化硅膜。該絕緣膜30的厚度例如為大約150nm。
在本實施例中，絕緣膜30被形成在浮置柵極20上，使得在形成作為該源區(qū)的雜質(zhì)擴散層26、作為漏區(qū)的雜質(zhì)擴散層33等等中，作為避免摻雜劑注入到浮置柵極20中。根據(jù)本實施例，在形成雜質(zhì)擴散層26和雜質(zhì)擴散層33中，避免摻雜劑注入到浮置柵極20中，這避免要注入到該浮置柵極20中的摻雜劑的濃度變得較低。相應(yīng)地，可以充分地保證柵絕緣膜24的絕緣性，從而避免在浮置柵極20中累積的載流子通過柵絕緣膜24泄漏。
如圖1B中所示，在浮置柵極20的一側(cè)上在半導(dǎo)體基片10中形成一個n型雜質(zhì)擴散層26。該雜質(zhì)擴散層26作為一個源區(qū)。該雜質(zhì)擴散層26通過把高濃度的摻雜劑注入到與浮置柵極20自對齊的半導(dǎo)體基片10中而形成的。作為一種摻雜劑，例如使用砷和磷。砷的劑量例如為6×1015cm-2。磷的劑量例如為2.5×1014cm-2。雜質(zhì)擴散層26即使在浮置柵極20的側(cè)上的邊緣部分處，即緊接著在側(cè)壁絕緣膜34之下，也具有高載流子濃度。
通過與浮置柵極20自對齊，一個輕微摻雜的擴散層30a形成在控制柵極30另一側(cè)上的半導(dǎo)體基片10中。
一個側(cè)壁絕緣膜34形成在浮置柵極20的側(cè)壁上。
通過與形成有側(cè)壁絕緣膜34的浮置柵極20自對齊，一個重度摻雜的擴散層32b形成在該控制柵極20的另一側(cè)上的半導(dǎo)體基片10中。該輕微摻雜的擴散層32a和重度摻雜的擴散層32b構(gòu)成一個雜質(zhì)擴散層33其作為該漏區(qū)。作為該漏區(qū)的雜質(zhì)擴散層33在浮置柵極20側(cè)上的邊緣部分中，即緊接著在側(cè)壁絕緣膜34之下，具有一個較低的載流子濃度。
一個較高載流子濃度的雜質(zhì)擴散層26具有與浮置柵極20相鄰的邊緣部分，使得該載流子導(dǎo)致作為源區(qū)的雜質(zhì)擴散層26和浮置柵極20之間的柵絕緣膜24隧道導(dǎo)通，從而信息被寫入到柵絕緣膜24，以及信息被從柵絕緣膜24刪除。
另一方面，一個重度摻雜的擴散層32b被與浮置柵極20相隔離，確保使得作為漏區(qū)的雜質(zhì)擴散層33和作為源區(qū)的雜質(zhì)擴散層26電絕緣。
因此構(gòu)成該存儲器晶體管40。
如圖1B的左側(cè)所示，一個柵極28形成在半導(dǎo)體基片10上，它們之間形成有柵絕緣膜24。在柵極28和半導(dǎo)體基片10之間的柵絕緣膜24的厚度相對較大，例如大約為30nm。在柵極28和半導(dǎo)體基片10之間的柵絕緣膜24的厚度被設(shè)置為相對較大，以保證足夠大的耐壓，從而增加可靠性。該柵極28和浮置柵極20通過對同一個多晶硅膜進行構(gòu)圖而形成。一種摻雜劑被注入到柵極28中。該摻雜劑例如為磷。磷的劑量例如為大約6×1015cm-2。該摻雜劑被以相對較高的濃度注入到柵極28中，使得柵極28的電阻減小，以用于高速操作。
通過與柵極28自對齊，輕微摻雜的擴散層32a被形成在半導(dǎo)體基片10中，在柵極28的兩側(cè)。形成在柵極28的一側(cè)上的輕微摻雜的擴散層32a與上述存儲器晶體管40的輕微摻雜的擴散層32a的整體形成。
一個側(cè)壁絕緣膜34形成在柵極28的側(cè)壁上。
通過與形成有側(cè)壁絕緣膜34的柵極28自對齊，一個重度摻雜的擴散層32b形成在半導(dǎo)體基片10上，在柵極28和側(cè)壁絕緣膜34的兩側(cè)上。形成在該柵極28的一側(cè)上的該輕微摻雜的擴散層32a和重度摻雜的擴散層32b構(gòu)成一個雜質(zhì)擴散層33，控制柵極18作為該選擇晶體管41的源區(qū)。形成在柵極28的另一側(cè)上的輕微摻雜的擴散層32a和重度摻雜的擴散層32b構(gòu)成一個側(cè)壁絕緣膜34，其作為該選擇晶體管41的漏區(qū)。
如此構(gòu)成該選擇晶體管41。
一個絕緣膜36形成在半導(dǎo)體基片10的整個表面上，該半導(dǎo)體基片10上形成有存儲器晶體管40和選擇晶體管41。該絕緣膜36的材料例如為氧化硅膜。
一個層間絕緣膜38形成在絕緣膜36的整個表面上。該層間絕緣膜38的材料例如為BPSG膜。
接觸孔42被形成在該層間絕緣膜38中，并且絕緣膜36下降到雜質(zhì)擴散層26、35。
阻擋金屬44形成在接觸孔42的內(nèi)部。該阻擋金屬44的材料例如為氮化鈦。
接觸插塞46被埋在其中形成有阻擋金屬44的接觸孔42中。該接觸插塞46的材料例如為鎢。
互連層48形成在埋有接觸插塞46的層間絕緣膜38上。該互連層48由按以下次序依次疊加的阻擋金屬50、金屬膜52和阻擋金屬54所形成。
如圖2中所示，浮置柵極20在該浮置柵極20與控制柵極18相對的區(qū)域中較寬，但是在浮置柵極20不與控制柵極18相對的區(qū)域中較窄。該浮置柵極20在該浮置柵極20與控制柵極18相對的區(qū)域中具有較大的寬度，使得該控制柵極18和浮置柵極20之間的相對面積可以變得更大。
在控制柵極18和浮置柵極20相對的第一區(qū)域S1的面積比溝道區(qū)25和浮置柵極20相對的第二區(qū)域S2的面積更大。具體來說，第一區(qū)域S1的面積例如為第二區(qū)域S2的面積的40倍或更多倍。相應(yīng)地，在第一區(qū)域S1中的控制柵極18和浮置柵極20之間的靜電電容C1例如為在第二區(qū)域S2中的浮置柵極20和半導(dǎo)體基片10之間的靜電電容C2的10倍或更多倍。根據(jù)本實施例，在第一區(qū)域S1中的控制柵極18和浮置柵極20之間的靜電電容C1被設(shè)置為相對于在第二區(qū)域S2中的浮置柵極20和半導(dǎo)體基片10之間的靜電電容C2足夠大，從而當(dāng)信息被寫入在浮置柵極20時以及當(dāng)信息被從浮置柵極20擦除時，浮置柵極20可以被控制在所需的電勢。
在本實施例中，第一區(qū)域S1的面積被設(shè)置在例如第二區(qū)域S2的40或更多倍，但是前者不一定要為后者40或更多倍。也就是說，當(dāng)信息被寫入在浮置柵極20以及信息被從浮置柵極20擦除時，第一區(qū)域S1的面積和第二區(qū)域S2的面積之間的比例被適當(dāng)?shù)卦O(shè)置，使得浮置柵極20的電壓被設(shè)置在所需的電壓。具體來說，第一區(qū)域S1的面積例如被設(shè)置在第二區(qū)域S2的面積的10倍或更多倍，從而當(dāng)信息被寫入在浮置柵極20中以及信息被從浮置柵極20擦除時，浮置柵極20可以被設(shè)置在所需的電勢。
如圖2中所示，多個存儲器晶體管40的控制柵極18被整體形成。換句話說，一個控制柵極18作為多個存儲器晶體管40的控制柵極。在本實施例中，多個存儲器晶體管40的控制柵極18被整體形成，以節(jié)省空間并且最終實現(xiàn)減小芯片面積。
用于連接控制柵極18和一個互連層(為示出)的接觸插塞56被埋在層間絕緣膜38中(參見圖1A和1B)。在本實施例中，用于連接控制柵極18和互連層的接觸插塞56是共用的。根據(jù)本實施例，多個控制柵極18不一定具有各個接觸插塞56，這有助于進一步節(jié)省空間。
如圖2中所示，控制柵極18被整體形成在單個p型阱16中，并且p型阱16形成在單個n型阱14中。這與對多個控制柵極18中的每一個形成p型阱16和n型阱14的情況相比，可以節(jié)省更多的空間。
接觸插塞60被埋在層間絕緣膜38中(參見圖1A和1B)，用于把p型阱16連接到形成于層間絕緣膜38上的一個互連層58。在本實施例中，用于把p型阱16和互連層58互連的接觸插塞是共用的。一個接觸插塞64被埋在層間絕緣膜38中(參見圖1A和1B)，用于把n型阱14和形成于層間絕緣膜38上的互連層62互連。用于把n型阱14與互連層62互連的接觸插塞64是共用的。根據(jù)本實施例，不需要形成用于多個p型阱16和多個n型阱14中的每一個的接觸插塞60、64。這可以節(jié)省更多的空間。
如圖2和3中所示，包括多個存儲器晶體管40的晶體管陣列66a和包括多個存儲器晶體管40的晶體管陣列66b被對稱地設(shè)置。
在圖2中所示的存儲器晶體管40a-40d和選擇晶體管41a-41d被連接到各個信號線，如圖3中所示。在圖3中，SWL表示選擇字線，CWL表示控制字線，SL表示源線，以及BL表示位線。
用于使得半導(dǎo)體基片10接地的接觸插塞68被埋在晶體管陣列66a和晶體管陣列66b之間的區(qū)域中的層間絕緣膜38內(nèi)(參見圖1A和1B)。該半導(dǎo)體基片10被通過接觸插塞68和互連層70接地。在本實施例中，該接地接觸插塞68被形成在晶體管陣列66a和晶體管陣列66b之間，以提高抗噪性。根據(jù)本實施例，該晶體管陣列66a和晶體管陣列66b被對稱地設(shè)置，另外該接地接觸插塞68被形成在該晶體管陣列66a和晶體管陣列66b之間，從而該半導(dǎo)體器件可以具有高抗噪性和高可靠性。
該接觸插塞68在形成有晶體管陣列66a一側(cè)上作為用于半導(dǎo)體基片10的導(dǎo)電插塞，以及在形成有晶體管陣列66b的一側(cè)上作為用于使得半導(dǎo)體基片10接地的導(dǎo)電插塞。根據(jù)本實施例，不需要形成用于每個晶體管陣列的接觸插塞68，這可以節(jié)省更多的空間，并且結(jié)果有助于減小芯片面積。
根據(jù)本實施例的半導(dǎo)體器件如此構(gòu)成。
(該半導(dǎo)體器件的工作方法)下面，將參照圖4A和4B描述根據(jù)本實施例的半導(dǎo)體器件的工作方法。圖4A為擦除存儲在浮置柵極20中的信息的示意圖。圖4B為在浮置柵極20中寫入信息的示意圖。
當(dāng)存儲在浮置柵極20中的信息被擦除時，如圖4A中所示，例如+6V的電壓被施加到作為源區(qū)的控制柵極18，并且例如-9.3V的電壓被施加到控制柵極18和p型阱16。然后，該載流子使得作為源區(qū)的雜質(zhì)擴散層26和浮置柵極20之間的柵絕緣膜24隧道導(dǎo)通。具體來說，正空穴被從作為源區(qū)的雜質(zhì)擴散層26注入到浮置柵極20。
因此，存儲在浮置柵極20中的信息被擦除。
另一方面，當(dāng)信息被寫入到浮置柵極20中時，如圖4B中所示，0V的電壓被施加到作為源區(qū)的雜質(zhì)擴散層26，并且+9.5V的電壓被施加到控制柵極18。然后，該載流子使得作為源區(qū)的雜質(zhì)擴散層26和浮置柵極20之間的柵絕緣膜24隧道導(dǎo)通。具體來說，正空穴被釋放到該浮置柵極20之外的雜質(zhì)擴散層26。
因此，信息被寫入到浮置柵極20中。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征主要在于控制柵極18被埋在半導(dǎo)體基片10中。
在該常規(guī)的半導(dǎo)體器件中，控制柵極218被疊加在浮置柵極220上，形成一個閃存，即，存儲器晶體管240。相應(yīng)地，難以通過相同的制造工藝形成該存儲器晶體管24、以及邏輯晶體管、外圍電路晶體管等等。相應(yīng)地，該存儲器晶體管240和其他晶體管的混合增加該制造工藝，其使得成本的降低困難。
與此相反，根據(jù)本實施例，控制柵極18被埋在該半導(dǎo)體基片10中，這不必在浮置柵極20上形成該控制柵極。因此，根據(jù)本實施例，可以通過相同的制造工藝形成該存儲器晶體管40、選擇晶體管41等等。結(jié)果，根據(jù)本實施例，可以減少該制造工藝，并且該半導(dǎo)體器件可以變得廉價。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于，p型阱16形成在n型阱14中，而該n型阱14形成在半導(dǎo)體基片10中，并且n型控制柵極18形成在p型阱16中，即所謂的三重阱結(jié)構(gòu)。
如上文所述，當(dāng)寫入在浮置柵極20中的信息被擦除時，負(fù)電壓被施加到控制柵極18上。但是，當(dāng)負(fù)電壓被簡單地施加到控制柵極18上時，該負(fù)電壓為正向電壓，并且有較大電流流過。相應(yīng)地，當(dāng)負(fù)電壓被施加到控制柵極18上時，相同的負(fù)電壓被施加到p型阱16，從而避免消耗電流的增加。但是，沒有形成該n型阱14，則當(dāng)負(fù)電壓被簡單地施加到控制柵極18和p型阱16上時，其他區(qū)域受到電的影響。該半導(dǎo)體基片10和p型阱16被n型阱14相互電絕緣，從而避免其他區(qū)域受到電的影響。如上文所述，根據(jù)本實施例，形成該三重阱結(jié)構(gòu)，即，p型阱16形成于在半導(dǎo)體基片10中形成的n型阱14內(nèi)，并且控制柵極18形成在p型阱16中，從而即使利用埋在半導(dǎo)體基片10中的控制柵極18，也不會出現(xiàn)特殊的問題，并且可以避免電流消耗的增加。
這種三重阱結(jié)構(gòu)沒有被在專利參考文獻1和專利參考文獻2中公開。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于該載流子造成浮置柵極20和溝道區(qū)25之間的柵絕緣膜24隧道導(dǎo)通，從而信息被寫入在浮置柵極20中，以及信息被從該浮置柵極擦除。
在常規(guī)的半導(dǎo)體器件中，當(dāng)信息被寫入在浮置柵極220中時，熱載流子在溝道區(qū)中產(chǎn)生，并且該熱載流子被注入到浮置柵極220中。相應(yīng)地，該常規(guī)的半導(dǎo)體器件具有較大電流消耗。
與此相反，在本實施例中，該隧道電流被用于寫入和擦除信息，其允許通過較小的電流消耗而擦除和寫入信息。根據(jù)本實施例，可以通過使用隧道電流來寫入和擦除信息，而不產(chǎn)生熱載流子。根據(jù)本實施例的半導(dǎo)體器件可以具有較小的電流消耗。
通過利用在寫入和擦除信息中的隧道電流實現(xiàn)較小電流消耗的技術(shù)沒有在專利參考文獻1和專利參考文獻2中公開或暗示。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于控制柵極18和浮置柵極20相對的第一區(qū)域S1的面積比溝道區(qū)25和浮置柵極20相對的第二區(qū)域S2的面積更大。
根據(jù)本實施例，第一區(qū)域S1的面積被設(shè)置為比第二區(qū)域S2的面積足夠大，從而當(dāng)信息被寫入在浮置柵極20中以及信息被從浮置柵極20擦除時，浮置柵極20的電勢可以被設(shè)置在所需電勢。因此，根據(jù)本實施例，即使對于埋在半導(dǎo)體基片10中的控制柵極18，信息也可以被寫入在浮置柵極20中，并且信息可以確保從浮置柵極20中擦除。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于選擇晶體管41的柵絕緣膜24的膜厚大于溝道區(qū)25和浮置柵極20之間的柵絕緣膜24的膜厚。
根據(jù)本實施例，選擇晶體管41的柵絕緣膜24的膜厚相對較大，從而選擇晶體管41可以具有改進的耐壓性，相應(yīng)地，根據(jù)本實施例的半導(dǎo)體器件可以具有高可靠性。另一方面，該溝道區(qū)25和浮置柵極20之間的柵絕緣膜24的膜厚被設(shè)置為相對較小，從而當(dāng)信息被寫入在浮置柵極20中以及信息被從浮置柵極20擦除時，該載流子可以確保造成柵絕緣膜24的隧道導(dǎo)通。
如上文所述，根據(jù)本實施的半導(dǎo)體器件的特征還主要在于控制柵極18和浮置柵極20之間的膜厚被設(shè)置為比溝道區(qū)25和浮置柵極20之間的柵絕緣膜的膜厚更大。
根據(jù)本實施例，控制柵極18和浮置柵極20之間的柵絕緣膜24的膜厚被設(shè)置為相對較大，從而避免在浮置柵極20中累積的載流子泄漏。因此，根據(jù)本實施例的半導(dǎo)體器件可以具有更高的可靠性。
如上文所述，根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于注入在浮置柵極20中的摻雜劑的濃度比注入到其他浮置柵極20等等中的摻雜劑的濃度更低。
根據(jù)本實施例，注入到浮置柵極20中的摻雜劑的濃度相對較低，從而可以避免在浮置柵極20中累積的載流子通過柵絕緣膜24的較薄部分泄漏。根據(jù)本實施例的半導(dǎo)體器件可以具有高可靠性。
根據(jù)本實施例的半導(dǎo)體器件的特征還主要在于在作為柵極20側(cè)上的源區(qū)的雜質(zhì)擴散層26的邊緣部分處的載流子濃度被設(shè)置為較高，并且作為在柵極20側(cè)上的漏區(qū)的雜質(zhì)擴散層33的邊緣部分的載流子濃度被設(shè)置為較低。
根據(jù)本實施例，作為在浮置柵極側(cè)上的源區(qū)的雜質(zhì)擴散層26的邊緣部分的載流子濃度被設(shè)置為較高，從而該載流子導(dǎo)致溝道區(qū)25和浮置柵極20之間的柵絕緣膜24隧道導(dǎo)通，從而在浮置柵極20中寫入信息以及從浮置柵極20擦除信息。另一方面，在作為浮置柵極20側(cè)上的漏區(qū)的雜質(zhì)擴散層33的邊緣部分處的載流子濃度被設(shè)置為較低，從而作為漏區(qū)的雜質(zhì)擴散層26以及作為漏區(qū)的雜質(zhì)擴散層33可以確保相互電隔離。
(用于制造半導(dǎo)體器件的方法)接著，將參照圖5A至27描述用于制造半導(dǎo)體器件的方法。圖5A至27為示出該方法的在用于制造半導(dǎo)體器件的方法的步驟中的半導(dǎo)體器件的截面視圖。
首先，如圖5A和5B中所示，一個氮化硅膜形成在例如硅的半導(dǎo)體基片10上。該氮化硅膜的膜厚例如約為100nm。然后，通過光刻方法對該氮化硅膜進行構(gòu)圖。因此，形成用于氮化硅膜的掩膜68。該掩膜68用于在下文描述的步驟中有選擇地形成器件隔離區(qū)12。
然后，如圖6A和6B中所示，光刻膠膜70例如通過旋涂方法形成在整個表面上。然后，開口72形成在光刻膠膜70中進入半導(dǎo)體基片10。開口72用于形成n型阱14。
接著，利用光刻膠膜70作為掩膜，通過離子注入方法把一種n型摻雜劑注入到半導(dǎo)體基片10中。該摻雜劑例如為磷。用于離子注入的條件例如為180keV加速能量和1.65×1013cm-2的劑量。因此，n型阱14被深入地形成在半導(dǎo)體基片10中。然后，除去光刻膠膜70。
然后，如圖7A和7B中所示，通過旋涂方法把光刻膠膜74形成在整個表面上。然后，一個開口76形成在光刻膠膜74中，進入半導(dǎo)體基片10內(nèi)。該開口76用于形成p型阱16。
接著利用光刻膠膜74作為掩膜，例如通過離子注入把一種p型摻雜劑注入到n型阱14中。該摻雜劑例如為硼。用于離子注入的條件例如為180keV加速能量和1.85×1013cm-2的劑量。因此，p型阱16形成在n型阱14中。然后，除去光刻膠膜74。
接著，如圖8A和8B中所示，例如通過LOCOS形成器件隔離區(qū)12。然后，例如通過濕法蝕刻除去掩膜68。
然后，如圖9A和9B中所示，例如通過旋涂方法把一個光刻膠膜78形成在整個表面上。然后，一個開口80形成在光刻膠膜78中，進入該半導(dǎo)體基片10。該開口80用于形成p型阱22。
然后，利用光刻膠膜78作為掩膜，例如通過離子注入方法注入p型摻雜劑。該摻雜劑例如為硼。用于離子注入的雜件例如為150keV加速能量和4.5×1012cm-2的劑量。因此，形成p型阱22。接著，除去光刻膠膜78。
然后，如圖10A和10B中所示，通過旋涂方法把一個光刻膠膜82形成在整個表面上。接著，一個開口84形成在光刻膠膜82上，進入半導(dǎo)體基片10中。該開口84用于形成控制柵極18。
接著使用光刻膠膜82作為掩膜，例如通過離子注入方法注入一種n型摻雜劑。該摻雜劑例如為砷。用于離子注入的條件例如為80keV加速能量和3.5×1015cm-2的劑量。因此，該控制柵極由n型雜質(zhì)擴散層所形成。然后，除去光刻膠膜82。
接著，如圖11A和11B中所示，例如通過熱氧化方法把柵絕緣膜24a形成在整個表面上。該柵絕緣膜24a的膜厚例如為9nm。該柵絕緣膜24a例如由氧化硅膜所形成。
然后，如圖12A和12B中所示，例如通過旋涂方法把一個光刻膠膜86形成在整個表面上。接著，在光刻膠膜86上形成開口88，進入到半導(dǎo)體基片10中。
接著，利用光刻膠膜86作為掩膜，腐蝕柵絕緣膜24a。然后，除去光刻膠膜86。
然后，如圖13A和13B中所示，例如通過熱氧化方法把柵絕緣膜24被進一步形成在整個表面上。在保留柵絕緣膜24a的區(qū)域中的柵絕緣膜24的膜厚較厚，例如大約為30nm。另一方面，在柵絕緣膜24a被腐蝕的區(qū)域中，柵絕緣膜24的膜厚較薄，例如大約為10nm。
然后，如圖14A和14B中所示，例如通過旋涂方法在整個表面上形成一個光刻膠膜90。接著，在光刻膠膜90中打開一個開口92，進入到半導(dǎo)體基片10中。該開口92用于形成閾值電壓控制層23。
接著利用光刻膠膜90作為掩膜，例如通過離子注入方法注入一種p型摻雜劑。該摻雜劑例如為硼。用于離子注入的條件例如為25keV加速能量和1.6×1012cm-2的劑量。因此，形成p型閾值電壓控制層23。接著除去光刻膠膜90。在本實施例中，通過利用相同的光刻膠膜90以及利用相同的工藝形成存儲器晶體管40的閾值電壓控制層23以及其他晶體管41的閾值電壓控制層23等等。
接著，如圖15A和15B中所示，例如通過CVD方法把多晶硅膜94形成在整個表面上。然后，相對較低濃度的n型摻雜劑被注入到多晶硅膜94中。在此時，在使得多晶硅的試樣的電阻率例如為400nm厚150Ω/(平方)的條件下把該摻雜劑注入到多晶硅膜94。該多晶硅膜94的膜厚例如為300nm。
接著，如圖16A和16B中所示，例如通過旋涂方法，把一個光刻膠膜96形成在整個表面上。然后，一個開口98被形成在該光刻膠膜96中，進入到多晶硅膜94內(nèi)。該開口98用于把一種摻雜劑重度注入到多晶硅膜94的一部分中。
然后，利用光刻膠膜96作為掩膜，例如通過離子注入方法把一種n型摻雜劑重度注入到多晶硅膜94中。該摻雜劑例如為磷。該磷的劑量例如為6×1015cm-2。
接著，如圖17A和17B中所示，例如通過熱氧化方法把一個氧化硅膜30a形成在多晶硅膜94上。該氧化硅膜30a的膜厚例如約為10nm。
然后，例如通過CVD方法把一個氧化硅膜30b形成在氧化硅膜30a上。該氧化硅膜30b的膜厚例如約為150nm。在用于形成氧化硅膜30b的腔體內(nèi)的溫度例如約為800℃。該氧化硅膜30a和氧化硅膜30b構(gòu)成絕緣膜30。
絕緣膜30形成在光刻膠膜96上，如上文所述，使得當(dāng)雜質(zhì)擴散層26、33、35等等被在隨后的步驟中形成時，避免摻雜劑注入到光刻膠膜96的浮置柵極20中。
接著，如圖18A和18B中所示，通過光刻方法對絕緣膜30和多晶硅膜94進行構(gòu)圖。因此，形成浮置柵極20、柵極28、邏輯晶體管的柵極等等(未示出)。根據(jù)本實施例，浮置柵極20和其他柵極可以通過使用多晶硅膜94而同時形成。
接著，通過熱氧化使得氧化硅膜100形成在多晶硅膜94的側(cè)壁上。
然后，如圖19A和19B中所示，例如通過旋涂方法使得，一個光刻膠膜102形成在整個表面上。接著，一個開口104形成在光刻膠膜102中，進入半導(dǎo)體基片10內(nèi)。該開口104用于形成雜質(zhì)擴散層26。
接著，利用該光刻膠膜102作為掩膜，通過離子注入把一個n型摻雜劑重度注入到半導(dǎo)體基片10中。該摻雜劑是磷和砷。用于磷的離子注入的條件例如是60keV加速能量和2.5×1014cm-2的劑量。用于砷的離子注入的條件例如是60keV加速能量和6×1015cm-2的劑量。因此，形成作為源區(qū)的雜質(zhì)擴散層26。
然后，如圖20A和20B中所示，通過旋涂方法把一個光刻膠膜106形成在整個表面上。然后，一個開口108形成在該光刻膠膜106中，進入半導(dǎo)體基片10內(nèi)。
接著，利用該光刻膠膜106、浮置柵極20和柵極28作為掩膜，一個n型摻雜劑被注入到半導(dǎo)體基片10中。該摻雜劑例如為磷。用于離子注入的條件例如為60keV加速能量和2.3×1013cm-2的劑量。因此，形成輕微摻雜的雜質(zhì)擴散層32a。然后，除去光刻膠膜106。
然后，例如通過CVD方法把一個絕緣膜形成在整個表面上。作為該絕緣膜，例如形成一個氧化硅膜。該絕緣膜的膜厚例如為250nm。然后，該絕緣膜被各向異性蝕刻。因此，如圖21A和21B中所示，側(cè)壁絕緣膜34形成在浮置柵極20和柵極28的側(cè)壁上。
接著，如圖22A和22B中所示，例如通過旋涂方法把一個光刻膠膜110形成在整個表面上。然后，一個開口112形成在該光刻膠膜110中，進入到該半導(dǎo)體基片10內(nèi)。
接著，利用該光刻膠膜110、浮置柵極20、柵極28和側(cè)壁絕緣膜34作為掩膜，把一種n型摻雜劑注入到半導(dǎo)體基片10中。因此，形成重度摻雜的擴散層32b。
該輕微摻雜的擴散層32a和重度摻雜的擴散層32b形成雜質(zhì)擴散層33。該輕微摻雜的擴散層32a和重度摻雜的擴散層32b形成雜質(zhì)擴散層35。然后，除去光刻膠膜110。
接著，如圖23A和23B中所示，通過CVD方法把該絕緣膜36形成在整個表面上。作為絕緣膜36，例如形成一個氧化硅膜。該絕緣膜36的膜厚例如為100nm。
然后，通過CVD方法把一個層間絕緣膜形成在整個表面上。作為該層間絕緣膜，例如形成一個BPSG膜。該層間絕緣膜的膜厚例如為900nm。
然后，如圖24A中所示，分別在層間絕緣膜38和絕緣膜36中形成接觸孔42，進入雜質(zhì)擴散層26、35。
接著，如圖24B中所示，阻擋金屬44被形成在接觸孔42的內(nèi)部。該阻擋金屬44的材料例如為氮化鈦。
然后，在內(nèi)部形成有阻擋金屬44的接觸孔42中，埋住接觸插塞46。該接觸插塞46的材料例如為鎢。
接著，在層間絕緣膜38上形成阻擋金屬50、金屬膜52和阻擋金屬54的層膜。然后，通過光刻對該層膜進行構(gòu)圖。因此，形成該層膜的互連層48。
然后，如圖25A中所示，通過CVD方法把該絕緣膜114形成在整個表面上。該絕緣膜114例如為等離子體氧氮化膜。該絕緣膜114的膜厚例如為500nm。
然后，例如通過旋涂方法把該絕緣膜116形成在整個表面上。該絕緣膜116例如為SOG(玻璃上旋涂)膜。該絕緣膜116的膜厚例如為。
接著，例如通過整體蝕刻直到暴露該絕緣膜114的表面為止，蝕刻該絕緣膜116的表面。
然后，例如通過等離子體CVD方法把該層間絕緣膜118形成在整個表面上。該層間絕緣膜118的材料例如為氧化硅膜。該層間絕緣膜118的膜厚例如為400nm。
接著，如圖25B中所示，該接觸孔120形成在該層間絕緣膜118和絕緣膜114中，進入互連層48內(nèi)。
接著，如圖26中所示，阻擋金屬122形成在接觸孔120的內(nèi)部。該阻擋金屬122的材料例如為氮化鈦。
然后，在內(nèi)部形成有阻擋金屬122的接觸孔中，埋住接觸插塞124。該接觸插塞124的材料例如為鎢。
然后，阻擋金屬126、金屬膜128和阻擋金屬130的層膜形成在層間絕緣膜118上。然后，通過光刻方法對該層膜進行構(gòu)圖。因此，形成該層膜的互連層132。
接著，如圖27中所示，例如通過CVD方法在整個表面上形成該絕緣膜134。如絕緣膜134所示，例如使用一個氧化硅膜。該絕緣膜134的膜厚例如為500nm。
然后，例如通過旋涂方法把該絕緣膜136形成在整個表面上。作為該絕緣膜136，例如使用一個SOG膜。該絕緣膜136的膜厚例如為500nm。
接著，例如通過CMP方法對該絕緣膜136的整個表面進行拋光，直到暴露該絕緣膜134的表面。
然后，例如通過CVD方法在整個表面上形成層間絕緣膜138。作為該層間絕緣膜138，例如使用一個氮化硅膜。該層間絕緣膜138的膜厚例如為500nm。
因此，制造根據(jù)本實施例的半導(dǎo)體器件。
如上文所述，在本實施例中，控制柵極18被埋在半導(dǎo)體基片10中，其允許通過相同的制造工藝形成存儲器晶體管40和其他晶體管。因此，根據(jù)本實施例，可以減少制造工藝，并且可以低成本地制造該半導(dǎo)體器件。
本發(fā)明不限于上述實施例，并且可以覆蓋其他各種變型。
例如，在上述實施例中，該p型阱形成在n型阱中，并且n型控制柵極形成在p型阱中。但是，n型阱可以形成在p型阱中，并且p型控制柵極被形成在n型阱中。
在上述實施例中，作為場效應(yīng)晶體管的存儲器晶體管和其他晶體管被混合。但是，存儲器晶體管和雙極型晶體管可以被混合。也就是說，該存儲器晶體管和CMOS電路可以被混合，以及存儲器晶體管和BiCMOS電路可以被混合。即使在混合該存儲器晶體管和BiCMOS電路中，根據(jù)本發(fā)明，可以減少制造工藝，并且可以實現(xiàn)成本的減小，如在上述實施例中所述那樣。
權(quán)利要求
1.一種半導(dǎo)體器件，其中包括形成在一個半導(dǎo)體基片中的第一導(dǎo)電型的第一阱；形成在第一阱中的第二導(dǎo)電型的第二阱；以及一個晶體管，其中包括由形成在第二阱中的第一導(dǎo)電型的雜質(zhì)區(qū)所形成的控制柵極，在該第一阱之外形成的第一雜質(zhì)擴散層和第二雜質(zhì)擴散層，該第一雜質(zhì)擴散層和第二雜質(zhì)擴散層之間具有一個溝道區(qū)，以及隔著一個柵絕緣膜形成在該溝道區(qū)和該控制柵極之上的浮置柵極。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中載流子造成在該溝道區(qū)和浮置柵極之間的柵絕緣膜隧道導(dǎo)通，以把信息寫入到該浮置柵極以及從該浮置柵極擦除信息。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該控制柵極和浮置柵極相對的第一區(qū)域的面積比該溝道區(qū)和浮置柵極相對的第二區(qū)域的面積更大。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中該第一區(qū)域的面積為第二區(qū)域的面積的10倍或更多倍。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中該第一區(qū)域的面積是第二區(qū)域的面積的40倍或更多倍。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在該溝道區(qū)和浮置柵極之間的該柵絕緣膜的膜厚小于在該控制柵極和浮置柵極之間的柵絕緣膜的膜厚。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中進一步包括另一個晶體管，其包括隔著另一個柵絕緣膜形成在該半導(dǎo)體基片上的柵極，以及其中在所述另一個晶體管的柵極和該半導(dǎo)體基片之間的所述另一個柵絕緣膜的膜厚大于在該溝道區(qū)和浮置柵極之間的柵絕緣膜的膜厚。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中進一步包括另一個晶體管，其包括由與該浮置柵極相同的層所形成的柵極，以及其中注入在該浮置柵極中的摻雜劑的濃度小于注入在所述另一個晶體管的柵極中的摻雜劑的濃度。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中在該浮置柵極側(cè)上的第一雜質(zhì)擴散層的邊緣部分的載流子濃度高于在該浮置柵極側(cè)上的第二雜質(zhì)擴散層的邊緣部分的載流子濃度。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中包括多個所述晶體管，以及其中所述多個晶體管的控制柵極整體形成。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中進一步包括形成在該半導(dǎo)體基片的一個區(qū)域中的多個所述晶體管的第一晶體管陣列；形成在該半導(dǎo)體基片的與所述一個區(qū)域相鄰的另一個區(qū)域中的多個所述晶體管的第二晶體管陣列；以及在所述一個區(qū)域和所述另一個區(qū)域之間的區(qū)域中連接到該半導(dǎo)體基片的接觸插塞，以及其中該半導(dǎo)體基片通過該接觸插塞接地。
12.一種用于制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括一個控制柵極和一個浮置柵極，該方法包括如下步驟在一個半導(dǎo)體基片中形成第一導(dǎo)電型的雜質(zhì)區(qū)的第一阱；在該第一阱中形成第二導(dǎo)電型的雜質(zhì)區(qū)的第二阱；在該第二阱中形成第一導(dǎo)電型的雜質(zhì)區(qū)的控制柵極；以及隔著該柵絕緣膜在包含該控制柵極的上表面的半導(dǎo)體基片之上形成一個浮置柵極。
13.根據(jù)權(quán)利要求12所述的用于制造半導(dǎo)體器件的方法，其中在形成浮置柵極的步驟中，另一個晶體管的柵極由與形成該浮置柵極相同的層面所形成。
14.根據(jù)權(quán)利要求12所述的用于制造半導(dǎo)體器件的方法，其中在形成浮置柵極的步驟中，該浮置柵極形成有被覆蓋一個絕緣膜的上表面。
15.根據(jù)權(quán)利要求12所述的用于制造半導(dǎo)體器件的方法，其中在形成一個控制柵極的步驟之前，進一步包括在該半導(dǎo)體基片中形成該晶體管的閾值電壓控制層，以及在該半導(dǎo)體基片中形成另一個晶體管的另一個閾值電壓控制層的步驟。
16.根據(jù)權(quán)利要求12所述的用于制造半導(dǎo)體器件的方法，其中在形成一個控制柵極的步驟之后，進一步包括通過使用至少覆蓋該控制柵極和浮置柵極相對的區(qū)域的掩膜在該半導(dǎo)體基片中注入一種摻雜劑以形成一個雜質(zhì)擴散層的步驟。
全文摘要
該半導(dǎo)體器件包括形成在一個半導(dǎo)體基片(10)中的第一導(dǎo)電型的第一阱(14)；形成在第一阱(14)中的第二導(dǎo)電型的第二阱(16)；以及一個晶體管(40)，其中包括由形成在第二阱(16)中的第一導(dǎo)電型的雜質(zhì)區(qū)所形成的控制柵極(18)、隔著一個溝道區(qū)(25)形成的第一雜質(zhì)擴散層(26)和第二雜質(zhì)擴散層(33)、以及隔著一個柵絕緣膜(24)形成在該溝道區(qū)(25)和該控制柵極(18)之上的浮置柵極(20)。該控制柵極(18)被埋在該半導(dǎo)體基片(10)中，這不必在浮置柵極(20)上形成控制柵極(18)。因此，可以通過相同的制造工藝形成該存儲器晶體管和其他晶體管。因此，可以減少制造工藝以及該半導(dǎo)體器件可以變得廉價。
文檔編號H01L21/8247GK1510763SQ20031012321
公開日2004年7月7日 申請日期2003年12月19日 優(yōu)先權(quán)日2002年12月20日
發(fā)明者伊藤昌樹, 片山雅也, 古山孝昭, 河端正蔵, 也, 昭 申請人:富士通株式會社