專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件以及制造該器件的方法；并且更具體的涉及在布線層上形成假圖形的半導(dǎo)體器件以及制造該器件的方法。
背景技術(shù)：
在制造帶有多個(gè)互連層的半導(dǎo)體器件的傳統(tǒng)方法中，當(dāng)采用其中使用金屬填充溝道來形成布線層的方法時(shí)，使用化學(xué)機(jī)械拋光(CMP)來清除除了已經(jīng)嵌入在溝道中以外的不必要的金屬。在這種情況下，已經(jīng)在晶片上不均勻地形成的布線圖將會(huì)引起拋光速度的變化。并且應(yīng)該要有一個(gè)措施來限制最后形成的線的薄膜厚度變化。為了這個(gè)目的，傳統(tǒng)采用的一個(gè)方法是把假圖形排列在正式布線層上。這里所指的假圖形是指在分散區(qū)與布線圖同時(shí)出現(xiàn)作為偽布線圖形成的且與布線圖采用相同方法形成的布線圖。
最簡(jiǎn)單最典型的在數(shù)據(jù)上產(chǎn)生假布線圖形方法包括在整個(gè)數(shù)據(jù)圖形表面上排列均勻的假圖形，并且基于對(duì)實(shí)際布線圖進(jìn)行的邏輯操作清除不必要的假圖形。這種邏輯操作方法在例如日本專利號(hào)3128205的說明書中有描述。
圖1示出了現(xiàn)有技術(shù)中在晶片上形成的假圖形的排列。在晶片上提供有多個(gè)芯片區(qū)1以及劃分每個(gè)芯片區(qū)1的劃分線區(qū)2，以及分別在區(qū)1和區(qū)2形成的假圖形3和4。這些假圖形的形狀是正方形，并且通過連續(xù)地把這些假圖形排列在這樣的正方塊(在圖1和圖6所示的例子中，在右邊)中，即該正方塊與指定的假圖形在上方、下方、左邊和右邊的各個(gè)方向上有兩個(gè)方塊的距離，從而使得假圖形均勻地產(chǎn)生在如圖6(下文中討論)所示的5×5正方形網(wǎng)格中。在下面的說明中，假圖形的這種排列方式被稱為“對(duì)角前向跳躍排列”。
當(dāng)通過切割來將晶片切成芯片尺寸來切割出半導(dǎo)體器件時(shí)，進(jìn)行一個(gè)處理過程，其中使用寶石切割刀來切割晶片。在切割刀的切割間距上形成的圖形的不均勻性引起了與切割刀相接觸的晶片的硬度的變化，并且這種變化趨向引起切割過程中出現(xiàn)的廢料損失(loss)。具體地，當(dāng)圖形散開時(shí)，硬度在那部分是均勻的，并且一旦出現(xiàn)廢料損失就擴(kuò)展到一個(gè)大的區(qū)域，導(dǎo)致了廢料損失擴(kuò)展區(qū)。帶有上文所述“對(duì)角前向跳躍排列”的結(jié)構(gòu)導(dǎo)致在切割刀走刀方向上的假圖形排列稀少并且增加了出現(xiàn)更大廢料損失的可能性。
另外，在提高半導(dǎo)體器件性能的興趣上，近年已經(jīng)看見將帶有低介電常數(shù)的部分膜作為布線層之間絕緣膜的使用在增加。典型地，低介電常數(shù)膜自身的硬度等級(jí)低并且還與傳統(tǒng)作為中間絕緣膜使用的氧化硅膜和氮化硅膜粘接程度低，而且使用低介電常數(shù)膜作為布線層之間的絕緣膜將會(huì)因此導(dǎo)致切割過程中出現(xiàn)更加大的廢料損失。
在網(wǎng)格表中假圖形更加集中的排列導(dǎo)致了假圖形在切割刀走刀的方向上排列均勻并且因此減小了廢料損失區(qū)。然而，在整個(gè)晶片表面上網(wǎng)格表中的假圖形排列引起在芯片區(qū)內(nèi)的假圖形排列的不均勻性。這是因?yàn)樵谒袇^(qū)域中其上芯片內(nèi)部區(qū)域的布線圖排列在一個(gè)方向上(垂直方向或水平方向)的結(jié)構(gòu)中，作為規(guī)律，當(dāng)進(jìn)行清除上文所述的不必要的圖形(參照?qǐng)D2-4)時(shí)，如圖4所示，在其中保持假圖形的區(qū)域和其中清除假圖形的區(qū)域之間將會(huì)出現(xiàn)過大地分離。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)目的就是提供一種半導(dǎo)體器件以及制造半導(dǎo)體芯片的方法，其中在芯片內(nèi)部區(qū)均勻地形成假圖形，此外，其中在劃分線區(qū)形成切割時(shí)，假圖形更好地阻止了廢料損失。
根據(jù)本發(fā)明，在晶片的劃分線區(qū)內(nèi)以網(wǎng)格排列方式形成多個(gè)假圖形，以及在晶片的芯片內(nèi)部區(qū)內(nèi)以對(duì)角前向跳躍排列方式形成多個(gè)假圖形。假圖形的排列改變使得在芯片內(nèi)部區(qū)形成高度均勻的假圖形，以及在劃分線區(qū)形成可以阻止在切割時(shí)出現(xiàn)廢料損失的假圖形，因此可以保證提高通過切割晶片得到的半導(dǎo)體器件的出品率和可靠性。
而且，在劃分線區(qū)形成的每個(gè)假圖形的形狀可以是正方形或長(zhǎng)方形，以及在芯片內(nèi)部區(qū)形成的每個(gè)假圖形的形狀是正方形。
從下面結(jié)合說明本發(fā)明的實(shí)例的附圖進(jìn)行的說明中可以更明顯地體會(huì)到上面以及其它的有關(guān)本發(fā)明的目的、特征和優(yōu)點(diǎn)。


圖1示出了現(xiàn)有技術(shù)中假圖形排列的平面圖；圖2示出了在網(wǎng)格排列中產(chǎn)生假圖形過程的第一階段的平面圖；圖3示出了在網(wǎng)格排列中產(chǎn)生假圖形過程的第二階段的平面圖；圖4示出了在網(wǎng)格排列中產(chǎn)生假圖形過程的第三階段的平面圖；圖5示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件的平面圖；圖6示出了假圖形對(duì)角前向跳躍排列的平面圖；圖7示出了在對(duì)角前向跳躍排列中產(chǎn)生假圖形過程的第一階段的平面圖；圖8示出了在對(duì)角前向跳躍排列中產(chǎn)生假圖形過程的第二階段的平面圖；圖9示出了在對(duì)角前向跳躍排列中產(chǎn)生假圖形過程的第三階段的平面圖；圖10示出了在劃分線上另一種形狀的假圖形的平面圖；圖11示出了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件的平面圖；以及圖12示出了在本發(fā)明的第二實(shí)施例中劃分線上的假圖形的截面圖。
具體實(shí)施例方式
圖5示出了根據(jù)本發(fā)明的第一實(shí)施例的半導(dǎo)體器件中假圖形排列的平面圖；更具體的，示出了在使用溝道結(jié)構(gòu)來形成布線的半導(dǎo)體器件中的假圖形排列的平面圖。
參照?qǐng)D5，在硅晶片上形成的芯片區(qū)1外周提供了其寬度為100μm的劃分線區(qū)2。在芯片區(qū)1的“對(duì)角前向跳躍排列”中排列有每邊的邊長(zhǎng)為2μm的正方形的假圖形3。
更具體地，如圖6所示，假圖形3排列在可以在整個(gè)芯片區(qū)1表面上水平方向和垂直方向上重復(fù)的網(wǎng)格中。每個(gè)網(wǎng)格是由5×5的正方形組成(整個(gè)是25個(gè)正方塊)，每個(gè)正方塊其水平和垂直方向上的邊長(zhǎng)為1.7μm。在這種排列中，在水平方向、垂直方向以及45度對(duì)角方向上假圖形3并不均勻排列。在本實(shí)施例中，在圖中5×5的一個(gè)網(wǎng)格中，下邊的假圖形3的排列順序和左邊上的假圖形3的排列順序一致。換句話說，假圖形3排列在網(wǎng)格左下方第二個(gè)正方塊上，且假圖形3排列在網(wǎng)格左上方第二個(gè)正方塊上。在本實(shí)施例中，在一個(gè)5×5正方形單元中，提供有總共四個(gè)假圖形3，它們位于從排列在一個(gè)單元中心的假圖形3觀察的上、下、左、右各個(gè)方向的向上兩個(gè)方塊并向右一個(gè)方塊的鄰近方塊。或者，在一個(gè)單元中，提供有總共四個(gè)假圖形3，它們位于從排列在一個(gè)單元中心的假圖形3觀察的上、下、左、右各個(gè)方向的向上兩個(gè)方塊并向左一個(gè)方塊的鄰近方塊。
另外，雖然每個(gè)假圖形3大于本實(shí)施例中的一個(gè)方塊，但是假圖形3的尺寸可以適當(dāng)改變。假圖形3的尺寸設(shè)定考慮了線路布局的密度，并且因此，例如假圖形3的尺寸與每個(gè)方塊的相同，或者假圖形3的尺寸小于每個(gè)方塊也是可能的。
圖7到9示出了本實(shí)施例中假圖形排列的設(shè)計(jì)方法。
可以通過使用能執(zhí)行下列過程的計(jì)算機(jī)軟件來自動(dòng)產(chǎn)生假圖形3首先使用邏輯操作來避免與實(shí)際圖形沖突并且因此得到實(shí)際圖形5和假圖形3(見圖7)的邏輯結(jié)果；刪除與實(shí)際圖形5重疊的假圖形(見圖8)；并且還刪除沒有達(dá)到規(guī)定尺寸的假圖形(見圖9)。
實(shí)際圖形的布線通常是在水平和垂直方向上平行排列，并且作為結(jié)果，當(dāng)假圖形排列作為比如網(wǎng)格排列時(shí)，使用上文描述的邏輯操作產(chǎn)生的區(qū)域，其上在垂直和水平方向距離擴(kuò)長(zhǎng)的區(qū)域沒有假圖形。從而其上包括有實(shí)際圖形和假圖形的布線層的排列就變得不均勻了，因此阻止了均勻化學(xué)機(jī)械拋光。另一方面，當(dāng)以“對(duì)角前向跳躍排列”排列假圖形時(shí)，假圖形的排列方向偏離實(shí)際圖形的排列方向，由此甚至上文所討論的計(jì)算方法也會(huì)得到均勻的假圖形。
再次參照?qǐng)D5，正方形形狀的假圖形4，其邊長(zhǎng)為2μm，以水平和垂直間距為2μm排列在劃分線區(qū)2中的網(wǎng)格表上。上述的邏輯操作也可以應(yīng)用在劃分線區(qū)2來清除在劃分線上與實(shí)際圖形沖突的假圖形4(例如，作為暴露掩膜對(duì)準(zhǔn)的圖形或用作檢查晶片臺(tái)上產(chǎn)品的檢查圖形)。被劃分線區(qū)2占據(jù)的整個(gè)晶片的間距比例小，并且因此即使出現(xiàn)布線圖形的不均勻，先前討論的影響也是小的。
由于假圖形4排列在劃分線區(qū)2的網(wǎng)格圖形中，假圖形4以及假圖形4之間的間距以1∶1均勻地排列在這些區(qū)域2中。結(jié)果是，晶片的劃分線區(qū)2在切割過程中可以被認(rèn)為是充分均勻的材料。因此，在切割劃分線區(qū)2過程中就可以克服廢料損失(晶片中的破裂或去膜)。在切割時(shí)，在劃分線區(qū)2的中心部分寬度大約為30μm的區(qū)域被切割刀切割(比如轉(zhuǎn)動(dòng)切割刀)。在切割過程中使用的切割刀的寬度為30μm。至于切割速度，割刀的轉(zhuǎn)動(dòng)速度是36000rpm并且工作臺(tái)的移動(dòng)速度是3mm/sec。
即使在切割過程中出現(xiàn)去膜(更具體地，在布線金屬和絕緣膜中間層之間的界面上去膜)，其中出現(xiàn)去膜的界面以固定的與假圖形4間距相同的恒定窄間距散開，并且出現(xiàn)在一個(gè)位置上的去膜將不會(huì)擴(kuò)展到大的區(qū)域。
而且，如圖10所示，劃分線區(qū)2中的假圖形可以是比如邊長(zhǎng)為2μm×4μm的長(zhǎng)方形組成并且排列成使得這些假圖形的長(zhǎng)度方向與切割方向一致(參考圖10中的數(shù)字6)。
圖11示出了根據(jù)本發(fā)明的第二實(shí)施例的半導(dǎo)體器件。這種實(shí)施例的半導(dǎo)體器件有多層布線結(jié)構(gòu)，其帶有在劃分線區(qū)2中的改進(jìn)的阻止廢料損失。本實(shí)施例作為一個(gè)例子來實(shí)現(xiàn)由3個(gè)布線層組成的多層布線的半導(dǎo)體器件。在每個(gè)布線層上假圖形7和8的排列以及尺寸都和第一實(shí)施例中相似。
圖12示出了沿著圖11中的線A-A取的部分的截面圖。在劃分線區(qū)2中的每層布線層上方和下方的假圖形8通過通孔9連接。通孔9與芯片中實(shí)際圖形中的通孔同時(shí)以同樣的方法形成。雖然在圖12中僅僅示出3個(gè)布線層，但在最后形成的半導(dǎo)體器件中在這些布線層上方當(dāng)然還可以形成另外的絕緣層或布線層。
根據(jù)本實(shí)施例，使用通孔9來連接劃分線區(qū)2中每個(gè)布線層上方和下方的假圖形8，改進(jìn)了上方和下方的假圖形8之間的粘接，并且增加了劃分線區(qū)2硬度的均勻性。本實(shí)施例可以抑制在切割時(shí)由于每層的假圖形8和中間層絕緣膜11-16之間的粘接程度低而出現(xiàn)的廢料損失區(qū)域擴(kuò)展。
盡管已經(jīng)使用專門的術(shù)語來說明本發(fā)明的優(yōu)選實(shí)施例，但是這種說明僅僅用來說明，并且要理解的是在不離開下述權(quán)利要求書中的精神或范圍的基礎(chǔ)上可以進(jìn)行修改和變化。
權(quán)利要求
1.一種半導(dǎo)體器件，包括在晶片上形成的提供功能元件的芯片內(nèi)部區(qū)，以及在所述晶片上形成的用來作為切割所述晶片時(shí)的切割空間的劃分線區(qū)；在所述芯片內(nèi)部區(qū)中形成的以對(duì)角前向跳躍排列方式排列的多個(gè)假圖形；在所述劃分線區(qū)中形成的以網(wǎng)格形式排列的多個(gè)假圖形。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括多個(gè)堆疊在一起的布線層，所述假圖形在每個(gè)布線層的所述劃分線區(qū)中形成；以及在每個(gè)所述布線層的所述劃分線區(qū)中形成的所述假圖形通過通孔連接。
3.一種制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括在晶片上形成的提供功能元件的芯片內(nèi)部區(qū)，以及在所述晶片上形成的用來作為切割所述晶片時(shí)的切割空間的劃分線區(qū)，所述方法包括下面的步驟不僅在所述芯片內(nèi)部區(qū)中以對(duì)角前向跳躍排列方式形成多個(gè)假圖形，而且在所述劃分線區(qū)中以網(wǎng)格排列方式形成多個(gè)假圖形。
4.一種根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在所述劃分線區(qū)中形成的每個(gè)所述假圖形的形狀為正方形或長(zhǎng)方形。
5.一種根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法，其中在所述芯片內(nèi)部區(qū)中形成的每個(gè)所述假圖形的形狀為正方形。
6.一種制造半導(dǎo)體器件的方法，該半導(dǎo)體器件包括在晶片上形成的提供功能元件的芯片內(nèi)部區(qū)，以及在所述晶片上形成的用來作為切割所述晶片時(shí)的切割空間的劃分線區(qū)，并且還具有堆疊在一起的多個(gè)布線層，所述方法包括下面的步驟在每個(gè)所述布線層的芯片內(nèi)部區(qū)中以對(duì)角前向跳躍排列方式形成多個(gè)假圖形，以及在每個(gè)所述布線層的劃分線區(qū)中以網(wǎng)格排列方式形成多個(gè)假圖形。
7.一種根據(jù)權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其中在每個(gè)所述布線層的所述劃分線區(qū)中形成的每個(gè)所述假圖形的形狀為正方形或長(zhǎng)方形。
8.一種根據(jù)權(quán)利要求6所述的制造半導(dǎo)體器件的方法，其中在每個(gè)所述布線層的所述芯片內(nèi)部區(qū)中形成的每個(gè)所述假圖形的形狀為正方形。
9.一種根據(jù)權(quán)利要求6所述的制造半導(dǎo)體器件的方法，還包括下面的步驟通過通孔把每個(gè)所述布線層的所述劃分線區(qū)中形成的所述假圖形連接在一起。
全文摘要
在本發(fā)明的半導(dǎo)體器件中，在晶片的劃分線區(qū)以網(wǎng)格排列方式形成多個(gè)假圖形，以及在晶片的芯片內(nèi)部區(qū)以對(duì)角前向跳躍排列方式形成多個(gè)假圖形。芯片內(nèi)部區(qū)和劃分線區(qū)中的假圖形的排列改變使得在芯片內(nèi)部區(qū)形成更大均勻性的假圖形以及在劃分線區(qū)中形成能更強(qiáng)地阻止切割時(shí)出現(xiàn)的廢料損失的假圖形。
文檔編號(hào)H01L21/78GK1519908SQ20031012044
公開日2004年8月11日 申請(qǐng)日期2003年12月11日 優(yōu)先權(quán)日2003年1月29日
發(fā)明者松本明, 井口學(xué), 深瀨匡 申請(qǐng)人:恩益禧電子股份有限公司