專利名稱：半導體裝置的制作方法
技術領域：
本發(fā)明涉及通過使設計布局最佳化，提高晶體管特性的性能的高性能的MIS型半導體裝置。
背景技術：
圖11是表示配置多個MIS晶體管(以下稱MISFET)的以往的半導體裝置的布局的平面圖。如該圖所示，在半導體裝置中，被溝道分離Ris所包圍，設置MISFET的配置數(shù)或配置密度不同的各種活性區(qū)域。在該說明書中，將沒有被溝道分離所分離的而連續(xù)配置3個以上的MISFET的柵極101的活性區(qū)域稱為連續(xù)型活性區(qū)域R101，將只配置了一個MISFET的柵極104的活性區(qū)域稱為不連續(xù)型活性區(qū)域R102，將配置了2個MISFET的柵極106的活性區(qū)域稱為二輸入型活性區(qū)域R103。而且，在半導體裝置的溝道分離Ris上，為了提高由線和空間模型的柵極的圖案形成精度，也配置了空柵極107。
另外，如圖11所示，連續(xù)型活性區(qū)域R101的MISFET的柵極101與溝道分離Ris之間的距離L101、不連續(xù)型活性區(qū)域R102的MISFET的柵極104與溝道分離Ris之間的距離L102、以及二輸入型活性區(qū)域R103的MISFET的柵極106與溝道分離Ris之間的距離L103分別各不相同。
如上所述，以往的半導體裝置為了盡量小地設計占有面積，是將連續(xù)型活性區(qū)域的晶體管與不連續(xù)性活性區(qū)域的晶體管以及二輸入型活性區(qū)域的晶體管混合在一起布局而構成的。
以往的半導體裝置如上所述地進行設計的理由是考慮到半導體裝置的性能由各MISFET的柵極長和柵極寬確定為前提。但是，從本發(fā)明者們的實驗來看，在搭載最近的細微化的MISFET的半導體裝置中，其性能不僅決定于MISFET的柵極長和柵極寬，還隨著活性區(qū)域的布局形狀而變化。也就是說，即使是同樣的構成，根據(jù)不同的布局，各MISFET的動作速度等也有變化，因此，半導體裝置的整體性能是受布局影響的。
發(fā)明內容
本發(fā)明的目的是著眼于MISFET的動作速度具有根據(jù)活性區(qū)域存在的形變而變化的特性這一點，通過實現(xiàn)利用其變化特性的布局形狀而提供高性能的半導體裝置。
本發(fā)明的第一的半導體裝置，在具備只配置一個P溝道型MISFET的柵極的第一不連續(xù)型活性區(qū)域；配置三個以上的P溝道型MISFET的柵極的第一連續(xù)型活性區(qū)域；包圍所述第一不連續(xù)型活性區(qū)域以及第一連續(xù)型活性區(qū)域的溝道分離的半導體裝置中，按照將第一P溝道型MISFET的柵極配置在所述第一連續(xù)型活性區(qū)域，而將比所述第一P溝道型MISFET需要更高的電流能力的第二P溝道型MISFET的柵極配置在所述第一不連續(xù)型活性區(qū)域那樣進行設計。
由此，由于在從溝道分離承受的壓縮應力大的第一不連續(xù)型活性區(qū)域中，配置需要高電流能力的第二P溝道型MISFET，因此可以提高利用產生在價帶上的輕空穴的P溝道型MISFET的電流能力，而得到高性能半導體裝置。
通過還具備被所述溝道分離包圍，配置兩個P溝道型MISFET的柵極的二輸入型活性區(qū)域，按照將所述第二P溝道型MISFET的柵極配置在所述二輸入型活性區(qū)域那樣進行設計，在實現(xiàn)減少作為半導體裝置整體的活性區(qū)域的占有面積的同時，可以抑制P溝道型MISFET的性能的降低。
此時，通過在所述兩個第二P溝道型MISFET的兩個柵極之間，配置分離用空柵極，可以防止兩個P溝道型MISFET的信號彼此之間的干擾。
優(yōu)選所述第一不連續(xù)型活性區(qū)域的活性區(qū)域的柵極長方向的寬設計為柵極長的5倍以上8.5倍以下的值。
優(yōu)選所述第一不連續(xù)型活性區(qū)域的活性區(qū)域的柵極長方向的寬設計為0.6μm以上，1.0μm以下的值。
通過還具備被所述溝道分離包圍，只配置一個N溝道型MISFET的柵極的第二不連續(xù)型活性區(qū)域；被所述溝道分離包圍，配置三個以上P溝道型MISFET的柵極的第二連續(xù)型活性區(qū)域，按照將第一N溝道型MISFET的柵極配置在所述第二連續(xù)型活性區(qū)域，而將比所述第一N溝道型MISFET需要更高的電流能力的第二N溝道型MISFET的柵極配置在所述第二不連續(xù)型活性區(qū)域那樣進行設計，可以抑制從溝道分離來的應力而引起N溝道型MISFET的電流能力的降低。
本發(fā)明的第二半導體裝置，在具備只配置一個N溝道型MISFET的柵極的不連續(xù)型活性區(qū)域；配置三個以上N溝道型MISFET的柵極的連續(xù)型活性區(qū)域；包圍所述不連續(xù)型活性區(qū)域以及連續(xù)型活性區(qū)域的溝道分離的半導體裝置中，按照將第一N溝道型MISFET的柵極配置在所述連續(xù)型活性區(qū)域，而將比所述第一N溝道型MISFET需要更高的電流能力的第二N溝道型MISFET的柵極配置在所述連續(xù)型活性區(qū)域那樣進行設計。
由此，在從溝道分離承受的壓縮應力小的連續(xù)型活性區(qū)域中，由于配置需要高電流能力的第二N溝道型MISFET，因此可以抑制由于應力使N溝道型MISFET的電流能力降低的問題，得到高性能半導體裝置。
優(yōu)選還具備被所述溝道分離包圍，配置兩個N溝道型MISFET的柵極的二輸入型活性區(qū)域，按照將所述第一N溝道型MISFET的柵極配置在所述二輸入型活性區(qū)域那樣進行設計。
通過還具備配置于所述連續(xù)型活性區(qū)域的所述第二N溝道型MISFET的柵極之中的端部的柵極與溝道分離之間配置的空柵極，可以抑制配置于連續(xù)型活性區(qū)域的所有的N溝道型MISFET的電流能力的降低。
優(yōu)選將配置于所述連續(xù)型活性區(qū)域的所述第二N溝道型MISFET的柵極之中的端部的柵極與溝道分離之間的距離設計為柵極長的4倍以上的值。
優(yōu)選按照將必須比所述第一N溝道型MISFET具有更低的漏極寄生電容，或者必須具有更低的溝道泄漏或柵極泄漏的第三N溝道型MISFET的柵極配置在所述不連續(xù)型活性區(qū)域或者二輸入型活性區(qū)域那樣進行設計。
圖1是本發(fā)明的實施方式1的半導體裝置之中P溝道型MISFET的布局的示意平面圖。
圖2是本發(fā)明的實施方式2的半導體裝置之中N溝道型MISFET的布局的示意平面圖。
圖3是本發(fā)明的實施方式3的半導體裝置之中N溝道型MISFET的布局的示意平面圖。
圖4是本發(fā)明的實施方式4的半導體裝置之中N溝道型MISFET的布局的示意平面圖。
圖5是本發(fā)明的實施方式5的半導體裝置之中P溝道型MISFET的布局的示意平面圖。
圖6(a)、(b)是分別依次表示不連續(xù)型活性區(qū)域的MISFET的布局的平面圖，以及VI-VI線的剖面圖。
圖7(a)、(b)是分別依次表示2輸入型活性區(qū)域的MISFET的布局的平面圖，以及VII-VII線的剖面圖。
圖8(a)、(b)是分別依次表示連續(xù)型活性區(qū)域的MISFET的布局的平面圖，以及VIII-VIII線的剖面圖。
圖9是以表格表示具有各柵極模型的PMISFET以及NMISFET的飽和電流值Idsat的數(shù)據(jù)的圖。
圖10是依次表示柵極模型的示意平面圖，(a)兩側的指長為短指長，(b)兩側的指長為中指長，(c)兩側的指長為大指長，(d)兩側的指長一側為短指長而另一側為大指長。
圖11是配置多個MISFET的以往的半導體裝置的布局示意平面圖。
圖中R10p-不連續(xù)型活性區(qū)域，R20p-二輸入型活性區(qū)域，R30p-連續(xù)型活性區(qū)域，R10n-不連續(xù)型活性區(qū)域，R20n-二輸入型活性區(qū)域，R30n-連續(xù)型活性區(qū)域，Ris-溝道分離，10ph-高驅動力型柵極，20ph-高驅動力型柵極，30pu-通常型柵極，10nu-通常型柵極，20nu-通常型柵極，30nh-高驅動力型柵極，11-柵絕緣膜，12-柵電極，17n-空柵極，17p-分離用空柵極，40-N阱，41-P阱
具體實施例方式
—活性區(qū)域以及MISFET的種類—首先，對本實施方式中使用的MISFET，與配置MISFET的活性區(qū)域的關系而決定的MISFET的柵極的種類進行說明。在本實施方式中，配置MISFET的活性區(qū)域有不連續(xù)型活性區(qū)域R10、二輸入型活性區(qū)域R20以及連續(xù)型活性區(qū)域R30。
圖6(a)、(b)是分別依次表示不連續(xù)型活性區(qū)域R10的MISFET的布局的平面圖，以及VI-VI線的剖面圖。
如圖6(a)、(b)所示，在被溝道分離Ris(元件分離區(qū)域)包圍的不連續(xù)型活性區(qū)域R10上，只配置具有柵絕緣膜11和柵電極12的單一的柵極10。配置在不連續(xù)型活性區(qū)域R10上的MISFET的柵極10是在其兩側不存在其它柵極而與溝道分離Ris對向的柵極(以下稱孤立柵極)。另外，將配置在不連續(xù)型活性區(qū)域R10上的MISFET的柵極10的端部與在溝道分離Ris之中與該柵極10最接近的端部之間的距離定義為指長L10。
另外，在溝道分離Ris的上面，為了提高由線和空間模型的柵極的圖形形成精度，而設置了空柵極17。
圖7(a)、(b)是分別依次表示2輸入型活性區(qū)域R20的MISFET的布局的平面圖，以及VII-VII線的剖面圖。
如圖7(a)、(b)所示，在被溝道分離Ris(元件分離區(qū)域)包圍的二輸入型活性區(qū)域R20上，配置具有柵絕緣膜21和柵電極22的兩個柵極20。配置在二輸入型活性區(qū)域R20上的兩個MISFET的柵極20都是只在其單側不存在其它柵極而與溝道分離Ris對向的柵極(以下稱端部柵極)。另外，將配置在二輸入型活性區(qū)域R20上的MISFET的柵極20的端部與在溝道分離Ris之中與該柵極20最接近的端部之間的距離定義為指長L20。
圖8(a)、(b)是分別依次表示連續(xù)型活性區(qū)域R30的MISFET的布局的平面圖，以及VIII-VIII線的剖面圖。
如圖8(a)、(b)所示，在被溝道分離Ris(元件分離區(qū)域)包圍的連續(xù)型活性區(qū)域R30上，配置具有柵絕緣膜31和柵電極32的3個以上的MISFET的柵極30。配置在連續(xù)型活性區(qū)域R30上的MISFET的柵極30是只在其單側不存在其它柵極而與溝道分離Ris對向的柵極，或者在其兩側都不存在溝道分離Ris而與其它柵極對向的柵極(以下稱中間柵極)。
另外，將配置在連續(xù)型活性區(qū)域R30上的MISFET的柵極30的端部與在溝道分離Ris之中與該柵極30最接近的端部之間的距離定義為指長L30。
圖9是以表格表示圖10(a)～(d)所示具有各柵極模型的PMISFET以及NMISFET的飽和電流值Idsat的數(shù)據(jù)的圖。圖9所示的飽和電流值Idsat是將具有圖10(a)所示柵極模型的PMISFET以及NMISFET的飽和電流值Idsat分別做為‘1’時的比值。圖10(a)表示兩側的指長為短指長Ls(＝0.24μm)的柵極模型，圖10(b)表示兩側的指長為中指長Lm(＝0.4μm)的柵極模型，圖10(c)表示兩側的指長為大指長Lw(＝1.0μm)，的柵極模型，圖10(d)表示一方側的指長為短指長Ls(＝0.24μm)，而另一側的指長為大指長Lw(＝1.0μm)的柵極模型。另外，圖10(a)～(d)所示的任何一種柵極的情況，都以一定的間隔設置有空柵極。
從附圖9以及圖10(a)～(d)，可以明白如下事情在P溝道型MISFET中，如圖10(a)所示，柵極兩側的指長為短指長Ls的P溝道型MISFET的飽和電流值Idsat最大，如圖10(c)所示，柵極兩側的指長為大指長Lw的P溝道型MISFET的飽和電流值Idsat最小，如圖10(b)所示，柵極兩側的指長為中指長Lm的P溝道型MISFET的飽和電流值Idsat在兩者的中間程度。而且，在這一數(shù)據(jù)上，如圖10(d)所示，柵極的一方側的指長為短指長Ls，柵極的另一側的指長為大指長Lw的P溝道MISFET的飽和電流值Idsat，與圖10(c)所示的P溝道型MISFET的飽和電流值Idsat相同。
所以，P溝道型MISFET最好配置在不連續(xù)型活性區(qū)域R10上，其指長設計優(yōu)選為柵極長的4倍以上8.5倍以下。而且，不連續(xù)型活性區(qū)域R10的柵極長方向的寬優(yōu)選設計為0.6μm以上1.0μm以下。
在N溝道型MISFET中，如圖10(b)所示，柵極兩側的指長為中指長Lm的N溝道型MISFET，和如圖10(c)所示，柵極兩側的指長具有大指長Lw的N溝道型MISFET的飽和電流值Idsat為同等程度并且最大，如圖10(d)所示，柵極的一方側的指長為短指長Ls，柵極的另一側的指長為大指長Lw的N溝道MISFET的飽和電流值Idsat為第二大，如圖10(a)所示，柵極兩側的指長為短指長Ls的N溝道型MISFET的飽和電流值Idsat在兩者的中間程度。
所以，N溝道型MISFET優(yōu)選配置在連續(xù)型活性區(qū)域R30上，其指長設計優(yōu)選為柵極長的4倍以上的值。
實施方式1圖1是本發(fā)明的實施方式1的半導體裝置之中P溝道型MISFET的布局的示意平面圖。由于本實施方式的N溝道型MISFET的布局在構造上沒有特別的限定，因此省略對N溝道型MISFET的圖示以及說明。
如圖1所示，本實施方式的P溝道型MISFET的各活性區(qū)域設置在凹部40上，具有只配置一個P溝道型MISFET的高驅動力柵極10ph的不連續(xù)型活性區(qū)域R10p、配置兩個P溝道型MISFET的高驅動力型柵極20ph的二輸入型活性區(qū)域R20p、連續(xù)地配置三個以上的P溝道型MISFET的通常型柵極30pu的連續(xù)型活性區(qū)域R30p。而且，在半導體裝置分離Ris上，為了提高線和空間模型的柵極模型的圖形形成精度，還設置了空柵極17。
這里，本實施方式的半導體裝置的P溝道型MISFET的特征如下所述。
需要高電流能力的高驅動力型柵極，配置在不連續(xù)型活性區(qū)域R10p和二輸入型活性區(qū)域R20p上，如以后所述，按照使之可以從溝道分離Ris承受比較大的應力那樣進行布局。即，需要高電流能力的P溝道型MISFET的柵極，是配置在不連續(xù)型活性區(qū)域R10p上的高驅動力型柵極10ph(孤立柵極)，或者是配置在二輸入型活性區(qū)域R20p上的高驅動力型柵極20ph(端部柵極)。另外，不連續(xù)型活性區(qū)域R10p內的高驅動力型柵極10ph的指長L10p、二輸入型活性區(qū)域R20p內的高驅動力型柵極20ph的指長L20p都是如圖10(a)所示的短指長Ls。
另一方面，不需要太大的高電流能力的P溝道型MISFET的柵極，配置在連續(xù)型活性區(qū)域R30p上，如以后所述，按照使之基本不承受從溝道分離Ris的應力那樣進行布局。即，不需要太大的高電流能力的P溝道型MISFET的柵極是配置在連續(xù)型活性區(qū)域R30p上的通常型柵極30pu(端部柵極或者中間柵極)。另外，在連續(xù)型活性區(qū)域R30p內的通常型柵極30pu之中的端部上配置的柵極的短方的指長L30p，是圖10(d)所示的短指長Ls。
—實施方式1的效果—從溝道分離波及溝道的壓縮應力(以下表示為溝道分離應力)對晶體管特性產生的效果是使具有同樣長的柵極、同樣寬的柵極的晶體管而能力變差。以下說明溝道分離應力對晶體管特性的影響。在MISFET的溝道部分，由于溝道分離應力在格子上產生形變。所以，在N溝道型MISFET中，溝道部分的有效移動度降低，并顯示出N溝道型MISFET的能力降低的傾向。但是，在P溝道型MISFET中，由柵極長方向的溝道分離應力解決價帶的退縮，產生重的空穴和輕的空穴(light hole)。這個輕的空穴由于有效質量很小，P溝道型MISFET的有效移動度表現(xiàn)出增加的傾向。
所以，如圖9以及圖10(a)～(d)所示，在P溝道型MISFET中，當柵極長方向的溝道分離應力大時，電流驅動能力得到提高。
所以，根據(jù)本實施方式的半導體裝置，在不連續(xù)型活性區(qū)域R10p或二輸入型活性區(qū)域R20p中，由于配置了高驅動力型柵極10ph或20ph，因此利用由格子形變產生的輕的空穴，可以得到高驅動型P溝道型MISFET。
一般，作為邏輯電路用的半導體裝置，具備N溝道型MISFET和P溝道型MISFET，即所謂使用CMOS器件。此時，與作為載體而使用電子的N溝道型MISFET比較，作為載體使用空穴的P溝道型MISFET的載體移動度要小得很多，在CMOS器件中，P溝道型MISFET的能力在CMOS器件整體性能中占據(jù)很大比重。所以，通過本實施方式，可以得到高性能的CMOS器件。
另外，在本實施方式中，在二輸入型活性區(qū)域R20ph中雖然也配置高驅動力型柵極，但是也可以只在不連續(xù)型活性區(qū)域R10ph中配置高驅動力型柵極。此時，從圖9以及圖10(a)～(d)看出，可以更顯著地發(fā)揮本發(fā)明的效果。
實施方式2圖2是本發(fā)明的實施方式2的半導體裝置之中N溝道型MISFET的布局的示意平面圖。本實施方式的P溝道型MISFET的布局并沒有特別限定特殊的結構，因此省略對N溝道型MISFET的圖示以及說明。
如圖2所示，本實施方式的N溝道型MISFET設置在P阱41上，具有只配置一個N溝道型MISFET的通常型柵極10nu的不連續(xù)型活性區(qū)域R10n、配置兩個N溝道型MISFET的通常型柵極20nu的二輸入型活性區(qū)域R20n、連續(xù)地配置三個以上的N溝道型MISFET的高驅動型柵極30nh的連續(xù)型活性區(qū)域R30n。而且，在半導體裝置分離Ris上，為了提高線和空間模型的柵極模型的圖形形成精度，還設置了空柵極17。
這里，本實施方式的半導體裝置的N溝道型MISFET的特征如下所述。
需要高電流能力的N溝道MISFET的柵極，配置在連續(xù)型活性區(qū)域R30n上，按照基本不太承受溝道分離應力那樣構成。即，需要高電流能力的N溝道MISFET的柵極，是配置在連續(xù)型活性區(qū)域R30n上的高驅動力型柵極30nh(端部柵極或中間柵極)。另外，配置在連續(xù)型活性區(qū)域R30n內的高驅動力型柵極30nh的柵極的短方的指長L30n，是如圖10(d)所示的短指長Ls。
另一方面，不太需要電流能力的N溝道型MISFET的柵極，配置在不連續(xù)型活性區(qū)域R10n和二輸入型活性區(qū)域R20n上，按照使之從溝道分離Ris承受比較大的應力那樣進行布局。即，不太需要電流能力的N溝道型MISFET的柵極是配置在不連續(xù)型活性區(qū)域R10n上的通常型柵極10nu(孤立柵極)，或者配置在二輸入型活性區(qū)域R20n上的通常型柵極20nu(端部柵極)。另外，在不連續(xù)型活性區(qū)域R10n內的通常型柵極10nu的指長L10n，與二輸入型活性區(qū)域R20n內的通常型柵極20nu的指長L20全部為如圖10(a)所示的短指長Ls。
另外，希望減少漏極寄生電容的N溝道型MISFET或在截止狀態(tài)不容許溝道泄漏、柵極泄漏的MISFET優(yōu)選配置在不連續(xù)型活性區(qū)域R10n和二輸入型活性區(qū)域R20n上。
—實施方式2的效果—如上所述，在N溝道型MISFET中，顯示了溝道部分的有效移動度降低，N溝道性MISFET的能力降低的傾向。
所以，如圖9以及圖10(a)～(d)所示，N溝道型MISFET中，柵極長方向的溝道分離應力大時，電流驅動能力降低。
所以，根據(jù)本實施方式的半導體裝置，由于只在連續(xù)型活性區(qū)域R30n上配置高驅動力型柵極30nh，可以抑制起因于格子形變的驅動力降低，與以往的半導體裝置相比，可以得到電流能力大的高驅動型N溝道型MISFET。所以，通過本實施方式，可以得到具有高驅動力型N溝道型MISFET的高性能的CMOS器件。
而且，在本實施方式的半導體裝置中，由于將希望減少漏極寄生電容的N溝道型MISFET或在截止狀態(tài)不容許溝道泄漏、柵極泄漏的MISFET配置在不連續(xù)型活性區(qū)域R10n或二輸入型活性區(qū)域R20n上，也可以得到具備具有高速動作特性和低泄漏特性的N溝道型MISFET的半導體裝置。
—實施方式2的變形例—在本變形例中，將P溝道型MISFET的柵極如圖1所示進行布局，而且，將N溝道型MISFET的柵極如圖2所示進行布局。由此，可以將實施方式1以及實施方式2結合起來發(fā)揮效果。
即，通過將希望得到高電流能力的P溝道型MISFET的高驅動力型柵極配置在承受大溝道分離應力的不連續(xù)型活性區(qū)域R10p或二輸入型活性區(qū)域R20p上；將希望得到高電流能力的N溝道型MISFET的柵極配置在連續(xù)型活性區(qū)域R30n上，使P溝道性MISFET以及N溝道型MISFET的任何一個都增大電流能力。而且，根據(jù)必要，通過將希望減少漏極寄生電容的N溝道型MISFET或在截止狀態(tài)不容許溝道泄漏、柵極泄漏的MISFET配置在不連續(xù)型活性區(qū)域R10n或二輸入型活性區(qū)域R20n上，也可以得到具備具有高速動作特性和低泄漏特性的N溝道型MISFET的半導體裝置。
實施方式3圖3是本發(fā)明的實施方式3的半導體裝置之中只有N溝道型MISFET的布局的示意平面圖。由于對本實施方式的P溝道型MISFET的布局并沒有限定特定的構造，因此省略P溝道型MISFET的圖示以及說明。
如圖3所示，本實施方式的N溝道型MISFET設置在P阱41上，具有只配置一個N溝道型MISFET的通常型柵極10nu的不連續(xù)型活性區(qū)域R10n、配置兩個N溝道型MISFET的通常型柵極20nu的二輸入型活性區(qū)域R20n、沒有被溝道分離所分離而連續(xù)地配置三個以上的N溝道型MISFET的高驅動型柵極30nh的連續(xù)型活性區(qū)域R30n。而且，在半導體裝置分離Ris上，為了提高線和空間模型的柵極模型的圖形形成精度，還設置了空柵極17。
這里，本實施方式的半導體裝置的N溝道型MISFET的特征如下所述。
需要高電流能力的高驅動力型柵極，配置在連續(xù)型活性區(qū)域R30n，按照基本不承受溝道分離應力那樣構成。這一點與實施實施方式2相同，但是，在本實施方式中，與配置在連續(xù)型活性區(qū)域R30n的柵極之中的溝道分離Ris鄰接的柵極是空柵極。換言之，需要高電流能力的N溝道MISFET的柵極，是除了配置在連續(xù)型活性區(qū)域R30n的柵極之中的空柵極17n以外的高驅動力型柵極30nh(中間柵極)。另外，鄰接連續(xù)型活性區(qū)域R30n內的高驅動力型柵極30nh之中的空柵極17n的柵極的短方的指長L30n，是如圖10(c)所示的中指長Lm。
另外，不太需要電流能力的N溝道型MISFET的柵極，配置在不連續(xù)型活性區(qū)域R10n和二輸入型活性區(qū)域R20n上，按照使之從溝道分離Ris接受比較大的應力那樣進行布局。即，不太需要電流能力的N溝道型MISFET的柵極是配置在不連續(xù)型活性區(qū)域R10n上的通常型柵極10nu(孤立柵極)，或者是配置在二輸入型活性區(qū)域R20n上的通常型柵極20nu(端部柵極)。另外，在不連續(xù)型活性區(qū)域R10n內的通常型柵極10nu的指長L10n，與二輸入型活性區(qū)域R20n內的通常型柵極20nu的指長L20n全部為如圖10(a)所示的短指長Ls。這一點與實施方式2是一樣的。
根據(jù)本實施方式，由于將希望得到高電流的N溝道型MISFET的高驅動力型柵極30nh配置在連續(xù)型活性區(qū)域R30n上的同時，將空電極17n設置在連續(xù)型活性區(qū)域R30n的端部，因此，與N溝道型MISFET的高驅動力型柵極30nh之中的空柵極鄰接的柵極的短方的指長L30n成為中指長Lm。如圖9所示，在N溝道型MISFET中，柵極的指長為中指長Lm的N溝道型MISFET的飽和電流值Idsat，比柵極的一方的指長為短指長Ls的N溝道型MISFET的飽和電流值Idsat大許多。所以，根據(jù)本實施方式，對于所有將柵極配置在連續(xù)型活性區(qū)域R30n的N溝道型MISFET，都可以抑制起因于溝道分離應力的電流能力降低的問題，因此，比實施方式2可以進一步得到具備電流能力大的N溝道型MISFET的半導體裝置。
實施方式4圖4是本發(fā)明的實施方式4的半導體裝置之中N溝道型MISFET的布局的示意平面圖。由于對本實施方式的P溝道型MISFET的布局并沒有限定特定的構造，因此省略P溝道型MISFET的圖示以及說明。
如圖4所示，本實施方式的N溝道型MISFET的各活性區(qū)域設置在P阱41上，具有只配置一個N溝道型MISFET的通常型柵極10nu的不連續(xù)型活性區(qū)域R10n、配置兩個N溝道型MISFET的通常型柵極20nu的二輸入型活性區(qū)域R20n、沒有被溝道分離所分離而連續(xù)地配置三個以上的N溝道型MISFET的高驅動型柵極30nh的連續(xù)型活性區(qū)域R30n。而且，在半導體裝置分離Ris上，為了提高線和空間模型的柵極的圖形形成精度，還設置了空柵極17。
這里，本實施方式的半導體裝置的N溝道型MISFET的特征如下所述。
需要高電流能力的高驅動力型柵極30nh，配置在連續(xù)型活性區(qū)域R30n上，按照基本不承受溝道分離應力那樣構成。這一點與實施方式2相同，但是，在本實施方式中，與配置在連續(xù)型活性區(qū)域R30n上的柵極之中的溝道分離Ris鄰接的高驅動力型柵極30nh的短方的指長L30n，是如圖10(c)所示的中指長Lm。
另外，不太需要電流能力的N溝道型MISFET的柵極，配置在不連續(xù)型活性區(qū)域R10n和二輸入型活性區(qū)域R20n上，按照使之從溝道分離Ris承受比較大的應力那樣進行布局。即，不太需要電流能力的N溝道型MISFET的柵極是配置在不連續(xù)型活性區(qū)域R10n上的通常型柵極10nu(孤立柵極)，或者配置在二輸入型活性區(qū)域R20n上的通常型柵極20nu(端部柵極)。另外，在不連續(xù)型活性區(qū)域R10n內的通常型柵極10nu的指長L10n，與二輸入型活性區(qū)域R20n內的通常型柵極20nu的指長L20n全部為如圖10(a)所示的短指長Ls。這一點，與實施方式2相同。
根據(jù)本實施方式，由于將希望得到高電流的N溝道型MISFET的高驅動力型柵極30nh配置在連續(xù)型活性區(qū)域R30n上的同時，配置在端部的高驅動力型柵極30nh的短方的指長L30n，是中指長Lm。因此，與實施方式3同樣，根據(jù)本實施方式的半導體裝置，對于所有配置在連續(xù)型活性區(qū)域R30n上的N溝道型MISFET，都可以抑制起因于溝道分離應力的電流能力降低的問題，因此，比實施方式2可以進一步得到具備電流能力大的N溝道型MISFET的半導體裝置。
即，通過將配置在連續(xù)型活性區(qū)域R30n上的N溝道型MISFET的柵極之中的端部柵極的指長L30n設置為柵極的4倍，即使不設置空柵極，也可以發(fā)揮與實施方式3同樣的效果。
實施方式5圖5是本發(fā)明的實施方式5的半導體裝置之中P溝道型MISFET的布局的示意平面圖。由于對本實施方式的N溝道型MISFET的布局沒有限定特定的構造，因此省略N溝道型MISFET的圖示以及說明。
如圖5所示，本實施方式的P溝道型MISFET的各活性區(qū)域設置在N阱40上，具有只配置一個P溝道型MISFET的高驅動力柵極10ph的不連續(xù)型活性區(qū)域R10p；配置兩個P溝道型MISFET的高驅動力型柵極20ph的二輸入型活性區(qū)域R20p；連續(xù)地配置三個以上的P溝道型MISFET的通常型柵極30pu的連續(xù)型活性區(qū)域R30p。而且，在半導體裝置分離Ris上，為了提高線和空間模型的柵極的圖形形成精度，還配置了空柵極17。
這里，本實施方式的半導體裝置的P溝道型MISFET的特征如下所述。
需要高電流能力的高驅動力型柵極，配置在不連續(xù)型活性區(qū)域R10p和二輸入型活性區(qū)域R20p上，如以后所述，按照使之可以從溝道分離Ris承受比較大的應力那樣進行布局。即，需要高電流能力的P溝道型MISFET的柵極，是配置在不連續(xù)型活性區(qū)域R10p上的高驅動力型柵極10ph(孤立柵極)，或者是配置在二輸入型活性區(qū)域R20p上的高驅動力型柵極20ph(端部柵極)。另外，不連續(xù)型活性區(qū)域R10p內的高驅動力型柵極10ph的指長L10p、二輸入型活性區(qū)域R20p內的高驅動力型柵極20ph的指長L20p都是如圖10(a)所示的短指長Ls。這一點與實施方式1相同。
但是，在本實施方式中，在二輸入型活性區(qū)域R20p中，在兩個高驅動力型柵極20ph之間配置分離用空柵極17p。這一點是本實施方式的半導體裝置的特征。
另一方面，與實施方式1同樣，不需要太大的電流能力的P溝道型MISFET的柵極，配置在連續(xù)型活性區(qū)域R30p上，如以后所述，按照使之基本不太承受來自溝道分離Ris的應力那樣進行布局。即，不需要太大的電流能力的P溝道型MISFET的柵極是配置在連續(xù)型活性區(qū)域R30p上的通常型柵極30pu(端部柵極或者中間柵極)。另外，在連續(xù)型活性區(qū)域R30p內的通常型柵極30pu之中的端部上配置的柵極的短方的指長L30p，是圖10(d)所示的短指長Ls。
所以，根據(jù)本實施方式的半導體裝置，可以發(fā)揮與實施方式1同樣的效果，而且可以防止配置在二輸入型活性區(qū)域的兩個P溝道型MISFET的信號彼此之間的干涉。
根據(jù)本發(fā)明的半導體裝置，由于考慮加在活性區(qū)域的來自溝道分離的應力而對應MISFET的種類進行布局，因此可以提供高性能的半導體裝置。
權利要求
1.一種半導體裝置，在具備只配置一個P溝道型MISFET的柵極的第一不連續(xù)型活性區(qū)域；配置三個以上的P溝道型MISFET的柵極的第一連續(xù)型活性區(qū)域；包圍所述第一不連續(xù)型活性區(qū)域以及第一連續(xù)型活性區(qū)域的溝道分離的半導體裝置中，其特征在于按照將第一P溝道型MISFET的柵極配置在所述第一連續(xù)型活性區(qū)域，而將比所述第一P溝道型MISFET需要更高的電流能力的第二P溝道型MISFET的柵極配置在所述第一不連續(xù)型活性區(qū)域那樣進行設計。
2.如權利要求1所述的半導體裝置，其特征在于還具備被所述溝道分離包圍，配置兩個P溝道型MISFET的柵極的二輸入型活性區(qū)域，按照將所述第二P溝道型MISFET的柵極配置在所述二輸入型活性區(qū)域那樣進行設計。
3.如權利要求2所述的半導體裝置，其特征在于在所述兩個第二P溝道型MISFET的兩個柵極之間，配置分離用空柵極。
4.如權利要求1～3的任一項所述的半導體裝置，其特征在于所述第一不連續(xù)型活性區(qū)域的活性區(qū)域的柵極長方向的寬設計為柵極長的5倍以上8.5倍以下的值。
5.如權利要求1～3的任一項所述的半導體裝置，其特征在于所述第一不連續(xù)型活性區(qū)域的活性區(qū)域的柵極長方向的寬設計為0.6μm以上，1.0μm以下的值。
6.如權利要求1～3的任一項所述的半導體裝置，其特征在于還具備被所述溝道分離包圍，只配置一個N溝道型MISFET的柵極的第二不連續(xù)型活性區(qū)域；被所述溝道分離包圍，配置三個以上N溝道型MISFET的柵極的第二連續(xù)型活性區(qū)域，按照將第一N溝道型MISFET的柵極配置在所述第二連續(xù)型活性區(qū)域，而將比所述第一N溝道型MISFET需要更高的電流能力的第二N溝道型MISFET的柵極配置在所述第二不連續(xù)型活性區(qū)域那樣進行設計。
7.一種半導體裝置，在具備只配置一個N溝道型MISFET的柵極的不連續(xù)型活性區(qū)域；配置三個以上N溝道型MISFET的柵極的連續(xù)型活性區(qū)域；包圍所述不連續(xù)型活性區(qū)域以及連續(xù)型活性區(qū)域的溝道分離的半導體裝置中，其特征在于按照將第一N溝道型MISFET的柵極配置在所述連續(xù)型活性區(qū)域，而將比所述第一N溝道型MISFET需要更高的電流能力的第二N溝道型MISFET的柵極配置在所述連續(xù)型活性區(qū)域那樣進行設計。
8.如權利要求7所述的半導體裝置，其特征在于還具備被所述溝道分離包圍，配置兩個N溝道型MISFET的柵極的二輸入型活性區(qū)域，按照將所述第一N溝道型MISFET的柵極配置在所述二輸入型活性區(qū)域那樣進行設計。
9.如權利要求7所述的半導體裝置，其特征在于在配置于所述連續(xù)型活性區(qū)域的所述第二N溝道型MISFET的柵極之中的端部的柵極與溝道分離之間還配置有空柵極。
10.如權利要求7所述的半導體裝置，其特征在于將配置于所述連續(xù)型活性區(qū)域的所述第二N溝道型MISFET的柵極之中的端部的柵極與溝道分離之間的距離設計為柵極長的4倍以上的值。
11.如權利要求7～10的任一項所述的半導體裝置，其特征在于按照將需要比所述第一N溝道型MISFET具有更低的漏極寄生電容，或者需要具有更低的溝道泄漏或柵極泄漏的第三N溝道型MISFET的柵極配置在所述不連續(xù)型活性區(qū)域或者二輸入型活性區(qū)域那樣進行設計。
全文摘要
本發(fā)明提供一種半導體裝置。需要高電流能力的P溝道型MISFET的柵極是配置于不連續(xù)型活性區(qū)域(R10p)上的高驅動型柵極(10ph)，或者是配置于二輸入型活性區(qū)域(R20p)上的高驅動型活性區(qū)域(20ph)。并不需要太高的電流能力的PMISFET的柵極是配置于連續(xù)型活性區(qū)域(R30p)的通常型柵極(30pu)。在不連續(xù)型活性區(qū)域(R10p)或二輸入型活性區(qū)域(R20p)中，由于配置高驅動型柵極(10ph)或(20ph)，因此利用由格子形變產生的輕型空穴可以得到高驅動型P溝道型MISFET?？梢韵苫钚詤^(qū)域的溝道分離的應力而引起的對MISFET的性能的不良影響。
文檔編號H01L21/70GK1503375SQ200310118019
公開日2004年6月9日 申請日期2003年11月20日 優(yōu)先權日2002年11月21日
發(fā)明者中田和久, 大谷一弘, 佐原康之, 關戶真策, 之, 弘, 策 申請人:松下電器產業(yè)株式會社