專利名稱：?jiǎn)我恍蛻B(tài)晶體管掃描驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，利用單一型態(tài)的薄膜晶體管，完成設(shè)計(jì)薄膜晶體管液晶顯示器(TFT-LCD)的制造。
背景技術(shù)：
基礎(chǔ)科學(xué)與應(yīng)用技術(shù)的不斷發(fā)展與創(chuàng)新，使得人類生活不斷地獲得改善，以影像顯示為例，最早的不過是黑白影像顯示的電視機(jī)到今天一般家庭所擁有的彩色電視機(jī)，或者可能是整個(gè)社區(qū)一同收看一臺(tái)電視到今天幾乎是人人一機(jī)的情況，時(shí)間的發(fā)展不過是短短的數(shù)十年，如今，一般的彩色電視機(jī)，也已經(jīng)不再滿足消費(fèi)者的需求，由于空間的利用與觀念的改變，為符合未來的需求，液晶顯示器的問世與改進(jìn)，成為本發(fā)明的重點(diǎn)。
由于液晶顯示器所強(qiáng)調(diào)的乃是其所具備的空間與輻射的特性，為加強(qiáng)其所提供的優(yōu)點(diǎn)，于是有薄膜晶體管所制成的液晶顯示器問世，其所占的空間更為縮小，使消費(fèi)者可更為有效的運(yùn)用空間的設(shè)計(jì)。
然而，現(xiàn)有技術(shù)中制成液晶顯示器仍有缺點(diǎn)，其中以分辨率1280×1024的掃描線為例，所需要的掃描驅(qū)動(dòng)信號(hào)為至少1024條，而現(xiàn)有技術(shù)所運(yùn)用的方法則以1024級(jí)的邏輯陣列電路來實(shí)現(xiàn)，如此的架構(gòu)有以下的缺點(diǎn)1024級(jí)的邏輯陣列電路面積相當(dāng)?shù)凝嫶螅淮?024級(jí)的邏輯陣列電路中如有一級(jí)發(fā)生問題，則該級(jí)以下的顯示畫面均無法正常顯示。
另外，請(qǐng)參閱圖1，圖1是現(xiàn)有技術(shù)中所使用的掃描驅(qū)動(dòng)電路，其中在圖1的左方有一電源線20，提供電路適當(dāng)?shù)碾娫矗趫D1的右方則另有一接地線21而形成電路的連接，除電源線20與接地線21外，其它便為顯示器掃描驅(qū)動(dòng)的電路，包括有三組不同的控制信號(hào)輸入(W1～4，N1～4，G1～4)，以驅(qū)動(dòng)所連接的16組掃描電路單元(Scan Circuit Units)1～16，而由不同的掃描行線24、25、26的連接，驅(qū)動(dòng)掃描顯示電路(Column Circuits)27作影像掃描的工作；在此現(xiàn)有技術(shù)中，雖然避免了之前提到1024級(jí)的邏輯陣列電路所需的大面積與其它缺點(diǎn)，但由于在運(yùn)用上，三組掃描行電路中的兩組(N1～4，G1～4)是相同邏輯信號(hào)以反相的方式加以運(yùn)用，因此，仍有電路復(fù)雜的缺點(diǎn)，甚至，由于有多輸出端數(shù)，導(dǎo)致信號(hào)容易受到干擾。
此外，請(qǐng)參閱圖2，圖2是另外一個(gè)現(xiàn)有技術(shù)的電路示意圖，而由此圖中可看出，在執(zhí)行掃描工作時(shí)，由電路的連接與晶體管的邏輯信號(hào)輸出，可達(dá)到控制影像掃描的驅(qū)動(dòng)處理工作，但其運(yùn)用的電路連接實(shí)際上仍需使用三組以上的控制信號(hào)，且晶體管與陣列電路的連接仍十分的復(fù)雜，并沒有有效地簡(jiǎn)化電路連接的設(shè)計(jì)。

發(fā)明內(nèi)容
本發(fā)明的所要解決的技術(shù)問題，是針對(duì)現(xiàn)有技術(shù)的缺點(diǎn)提出一解決的方案，提供一種單一型態(tài)的薄膜晶體管來設(shè)計(jì)薄膜晶體管顯示器，不但能夠減少薄膜晶體管顯示器的制造工序步驟，更可降低成本，減少出錯(cuò)的機(jī)率以提高合格率，還可減少工序中所使用光罩的數(shù)目等。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，用于采用單一型態(tài)的薄膜晶體管所設(shè)計(jì)的液晶顯示器，其中，該掃描驅(qū)動(dòng)電路包括有一邏輯電路組，由多個(gè)邏輯電路單元所組成，且每一邏輯電路單元中除設(shè)置有該第一輸入端與該第二輸入端外，另外設(shè)置有一前置端與一輸出端；一第一時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第一輸入端連接；一第二時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第二輸入端連接；由該掃描驅(qū)動(dòng)電路接收不同時(shí)鐘脈沖的信號(hào)產(chǎn)生輸出控制信號(hào)，驅(qū)動(dòng)液晶顯示器的顯示單元。
其中，本發(fā)明所使用的控制信號(hào)，以16級(jí)的掃描驅(qū)動(dòng)電路為例，只需輸入兩組時(shí)鐘脈沖信號(hào)即可達(dá)到驅(qū)動(dòng)掃描的工作，其方法是將該兩組時(shí)鐘脈沖信號(hào)以陣列電路的連接方式連接輸入置不同的邏輯電路單元，在不同的邏輯電路單元中由所接收的不同的控制時(shí)鐘脈沖信號(hào)作處理后，輸出控制的時(shí)鐘脈沖信號(hào)以完成驅(qū)動(dòng)掃描的工作。
由以上的方法與電路的連接，可有效的避免現(xiàn)有技術(shù)的缺點(diǎn)，更甚者，可提高整體架構(gòu)的效能，有關(guān)本發(fā)明的詳細(xì)內(nèi)容及技術(shù)，下面配合


如下。

圖1是現(xiàn)有技術(shù)的第一實(shí)施例電路示意圖；圖2是現(xiàn)有技術(shù)的第二實(shí)施例電路示意圖；圖3是本發(fā)明第一實(shí)施例的電路架構(gòu)示意圖；圖4是本發(fā)明第一實(shí)施例的信號(hào)輸入/輸出示意圖；圖5是本發(fā)明實(shí)施例的邏輯電路單元晶體管的第一連接示意圖；圖6是本發(fā)明實(shí)施例的邏輯電路單元晶體管的第二連接示意圖；圖7是本發(fā)明第二實(shí)施例的電路架構(gòu)示意圖；圖8是本發(fā)明實(shí)施例的動(dòng)作流程示意圖；圖9是本發(fā)明實(shí)施例的邏輯電路單元執(zhí)行掃描的動(dòng)作流程示意圖。
其中，附圖標(biāo)記說明如下G1～G4 反相控制信號(hào)輸入；I1～I(xiàn)4 反向控制單元；N1～N4 正相控制信號(hào)輸入；OR1～OR8輸出端；Out輸出PR1～PR8第一輸入端；P1 第一輸入時(shí)鐘脈沖；P2 第二輸入時(shí)鐘脈沖；P3 第三輸入時(shí)鐘脈沖；P4 第四輸入時(shí)鐘脈沖；Precharge 前置端；PrechargeR1～PrechargeR8前置端；QR1～QR8第二輸入端；Q1 第五輸入時(shí)鐘脈沖；Q2 第六輸入時(shí)鐘脈沖；Q3 第七輸入時(shí)鐘脈沖；
Q4第八輸入時(shí)鐘脈沖；R1～R8邏輯電路單元；T1第一晶體管；T2第二晶體管；T3第三晶體管；VDD 電壓；W1～W4控制信號(hào)輸入；1～16 掃描行電路；20電源線；21接地線；24～26掃描行線；27掃描顯示電路；80啟動(dòng)；81輸入多組時(shí)鐘脈沖信號(hào)；82執(zhí)行邏輯運(yùn)算處理；83驅(qū)動(dòng)液晶顯示單元；84結(jié)束；90開始；91維持控制信號(hào)輸出；92接收時(shí)鐘脈沖信號(hào)；93輸出控制信號(hào)；94驅(qū)動(dòng)液晶顯示單元；95結(jié)束。
具體實(shí)施例方式
本發(fā)明的一種單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，采用單一型態(tài)的薄膜晶體管完成薄膜晶體管的液晶顯示器的設(shè)計(jì)制造，如圖3所示，是本發(fā)明單一型態(tài)晶體管掃描驅(qū)動(dòng)電路第一實(shí)施例的電路架構(gòu)示意圖，其中在掃描驅(qū)動(dòng)電路中包括有第一時(shí)鐘脈沖輸入組，此第一時(shí)鐘脈沖輸入組是由多個(gè)輸入時(shí)鐘脈沖所組成，包括有第一輸入時(shí)鐘脈沖P1、第二輸入時(shí)鐘脈沖P2、第三輸入時(shí)鐘脈沖P3與第四輸入時(shí)鐘脈沖P4，由多個(gè)不同的輸入時(shí)鐘脈沖P1～P4與下一級(jí)邏輯電路組中邏輯電路單元R1～R8的第一輸入端PR1～PR8連接；另外，除第一時(shí)鐘脈沖輸入組外，尚有第二時(shí)鐘脈沖輸入組，此第二時(shí)鐘脈沖輸入組則包括有第五輸入時(shí)鐘脈沖Q1、第六輸入時(shí)鐘脈沖Q2、第七輸入時(shí)鐘脈沖Q3與第八輸入時(shí)鐘脈沖Q4，且也同樣與下一級(jí)的邏輯電路組中邏輯電路單元R1～R8中第二輸入端QR1～QR8連接。
接續(xù)上面說明，當(dāng)邏輯電路組的邏輯電路單元R1～R8接收到由不同時(shí)鐘脈沖輸入組所傳送過來的多個(gè)輸入時(shí)鐘脈沖P1～P4、Q1～Q4，經(jīng)內(nèi)部晶體管的邏輯電路運(yùn)算處理，得到不同的輸出控制時(shí)鐘脈沖信號(hào)OR1～OR8，有關(guān)輸入時(shí)鐘脈沖P1～P4、Q1～Q4與輸出控制時(shí)鐘脈沖信號(hào)OR1～OR8的關(guān)系，將在圖4中作說明；另外，邏輯電路單元R1～R8中所設(shè)置有第一輸入端PR1～PR8與第二輸入端QR1～QR8，是分別接收第一輸入時(shí)鐘脈沖組與第二輸入時(shí)鐘脈沖組，除此之外，還設(shè)置有前置端PrechargeR1～PrechargeR8與輸出端OR1～OR8，而由掃描驅(qū)動(dòng)電路的兩輸入端PR1～PR8、QR1～QR8接收不同時(shí)鐘脈沖的信號(hào)輸出控制信號(hào)，由輸出端OR1～OR8輸出驅(qū)動(dòng)液晶顯示器的顯示單元的控制信號(hào)。
接下來，請(qǐng)參閱圖4，圖4是本發(fā)明第一實(shí)施例的信號(hào)輸入/輸出示意圖，由此圖中可知，由于本發(fā)明的實(shí)施例中是運(yùn)用單一型態(tài)的P型晶體管來設(shè)計(jì)，因此在輸入時(shí)鐘脈沖的部分是以低電平的時(shí)鐘脈沖信號(hào)來控制晶體管的處理運(yùn)算，其中第一到第四輸入時(shí)鐘脈沖P1～P4是連續(xù)長(zhǎng)低電平時(shí)鐘脈沖信號(hào)，而第五到第八輸入時(shí)鐘脈沖Q1～Q4則為連續(xù)短低電平時(shí)鐘脈沖信號(hào)，即第五至第八輸入時(shí)鐘脈沖Q1～Q4的時(shí)鐘脈沖低電平的發(fā)生是發(fā)生于每一個(gè)長(zhǎng)低電平時(shí)鐘脈沖信號(hào)P1～P4的低電平脈沖發(fā)生的時(shí)間槽內(nèi)(Time Slot)，而由第一至第八輸入時(shí)鐘脈沖P1～P4、Q1～Q4的輸入，經(jīng)過邏輯電路單元的邏輯運(yùn)算處理，得到不同的低電平時(shí)鐘脈沖的邏輯輸出控制時(shí)鐘脈沖信號(hào)OR1～～OR8。
請(qǐng)參閱圖5，圖5是本發(fā)明實(shí)施例的邏輯電路單元晶體管的第一連接示意圖，其中在每一個(gè)邏輯控制單元中有三個(gè)晶體管，而在本發(fā)明的實(shí)施例中所使用的晶體管為單一型態(tài)的P型晶體管，因此，如先前在圖4中所說明的，乃輸入低電平的信號(hào)來控制該多個(gè)邏輯電路單元執(zhí)行邏輯運(yùn)算，而在實(shí)際的運(yùn)用上，第一晶體管T1是作為前置端(如圖中的Pre端)的信號(hào)輸入端，并與第二晶體管T2連接，而第二晶體管T2則為第一輸入時(shí)鐘脈沖組的信號(hào)輸入端，設(shè)置有第一輸入端P，并與第一晶體管T1和第三晶體管T3連接，最后，第三晶體管T3則作為第二輸入時(shí)鐘脈沖組的信號(hào)輸入端，而設(shè)置有第二輸入端Q，而第三晶體管T3的漏極則與本身的源極連接，由上述的電路連接方式，可在第一晶體管T1與第二晶體管T2連接處外接得到輸出Out。
如圖6所示，是本發(fā)明實(shí)施例的邏輯電路單元晶體管的第二連接示意圖，與先前圖5的邏輯電路單元晶體管的第一連接電路方式相似，其差異則在于，第三晶體管T3的漏極并未與本身的源極連接，而是以接地的方式完成電路的設(shè)計(jì)。
請(qǐng)參閱圖7，圖7是本發(fā)明第二實(shí)施例的電路架構(gòu)示意圖，與第一實(shí)施例類似，在第二實(shí)施例中所不同的僅在于邏輯電路單元中的前置端(Precharge)與另一邏輯電路單元R1～R8中的輸出端OR1～OR8連接，其它的部分則相同，因此，不在此多作贅述。
同樣，在第二實(shí)施例中所使用的邏輯單元電路的晶體管也可由第五、六圖中所示的電路連接方式來完成電路的連接。
接著，請(qǐng)參閱圖8，圖8為本發(fā)明實(shí)施例的動(dòng)作流程示意圖，其中包括有啟動(dòng)(步驟80)，開始執(zhí)行邏輯控制信號(hào)的處理，輸入多組時(shí)鐘脈沖信號(hào)(步驟81)，包括有第一時(shí)鐘脈沖輸入組與第二時(shí)鐘脈沖輸入組的邏輯信號(hào)輸入，而再由矩陣模式的電路連接，將時(shí)鐘脈沖信號(hào)輸入至多個(gè)邏輯電路單元；之后，執(zhí)行邏輯運(yùn)算的處理(步驟82)，由多個(gè)邏輯電路單元作邏輯控制信號(hào)的運(yùn)算處理，將掃描驅(qū)動(dòng)的控制信號(hào)輸出以驅(qū)動(dòng)液晶顯示單元(步驟83)，如此，結(jié)束顯示器的驅(qū)動(dòng)掃描的信號(hào)處理輸出(步驟84)。
由上述電路與動(dòng)作流程的說明可知，本發(fā)明由不同的兩組輸入時(shí)鐘脈沖P1～P4、Q1～Q4，以陣列電路方式輸入至不同的邏輯電路單元中，經(jīng)過內(nèi)部的晶體管邏輯運(yùn)算，可輸出驅(qū)動(dòng)掃描的控制信號(hào)；而由于之前所提的輸入時(shí)鐘脈沖信號(hào)為低電平脈沖驅(qū)動(dòng)的時(shí)鐘脈沖信號(hào)，其為配合所使用的P型單一型態(tài)晶體管，然而，實(shí)際上，電路的設(shè)計(jì)上也可使用N型的單一型態(tài)晶體管，如此，在所輸入的時(shí)鐘脈沖上，則可運(yùn)用高電平脈沖驅(qū)動(dòng)的時(shí)鐘脈沖信號(hào)。
請(qǐng)參閱圖9，圖9是本發(fā)明邏輯電路單元內(nèi)所執(zhí)行掃描的動(dòng)作流程示意圖，其中在步驟90開始，維持控制信號(hào)的輸出(步驟91)，由第一晶體管的前置端(Precharge)持續(xù)輸出控制信號(hào)，之后由第二晶體管與第三晶體管分別接收時(shí)鐘脈沖信號(hào)(步驟92)，包括有第一時(shí)鐘脈沖輸入組的輸入時(shí)鐘脈沖信號(hào)與第二時(shí)鐘脈沖輸入組的輸出時(shí)鐘脈沖信號(hào)，經(jīng)過晶體管的信號(hào)處理，由第一晶體管與第二晶體管的漏極連接處輸出端輸出控制信號(hào)(步驟93)，而由此控制信號(hào)驅(qū)動(dòng)液晶顯示單元(步驟94)，結(jié)束(步驟95)驅(qū)動(dòng)掃描的邏輯信號(hào)處理工作。
以上所述，僅為本發(fā)明的較佳實(shí)施例而已，并非用以限定本發(fā)明的實(shí)施范圍。所有依本說明書和附圖內(nèi)容所作出的等效結(jié)構(gòu)變換，均包含在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，用于采用單一型態(tài)的薄膜晶體管所設(shè)計(jì)的液晶顯示器，其特征在于，該掃描驅(qū)動(dòng)電路包括有一邏輯電路組，由多個(gè)邏輯電路單元所組成，且每一邏輯電路單元中除設(shè)置有該第一輸入端與該第二輸入端外，另外設(shè)置有一前置端與一輸出端；一第一時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第一輸入端連接；一第二時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第二輸入端連接；由該掃描驅(qū)動(dòng)電路接收不同時(shí)鐘脈沖的信號(hào)產(chǎn)生輸出控制信號(hào)，驅(qū)動(dòng)液晶顯示器的顯示單元。
2.如權(quán)利要求1所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第一時(shí)鐘脈沖輸入組有多個(gè)輸入時(shí)鐘脈沖。
3.如權(quán)利要求1所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第二時(shí)鐘脈沖輸入組有多個(gè)輸入時(shí)鐘脈沖。
4.如權(quán)利要求1所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，每一個(gè)邏輯電路單元中由多個(gè)晶體管組成，且每一個(gè)晶體管是一P型晶體管或一N型晶體管。
5.如權(quán)利要求4所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該邏輯電路單元中包括有三個(gè)晶體管一第一晶體管，由該第一晶體管的基極連接該前置端的信號(hào)輸入端，并由該第一晶體管的一漏極連接一第二晶體管；一第二晶體管，由該第二晶體管的基極連接該第一輸入時(shí)鐘脈沖組的信號(hào)輸入端，并由該第二晶體管的源極連接該第一晶體管，及該第二晶體管的漏極連接一第三晶體管；一第三晶體管，由該第三晶體管的基極連接該第二輸入時(shí)鐘脈沖組的信號(hào)輸入端，并由該第三晶體管的漏極連接該第二晶體管；其中，該第一晶體管的漏極與該第二晶體管的源極連接處外接該輸出端。
6.如權(quán)利要求5所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第三晶體管的漏極作接地或與本身的基極連接。
7.如權(quán)利要求4所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該所述邏輯電路單元的該前置端與另一邏輯電路單元中的該輸出端連接。
8.如權(quán)利要求1所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，由不同信號(hào)輸入，經(jīng)多個(gè)單一型態(tài)晶體管作信號(hào)的處理運(yùn)算，其步驟包括輸入多個(gè)時(shí)鐘脈沖信號(hào)，包括有第一時(shí)鐘脈沖輸入組與第二時(shí)鐘脈沖輸入組，并由矩陣模式的電路連接，將時(shí)鐘脈沖信號(hào)輸入至多個(gè)邏輯電路單元；執(zhí)行邏輯運(yùn)算的處理，由該多個(gè)邏輯電路單元作掃描驅(qū)動(dòng)的控制信號(hào)輸出；驅(qū)動(dòng)液晶顯示單元，由該多個(gè)邏輯電路單元所輸出的控制信號(hào)驅(qū)動(dòng)液晶顯示單元；由上述的步驟完成掃描工作。
9.如權(quán)利要求8所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第一時(shí)鐘脈沖輸入組具有多個(gè)輸入時(shí)鐘脈沖，并各自輸入該多個(gè)邏輯電路單元中的第一輸入端。
10.如權(quán)利要求8所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路的驅(qū)動(dòng)電路，其特征在于，該第二時(shí)鐘脈沖輸入組有多個(gè)輸入時(shí)鐘脈沖，并各自輸入該多個(gè)邏輯電路單元中的第二輸入端。
11.如權(quán)利要求8所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，執(zhí)行邏輯運(yùn)算的多個(gè)邏輯電路單元是由P型晶體管構(gòu)成。
12.如權(quán)利要求11所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，所輸入的該多個(gè)時(shí)鐘脈沖信號(hào)為低電平信號(hào)控制該多個(gè)邏輯電路執(zhí)行邏輯運(yùn)算。
13.如權(quán)利要求11所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該多個(gè)邏輯電路單元驅(qū)動(dòng)液晶顯示器執(zhí)行掃描的步驟還進(jìn)一步包括有維持控制信號(hào)的輸出，由一第一晶體管持續(xù)輸出高電平的控制信號(hào)；接收時(shí)鐘脈沖信號(hào)，由一第二晶體管與一第三晶體管分別接收該第一時(shí)鐘脈沖輸入組的該輸入時(shí)鐘脈沖信號(hào)與第二時(shí)鐘脈沖輸入組的該輸入時(shí)鐘脈沖信號(hào)；輸出低電平控制信號(hào)，由該第一晶體管與第二晶體管的漏極相連接，當(dāng)該第二晶體管與第三晶體管輸出低電平信號(hào)時(shí)，抑制該第一晶體管輸出高電平的控制信號(hào)，并由漏極外接輸出低電平控制信號(hào)；驅(qū)動(dòng)液晶顯示單元，由低電平控制信號(hào)驅(qū)動(dòng)液晶顯示單元作掃描的工作。
14.如權(quán)利要求13所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第三晶體管的漏極為接地或連接本身的基極。
15.如權(quán)利要求8所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，執(zhí)行邏輯運(yùn)算的多個(gè)邏輯電路單元為N型晶體管構(gòu)成。
16.如權(quán)利要求15所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，所輸入的該多個(gè)時(shí)鐘脈沖信號(hào)為高電平信號(hào)控制該多個(gè)邏輯電路執(zhí)行邏輯運(yùn)算。
17.如權(quán)利要求15所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該多個(gè)邏輯電路單元驅(qū)動(dòng)液晶顯示器執(zhí)行掃描的步驟包括有維持控制信號(hào)的輸出，由一第一晶體管持續(xù)輸出低電平的控制信號(hào)；接收時(shí)鐘脈沖信號(hào)，由一第二晶體管與一第三晶體管分別接收該第一時(shí)鐘脈沖輸入組的該輸入時(shí)鐘脈沖信號(hào)與第二時(shí)鐘脈沖輸入組的該輸入時(shí)鐘脈沖信號(hào)；輸出高電平控制信號(hào)，由該第一晶體管與第二晶體管的漏極相連接，當(dāng)該第二晶體管與第三晶體管輸出高電平信號(hào)時(shí)，抑制該第一晶體管輸出低電平的控制信號(hào)，并由漏極外接輸出高電平控制信號(hào)；驅(qū)動(dòng)液晶顯示單元，由高電平控制信號(hào)驅(qū)動(dòng)液晶顯示單元作掃描的工作。
18.如權(quán)利要求17所述的單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，其特征在于，該第三晶體管的漏極為接地或連接本身的基極。
全文摘要
一種單一型態(tài)晶體管掃描驅(qū)動(dòng)電路，用于采用單一型態(tài)的薄膜晶體管所設(shè)計(jì)的液晶顯示器，該掃描驅(qū)動(dòng)電路包括有一邏輯電路組，由多個(gè)邏輯電路單元所組成，且每一邏輯電路單元中除設(shè)置有該第一輸入端與該第二輸入端外，另外設(shè)置有一前置端與一輸出端；一第一時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第一輸入端連接；一第二時(shí)鐘脈沖輸入組，由不同時(shí)鐘脈沖的多個(gè)信號(hào)輸入所組成，并與所述的邏輯電路中第二輸入端連接；由該掃描驅(qū)動(dòng)電路接收不同時(shí)鐘脈沖的信號(hào)產(chǎn)生輸出控制信號(hào)，驅(qū)動(dòng)液晶顯示器的顯示單元。
文檔編號(hào)H01L29/66GK1567073SQ0314857
公開日2005年1月19日 申請(qǐng)日期2003年7月4日 優(yōu)先權(quán)日2003年7月4日
發(fā)明者施俊任, 陳明道, 陳尚立, 鐘俊甫 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院