專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，特別是涉及在源、漏擴(kuò)散層的一部分上形成了硅化物膜的MIS(金屬絕緣體半導(dǎo)體)型FET(場(chǎng)效應(yīng)晶體管)元件。
近年來(lái)，半導(dǎo)體器件的微細(xì)化得到了進(jìn)展。伴隨于此，晶體管區(qū)和接點(diǎn)區(qū)占據(jù)半導(dǎo)體器件的面積的比例增加了。由于這些區(qū)域的比例增加的緣故，使晶體管區(qū)與接點(diǎn)區(qū)的邊界部具有裕量變得困難了。因此，要求在晶體管的柵電極或源和漏電極上形成接點(diǎn)而不使其具有裕量的技術(shù)。將該技術(shù)稱為所謂的無(wú)邊界接點(diǎn)。
圖9～

圖12按順序示出了使用了無(wú)邊界接點(diǎn)的晶體管的現(xiàn)有的制造工序。
如圖9中所示，在半導(dǎo)體襯底101的表面內(nèi)形成由氧化硅膜形成的元件隔離絕緣膜102和阱擴(kuò)散層103。其次，形成由柵絕緣膜112、柵電極113、第1側(cè)壁絕緣膜115構(gòu)成的柵結(jié)構(gòu)。其次，通過(guò)注入雜質(zhì)，在阱擴(kuò)散層103的表面上形成第2擴(kuò)散區(qū)122。
其次，如圖10中所示，在第1側(cè)壁絕緣膜115的周圍形成第2側(cè)壁絕緣膜116。其次，通過(guò)注入雜質(zhì)，形成第1擴(kuò)散區(qū)121。其次，利用眾所周知的自對(duì)準(zhǔn)硅化物工序，在柵電極113和第1擴(kuò)散區(qū)121的表面上分別形成硅化物膜114a、114b。
其次，如圖11中所示，在半導(dǎo)體襯底1的整個(gè)面上形成氧化硅膜等的層間絕緣膜131。其次，利用光刻工序和RIE(反應(yīng)性離子刻蝕)等的各向異性刻蝕，形成接觸孔134。在該刻蝕時(shí)，使用在與接觸孔134的位置對(duì)應(yīng)的位置上具有開(kāi)口的掩模。
其次，如圖12中所示，在接觸孔134的內(nèi)壁上形成由鈦膜、氮化鈦膜構(gòu)成的層疊膜。其次，利用鎢膜經(jīng)該層疊膜填埋接觸孔134。其結(jié)果，形成接點(diǎn)132。其次，適當(dāng)?shù)匦纬刹季€層133。
但是，在光刻工序和刻蝕時(shí)，有時(shí)在掩模的位置上產(chǎn)生偏移。發(fā)生了該偏移的結(jié)果是，在形成接觸孔134的工序中，有時(shí)掩模的開(kāi)口處于元件隔離絕緣膜102上。
在此，如上所述，接觸孔134是利用刻蝕來(lái)形成的。此外，層間絕緣膜131和元件隔離絕緣膜102都由氧化硅膜來(lái)構(gòu)成。因此，在為形成接觸孔134的刻蝕時(shí)，有時(shí)元件隔離絕緣膜102的一部分被除去。其結(jié)果，根據(jù)所在部位的情況，如圖11中所示，有時(shí)形成了槽141。
在與氧化硅膜對(duì)應(yīng)的RIE的選擇比中，由鈷構(gòu)成的硅化物膜114b不被刻蝕。因而，在典型的情況下，在元件隔離絕緣膜102中的與硅化物膜114b的界面上形成槽141。
圖13是放大了被圖12的實(shí)線包圍的區(qū)域的圖。如圖13中所示，在圖12中示出的工序中，在接觸孔134內(nèi)形成層疊膜132a和鎢膜132b。但是，如果形成了槽141，則在該槽141內(nèi)也形成了由層疊膜132a和鎢膜132b構(gòu)成的接點(diǎn)132。
特別是，槽141的深度較深，有時(shí)到達(dá)第1擴(kuò)散區(qū)121與阱擴(kuò)散層103的接合面上。此時(shí)，由于在槽141內(nèi)形成的接點(diǎn)132的緣故，在該部分中發(fā)生短路，產(chǎn)生半導(dǎo)體器件的工作不良。
此外，即使在槽141的深度不那么深的情況下，如圖13中所示，槽141有時(shí)到達(dá)第1擴(kuò)散區(qū)121的側(cè)面。此時(shí)，由層疊膜132a中的鈦和第1擴(kuò)散區(qū)121的硅形成了硅化鈦142。于是，在第1擴(kuò)散區(qū)121與阱擴(kuò)散層103之間經(jīng)硅化層142流過(guò)的漏泄電流增大了。其結(jié)果，產(chǎn)生半導(dǎo)體器件的工作不良。
此外，伴隨半導(dǎo)體器件的微細(xì)化，第1擴(kuò)散區(qū)121的深度變淺了。因此，硅化物膜114b的底面與第1擴(kuò)散區(qū)121與阱擴(kuò)散層103之間的接合面的距離變小。于是，即使不形成上述那樣的硅化層142，來(lái)自硅化物膜114b的結(jié)漏泄電流也增大了。
再者，這樣的問(wèn)題因刻蝕的條件等的緣故，在發(fā)生中存在離散性。因此，存在半導(dǎo)體元件的成品率下降的問(wèn)題。
此外，如果元件的微細(xì)化進(jìn)行到柵長(zhǎng)為100nm以下，則在第2擴(kuò)散區(qū)122的形成時(shí)產(chǎn)生以下那樣的問(wèn)題。即，在第2擴(kuò)散區(qū)122的形成中，如上所述，使用離子注入工序。但是，在柵長(zhǎng)為100nm以下的情況下，若只使離子注入工序的加速能量下降，則該區(qū)域的薄層電阻顯著地上升了。其結(jié)果，產(chǎn)生晶體管的驅(qū)動(dòng)能力惡化的問(wèn)題。為了避免該問(wèn)題，可考慮增加所注入的雜質(zhì)原子的數(shù)目(劑量)的方法。但是，即使采用該方法，在硅中實(shí)際上激活的雜質(zhì)的量也幾乎不增加。因此，不能解決上述問(wèn)題。進(jìn)而，不僅不能解決該問(wèn)題，而且還導(dǎo)致使第2擴(kuò)散區(qū)122的擴(kuò)散深度增大的結(jié)果。于是，產(chǎn)生導(dǎo)致元件特性的惡化(特別是短溝道效應(yīng)的發(fā)生)的問(wèn)題。
此外，試驗(yàn)了在接觸孔134的形成時(shí)通過(guò)調(diào)整刻蝕的時(shí)間來(lái)避免槽141的形成的方法。但是，在各自的的元件隔離絕緣膜102中，由于刻蝕的控制性等的緣故，避免上述問(wèn)題是困難的。
此外，也考慮了在圖10中示出的工序后從元件隔離絕緣膜102到柵電極113上的硅化物膜114a上為止形成氮化硅膜等的襯墊材料的方法。通過(guò)這樣做，進(jìn)行了在接觸孔134的形成時(shí)避免元件隔離絕緣膜102不必要地被刻蝕的試驗(yàn)。但是，如果考慮層間絕緣膜131和元件隔離絕緣膜102中使用的材料的關(guān)系，則不能將這些材料與襯墊材料之間的選擇比取得足夠大。因此，未能解決上述問(wèn)題。
再有，在上述的例子中，說(shuō)明了PMOS元件，但對(duì)于NMOS元件來(lái)說(shuō)，也產(chǎn)生同樣的問(wèn)題。
為了解決上述課題，在本發(fā)明中使用了以下示出的方法。
按照本發(fā)明的第1方面的半導(dǎo)體器件的特征在于，具備半導(dǎo)體襯底；元件隔離絕緣膜，被配置在上述半導(dǎo)體襯底的表面內(nèi)，對(duì)元件區(qū)進(jìn)行隔離；柵電極，在上述元件區(qū)的上述半導(dǎo)體襯底上經(jīng)柵絕緣膜被配置；一對(duì)源/漏區(qū)，以?shī)A住上述柵電極下的區(qū)域的方式在上述半導(dǎo)體襯底的表面內(nèi)被形成；硅化物膜，被配置在上述源/漏區(qū)的表面上并延伸到上述元件隔離絕緣膜上，且具有與上述半導(dǎo)體襯底的表面相比位于上方的上表面；層間絕緣膜，被配置在上述元件隔離絕緣膜上和上述硅化物膜上；接觸孔，貫通上述層間絕緣膜并到達(dá)上述硅化物膜，且其一端和另一端分別位于上述硅化物膜上和上述元件隔離絕緣膜上，且具有在底部并在上述元件隔離絕緣膜的上部其一端與上述硅化物膜的端部相接的槽部；以及布線層，被配置在上述接觸孔的內(nèi)部。
按照本發(fā)明的第2方面的半導(dǎo)體器件的制造方法的特征在于，具備在半導(dǎo)體襯底的表面內(nèi)形成對(duì)元件區(qū)進(jìn)行隔離的元件隔離絕緣膜的工序；在上述元件區(qū)的上述半導(dǎo)體襯底的表面內(nèi)形成一對(duì)源/漏區(qū)的工序；在上述源/漏區(qū)的相互間的上述半導(dǎo)體襯底上形成具備柵絕緣膜和柵電極的柵結(jié)構(gòu)的工序；以從上述源/漏區(qū)上起延伸到上述元件隔離絕緣膜上的方式形成硅化物膜的工序；在上述元件隔離絕緣膜上和上述硅化物膜上形成層間絕緣膜的工序；通過(guò)有選擇地刻蝕上述層間絕緣膜形成底面到達(dá)上述硅化物膜且一端和另一端分別位于上述硅化物膜上和上述元件隔離絕緣膜上的接觸孔、同時(shí)在上述元件隔離絕緣膜的上部形成一端與上述硅化物膜的端部相接的槽部的工序；以及用導(dǎo)電膜埋入上述接觸孔中的工序。
再者，在與本發(fā)明有關(guān)的實(shí)施方案中包含各種階段的發(fā)明，根據(jù)所公開(kāi)的多個(gè)構(gòu)成要件中的適當(dāng)?shù)慕M合，可抽出各種發(fā)明。例如，在通過(guò)從實(shí)施方案中示出的全部構(gòu)成要件中省略幾個(gè)構(gòu)成要件來(lái)抽出發(fā)明的情況下，在實(shí)施該已被抽出的發(fā)明的情況下，用眾所周知的常用技術(shù)適當(dāng)?shù)貜浹a(bǔ)省略部分。
圖2是概略地示出圖1中示出的半導(dǎo)體器件的制造工序的剖面圖。
圖3是概略地示出繼續(xù)圖2的工序的剖面圖。
圖4是概略地示出繼續(xù)圖3的工序的剖面圖。
圖5是概略地示出繼續(xù)圖4的工序的剖面圖。
圖6是概略地示出繼續(xù)圖5的工序的剖面圖。
圖7是概略地示出繼續(xù)圖6的工序的剖面圖。
圖8是概略地示出繼續(xù)圖7的工序的剖面圖。
圖9是概略地示出半導(dǎo)體器件的現(xiàn)有的制造工序的剖面圖。
圖10是概略地示出繼續(xù)圖9的工序的剖面圖。
圖11是概略地示出繼續(xù)圖10的工序的剖面圖。
圖12是概略地示出繼續(xù)圖11的工序的剖面圖。
圖13是放大了圖12的一部分而示出的圖。
圖1是概略地示出與本發(fā)明的實(shí)施方案有關(guān)的半導(dǎo)體器件的剖面圖。再有，在以下的說(shuō)明中，只說(shuō)明P型的MIS晶體管，但對(duì)于N型的晶體管，通過(guò)適當(dāng)?shù)刈兏s質(zhì)的導(dǎo)電型也可同樣地形成。
如圖1中所示，例如在N型的半導(dǎo)體襯底1的表面內(nèi)形成多個(gè)元件隔離絕緣膜2。作為半導(dǎo)體襯底1，例如可使用硅。利用元件隔離絕緣膜2將元件區(qū)互相隔離。作為元件隔離絕緣膜2，例如可使用氧化硅膜。元件隔離絕緣膜2在上表面上具有槽部41。在后面敘述該槽部41。
在元件區(qū)的半導(dǎo)體襯底1的表面內(nèi)形成N型的阱擴(kuò)散層3。在阱擴(kuò)散層3上形成MIS晶體管11。晶體管11具備柵絕緣膜12；柵電極13；硅化物膜14a、14b；第1側(cè)壁絕緣膜15；第2側(cè)壁絕緣膜16；第1擴(kuò)散區(qū)21以及第2擴(kuò)散區(qū)22。
柵電極13經(jīng)柵絕緣膜12被設(shè)置在阱擴(kuò)散層3上。例如利用氧化硅膜構(gòu)成柵絕緣膜12，例如利用多晶硅構(gòu)成柵電極13。在柵電極13的上部，形成硅化物膜14a。作為該硅化物膜14a，例如可使用硅化鈷(CoSi2)。硅化物膜14b的上表面位于半導(dǎo)體襯底1的表面的上方。
利用第1側(cè)壁絕緣膜15來(lái)覆蓋柵絕緣膜12、柵電極13和硅化物膜14a的側(cè)面。例如利用氮化硅膜構(gòu)成第1側(cè)壁絕緣膜15。在第1側(cè)壁絕緣膜15的周圍形成第2側(cè)壁絕緣膜16。例如利用氧化硅膜構(gòu)成第2側(cè)壁絕緣膜16。
在阱擴(kuò)散層3的表面內(nèi)，例如從元件隔離絕緣膜2到第1側(cè)壁絕緣膜15的附近形成P型的第1擴(kuò)散區(qū)(源/漏、接點(diǎn)區(qū))21。在阱擴(kuò)散層3的表面內(nèi)形成P型的第2擴(kuò)散區(qū)(源/漏、延伸區(qū))22。例如從第1擴(kuò)散區(qū)21的端部到柵電極13的端部為止形成第2擴(kuò)散區(qū)22，比第1擴(kuò)散區(qū)21形成得淺。此外，第2擴(kuò)散區(qū)22具有比第1擴(kuò)散區(qū)低的雜質(zhì)濃度。
在第1擴(kuò)散區(qū)21、第2擴(kuò)散區(qū)22的表面上形成硅膜23。硅膜23被設(shè)置在半導(dǎo)體襯底1與第2側(cè)壁絕緣膜16之間，例如從第1側(cè)壁絕緣膜15的端部到第2側(cè)壁絕緣膜16的端部附近為止。
在第1擴(kuò)散區(qū)21的表面上形成硅化物膜14b。硅化物膜14b延伸到元件隔離絕緣膜2上，從槽部41的端部到硅膜23的端部為止。硅化物膜14b，與硅化物膜14a同樣，例如用鈷形成。
在半導(dǎo)體襯底1的整個(gè)面上設(shè)置層間絕緣膜31。例如利用氧化硅膜構(gòu)成層間絕緣膜31。在層間絕緣膜31內(nèi)形成接觸孔34。接觸孔34的底面到達(dá)硅化物膜14b。接觸孔34的一端位于硅化物膜14b上，另一端位于元件隔離絕緣膜2上。接觸孔34與槽部41連著。
在接觸孔34內(nèi)設(shè)置例如由鋁、銅等構(gòu)成的導(dǎo)電膜。其結(jié)果，形成了接點(diǎn)32。在槽部41內(nèi)也設(shè)置導(dǎo)電膜。在層間絕緣膜31上設(shè)置與接點(diǎn)32連接的布線層33。
槽部41的一端與硅化物膜14b的端部相接，另一端與接觸孔34的另一端是共同的。此外，在從元件隔離絕緣膜2的端部起只離開(kāi)規(guī)定的距離形成槽部41。即，在槽部41與第1擴(kuò)散區(qū)21端部之間介入元件隔離絕緣膜2。
槽部41的端部與元件隔離絕緣膜2的端部的距離例如為5nm～50nm，較為理想的是定為10nm～30nm。例如在元件的設(shè)計(jì)規(guī)則為100nm、柵電極13的柵長(zhǎng)為40nm、硅化物膜14b的膜厚為30nm的情況下，可將該值定為20nm。通過(guò)定為這樣的距離，可得到后述的所希望的效果。再有，利用后述的方法，可將槽部41的端部與元件隔離絕緣膜2的端部的距離設(shè)定為任意的值。
其次，說(shuō)明上述的結(jié)構(gòu)的半導(dǎo)體器件的制造工序。圖2～圖7是按順序示出圖1中示出的半導(dǎo)體器件的制造工序的剖面圖。
如圖2中所示，使用光刻工序和刻蝕技術(shù)在半導(dǎo)體襯底1的表面內(nèi)形成槽，作為刻蝕技術(shù)，可使用例如RIE等的各向異性刻蝕。通過(guò)在槽的內(nèi)部埋入氧化硅膜等的絕緣膜，形成元件隔離絕緣膜2。接著，在半導(dǎo)體襯底1中注入N型的雜質(zhì)離子。作為該雜質(zhì)，例如可使用磷。其次，通過(guò)對(duì)半導(dǎo)體襯底1進(jìn)行熱處理，使雜質(zhì)擴(kuò)散，形成阱擴(kuò)散層3。
其次，如圖3中所示，在半導(dǎo)體襯底1(阱擴(kuò)散層3)的已露出的表面上形成柵絕緣膜材料。在柵絕緣膜材料的形成中，例如可使用熱氧化等的技術(shù)。其次，在柵絕緣膜材料上淀積多晶硅材料、氮化硅膜材料。其次，使用光刻工序和刻蝕技術(shù)對(duì)氮化硅膜材料、多晶硅材料、柵絕緣膜材料進(jìn)行刻蝕。其結(jié)果，形成由柵絕緣膜12、柵電極13和氮化硅膜17構(gòu)成的柵結(jié)構(gòu)。
其次，在半導(dǎo)體襯底1的整個(gè)面上，利用例如CVD(化學(xué)氣相淀積)法淀積氮化硅膜等的絕緣膜。其次，利用RIE等的刻蝕技術(shù)對(duì)該絕緣膜進(jìn)行刻蝕。其結(jié)果，形成第1側(cè)壁絕緣膜15。其次，以氮化硅膜17和第1側(cè)壁絕緣膜15為掩模，在半導(dǎo)體襯底1的表面中注入P型雜質(zhì)。作為P型雜質(zhì)，例如可使用硼(B)、氟化硼(BF2)。利用低能量的條件來(lái)進(jìn)行該離子注入。例如，在使用硼作為雜質(zhì)的情況下，能量約為500eV以下，在使用氟化硼的情況下，能量約為2.5KeV左右以下。注入了雜質(zhì)的結(jié)果，形成第2擴(kuò)散區(qū)22。
其次，如圖4中所示，利用選擇生長(zhǎng)在第2擴(kuò)散區(qū)22的表面上形成硅膜23。該硅膜23從第1側(cè)壁絕緣膜15起延伸到元件隔離絕緣膜2的上表面的一部分上。硅膜23的形成可這樣來(lái)進(jìn)行例如，在低溫的條件下淀積了非晶硅后，通過(guò)在約600℃下對(duì)該非晶硅進(jìn)行熱處理使其結(jié)晶化來(lái)形成硅膜23。此時(shí)，可利用化學(xué)干法刻蝕等刻蝕方法有選擇地除去進(jìn)行了單晶化的區(qū)域以外的非晶硅膜。由于例如由特愿平11-375404號(hào)公報(bào)中提出了利用這樣的工序有選擇地形成單晶硅膜的方法，故希望能參照該文獻(xiàn)。
可任意地設(shè)定硅膜23的膜厚和朝向元件隔離絕緣膜2的伸出量。通過(guò)調(diào)節(jié)例如非晶硅膜的膜厚、結(jié)晶化熱處理溫度、時(shí)間，可進(jìn)行該設(shè)定。利用該調(diào)節(jié)，可按照應(yīng)用本實(shí)施方案的半導(dǎo)體器件來(lái)使硅膜23的形成實(shí)現(xiàn)最佳化。例如，在使各構(gòu)成部分的尺寸為上述的尺寸、即在元件的設(shè)計(jì)規(guī)則為100nm、柵長(zhǎng)為40nm、硅化物膜的膜厚為30nm的情況下，將硅膜23的膜厚定為約20nm即可。其結(jié)果，可將朝向元件隔離絕緣膜2上伸出的硅膜23的長(zhǎng)度定為約20nm。在其后的工序中，對(duì)該伸出的硅膜23進(jìn)行硅化物化，以硅化物膜為掩模來(lái)形成槽部41。其結(jié)果，可將槽部41的端部與元件隔離絕緣膜2的端部的距離定為20nm。
通過(guò)采用在特愿平11-375404號(hào)公報(bào)中提出的方法，可得到以下的優(yōu)點(diǎn)。首先，在利用CVD法有選擇地使單晶硅膜生長(zhǎng)的情況下，必須在高溫(900℃以上)的條件下對(duì)硅表面進(jìn)行清潔處理。由于該高溫的熱處理的緣故，在第2擴(kuò)散區(qū)22中以低能量注入的雜質(zhì)就擴(kuò)散了。其結(jié)果，第2擴(kuò)散區(qū)22的底部在所希望的深度以上的深的位置上形成。但是，按照所提出的方法，不需要在高溫下的熱處理。因此，可避免該問(wèn)題。再者，也可防止已被注入的硼因朝向外部方向擴(kuò)散而喪失。
其次，如圖5中所示，例如利用CVD法在半導(dǎo)體襯底1的整個(gè)面上淀積氧化硅膜等的絕緣膜。其次，利用刻蝕技術(shù)對(duì)該絕緣膜進(jìn)行刻蝕。其結(jié)果，形成第2側(cè)壁絕緣膜16。
其次，如圖6中所示，使用例如已加熱的磷酸等除去氮化硅膜17。其次，在半導(dǎo)體襯底1的整個(gè)面上以第2側(cè)壁絕緣膜16為掩模注入P型的雜質(zhì)。可使用例如硼作為該雜質(zhì)。其次，在例如約1050℃的條件下對(duì)半導(dǎo)體襯底1進(jìn)行極短時(shí)間的熱處理。其結(jié)果，在形成第1擴(kuò)散區(qū)21的同時(shí)，柵電極13具有P型的導(dǎo)電性。此外，同時(shí)，第2擴(kuò)散區(qū)22的表面的P型雜質(zhì)熱擴(kuò)散到硅膜23中的第1側(cè)壁絕緣膜15附近的區(qū)域中。其結(jié)果，該區(qū)域具有P型的導(dǎo)電性。
其次，如圖7中所示，利用濕法刻蝕除去柵電極13和硅膜23的表面的自然氧化膜。作為濕法刻蝕的藥液，可使用例如稀氫氟酸溶液等。其次，使用眾所周知的自對(duì)準(zhǔn)硅化物工序，對(duì)硅膜23和半導(dǎo)體襯底1的表面的一部分進(jìn)行硅化物化。結(jié)果，在柵電極13和第2擴(kuò)散區(qū)22的表面上分別形成硅化物膜14a、14b。
其次，如圖8中所示，例如利用CVD法在半導(dǎo)體襯底1的整個(gè)面上淀積氧化硅膜等的絕緣膜。其次，利用例如CMP(化學(xué)機(jī)械拋光)等對(duì)該絕緣膜的表面進(jìn)行平坦化。其結(jié)果，形成層間絕緣膜31。其次，利用光刻工序和RIE等的各向異性刻蝕，形成接觸孔34。
如在現(xiàn)有技術(shù)中已記載的那樣，在形成硅化物膜14b的區(qū)域與形成接觸孔34的區(qū)域之間不能取得對(duì)于掩模的重合偏移的裕量。因此，在接觸孔34的形成時(shí)，掩模的開(kāi)口的端部有時(shí)位于元件隔離絕緣膜2上。但是，由于硅化物膜14b延伸到元件隔離絕緣膜2上，故該部分不被刻蝕。因此，在掩模的開(kāi)口中元件隔離絕緣膜2中未形成硅化物膜14b的區(qū)域被除去。其結(jié)果，以硅化物膜14b為掩模，以自對(duì)準(zhǔn)的方式形成槽部41。
其次，如圖1中所示，在接觸孔34的內(nèi)部形成由鈦膜、氮化鈦膜、鎢膜構(gòu)成的接點(diǎn)32。即，沿接觸孔34的內(nèi)壁形成由鈦膜、氮化鈦膜構(gòu)成的層疊膜32a，由鎢膜經(jīng)該層疊膜來(lái)填埋接觸孔34。在接點(diǎn)32的形成中，例如可使用CVD法、濺射法。在填埋接觸孔34時(shí)，在形成了槽部41的情況下，在該槽部41內(nèi)也與接觸孔34同樣地填埋。其次，利用已知的方法形成布線層33。
按照本發(fā)明的實(shí)施方案，硅化物膜14b以規(guī)定的距離延伸到元件隔離絕緣膜2。因此，在接觸孔34的形成時(shí)，即使在元件隔離絕緣膜2上形成了槽部41的情況下，也可避免槽部41與第1擴(kuò)散區(qū)21相接。因此，可防止在現(xiàn)有例中示出的形成異常生長(zhǎng)的硅化物142的情況。因而，可避免因硅化物142引起的結(jié)漏泄電流的發(fā)生。
此外，使硅化物膜14b的底面與第1擴(kuò)散區(qū)21和阱擴(kuò)散層3之間的接合面的距離為已選擇生長(zhǎng)的硅膜23的膜厚量。因此，也可抑制起因于硅化物膜的結(jié)漏泄電流的不良的發(fā)生。
此外，近年來(lái)，因元件的微細(xì)化而成為問(wèn)題的源/漏、延伸區(qū)的寄生電阻的增加正在成為問(wèn)題。但是，按照本實(shí)施方案，在第2側(cè)壁絕緣膜16之下形成P型的硅膜23。該部分起到導(dǎo)電膜的功能，起到流過(guò)漏電流的作用。因此，可大幅度地減少上述寄生電阻。因而，可提高晶體管的驅(qū)動(dòng)能力。
除此之外，在本發(fā)明的思想的范疇內(nèi)，如果是本領(lǐng)域的專業(yè)人員，則可想到各種變更例和修正例，對(duì)于這些變更例和修正例來(lái)說(shuō)，應(yīng)理解為也屬于本發(fā)明的范圍。
如以上詳細(xì)地?cái)⑹龅哪菢?，按照本發(fā)明，可提供在避免不需要的硅化物的形成的同時(shí)可減少結(jié)漏泄電流的半導(dǎo)體器件及其制造方法。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，具備半導(dǎo)體襯底；元件隔離絕緣膜，被配置在上述半導(dǎo)體襯底的表面內(nèi)，對(duì)元件區(qū)進(jìn)行隔離；柵電極，在上述元件區(qū)的上述半導(dǎo)體襯底上經(jīng)柵絕緣膜被配置；一對(duì)源/漏區(qū)，以?shī)A住上述柵電極下的區(qū)域的方式在上述半導(dǎo)體襯底的表面內(nèi)被形成；硅化物膜，被配置在上述源/漏區(qū)的表面上并延伸到上述元件隔離絕緣膜上，且具有與上述半導(dǎo)體襯底的表面相比位于上方的上表面；層間絕緣膜，被配置在上述元件隔離絕緣膜上和上述硅化物膜上；接觸孔，貫通上述層間絕緣膜并到達(dá)上述硅化物膜，且其一端和另一端分別位于上述硅化物膜上和上述元件隔離絕緣膜上，且具有在底部并在上述元件隔離絕緣膜的上部其一端與上述硅化物膜的端部相接的槽部；以及布線層，被配置在上述接觸孔的內(nèi)部。
2.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于上述槽部具有與上述接觸孔的另一端共同的端部。
3.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于上述源/漏區(qū)的各自的端部與上述元件隔離絕緣膜相接。
4.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于在上述槽部與上述源/漏區(qū)之間介入上述元件隔離絕緣膜的一部分。
5.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于利用與上述布線層相同的材料充填了上述槽部的內(nèi)部。
6.如權(quán)利要求1中所述的半導(dǎo)體器件，其特征在于還具備硅膜，該硅膜被配置在上述柵電極與上述硅化物膜之間的上述半導(dǎo)體襯底的表面上，且具有與上述硅化物膜實(shí)質(zhì)上相同的高度。
7.如權(quán)利要求6中所述的半導(dǎo)體器件，其特征在于上述硅膜是導(dǎo)電性的。
8.如權(quán)利要求6中所述的半導(dǎo)體器件，其特征在于上述源/漏區(qū)具備第1擴(kuò)散區(qū)和第2擴(kuò)散區(qū)，該第2擴(kuò)散區(qū)在硅膜下的區(qū)域的上述半導(dǎo)體襯底的表面內(nèi)被形成，并具有比上述第1擴(kuò)散區(qū)低的雜質(zhì)濃度。
9.如權(quán)利要求1至8的任一項(xiàng)中所述的半導(dǎo)體器件，其特征在于上述元件隔離絕緣膜的端部與上述槽部的一端之間的距離為5nm至50nm。
10.一種半導(dǎo)體器件的制造方法，其特征在于，具備在半導(dǎo)體襯底的表面內(nèi)形成對(duì)元件區(qū)進(jìn)行隔離的元件隔離絕緣膜的工序；在上述元件區(qū)的上述半導(dǎo)體襯底的表面內(nèi)形成一對(duì)源/漏區(qū)的工序；在上述源/漏區(qū)的相互間的上述半導(dǎo)體襯底上形成具備柵絕緣膜和柵電極的柵結(jié)構(gòu)的工序；以從上述源/漏區(qū)上起延伸到上述元件隔離絕緣膜上的方式形成硅化物膜的工序；在上述元件隔離絕緣膜上和上述硅化物膜上形成層間絕緣膜的工序；通過(guò)有選擇地刻蝕上述層間絕緣膜形成底面到達(dá)上述硅化物膜且一端和另一端分別位于上述硅化物膜上和上述元件隔離絕緣膜上的接觸孔、同時(shí)在上述元件隔離絕緣膜的上部形成一端與上述硅化物膜的端部相接的槽部的工序；以及用導(dǎo)電膜埋入上述接觸孔中的工序。
11.如權(quán)利要求10中所述的半導(dǎo)體器件的制造方法，其特征在于上述形成硅化物膜的工序具備在上述源/漏區(qū)上以從上述柵結(jié)構(gòu)的端部起延伸到上述元件隔離絕緣膜上為止的方式形成硅膜的工序；以及對(duì)上述硅膜的一部分進(jìn)行硅化物化的工序。
12.如權(quán)利要求11中所述的半導(dǎo)體器件的制造方法，其特征在于在形成上述硅膜后，還具備通過(guò)對(duì)上述硅膜注入雜質(zhì)使上述硅膜導(dǎo)電化的工序。
13.如權(quán)利要求10中所述的半導(dǎo)體器件的制造方法，其特征在于以上述硅化物膜為掩模以自對(duì)準(zhǔn)的方式形成上述槽部。
14.如權(quán)利要求10中所述的半導(dǎo)體器件的制造方法，其特征在于在上述槽部的一端與上述元件隔離絕緣膜的端部之間以自對(duì)準(zhǔn)的方式留下上述元件隔離絕緣膜的一部分。
15.如權(quán)利要求10至14的任一項(xiàng)中所述的半導(dǎo)體器件的制造方法，其特征在于上述硅膜的膜厚為5nm至50nm。
全文摘要
本發(fā)明的課題是提供在避免不需要的硅化物膜的形成的同時(shí)可減少結(jié)漏泄電流的半導(dǎo)體器件。半導(dǎo)體器件包含被配置在半導(dǎo)體襯底的表面內(nèi)的對(duì)元件區(qū)進(jìn)行隔離的元件隔離絕緣膜。在元件區(qū)的半導(dǎo)體襯底上經(jīng)柵絕緣膜配置柵電極。在半導(dǎo)體襯底的表面內(nèi)，以?shī)A住柵絕緣膜之下的區(qū)域的方式形成一對(duì)源/漏區(qū)。在源/漏區(qū)的表面上配置硅化物膜，該硅化物膜延伸到元件隔離絕緣膜上。在元件隔離絕緣膜上和硅化物膜上配置層間絕緣膜。接觸孔貫通層間絕緣膜并到達(dá)硅化物膜，其一端和另一端分別位于硅化物膜上和元件隔離絕緣膜上。此外，接觸孔具有在底部并在元件隔離絕緣膜的上部其一端與硅化物膜的端部相接的槽部。在接觸孔的內(nèi)部配置布線層。
文檔編號(hào)H01L21/60GK1472820SQ03147530
公開(kāi)日2004年2月4日 申請(qǐng)日期2003年7月9日 優(yōu)先權(quán)日2002年7月10日
發(fā)明者飯沼俊彥 申請(qǐng)人:株式會(huì)社東芝