專利名稱：利用氧化線間隙壁與回蝕刻制造dram晶胞結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)單元結(jié)構(gòu)的制造方法，特別是一種利用氧化線間隙壁(oxide line spacerOLS)與回蝕刻(etchback)制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的存儲(chǔ)單元中的晶胞結(jié)構(gòu)的方法。
背景技術(shù)：
電容器是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器藉以隨機(jī)儲(chǔ)存信號(hào)的心藏，如果電容器所儲(chǔ)存的電荷越多，在讀取數(shù)據(jù)時(shí)受干擾信號(hào)影響，其干擾信號(hào)例如是α粒子所產(chǎn)生的軟錯(cuò)記(soft errors)，將大大降低，而且更可以減低整個(gè)系統(tǒng)對(duì)電容貯存數(shù)據(jù)的刷新(refresh)的頻率。所以如何保持電容器具有足夠的電容量，變成深次微米(0.25μm以下)半導(dǎo)體制作工藝的重要問(wèn)題。而增加電容器容量的方法有許多，例如增加電容面積、提高介電質(zhì)(dielectric)的介電常數(shù)、縮短電極之間的距離等，而其中高介電質(zhì)(high k)的物質(zhì)不能容許高溫(high T)的情況，必須考慮系統(tǒng)散熱的問(wèn)題，另外，也必須考慮物質(zhì)本身的穩(wěn)定性，因此，電容面積的增加在半導(dǎo)體制制作工藝變成增加電容器的電容量的一個(gè)最常用的方法。因此，對(duì)于增加冠狀電容器的電容量來(lái)說(shuō)，一個(gè)常用的方法是在冠狀電容器的內(nèi)壁上形成半球形硅晶粒(hemi-sphericalgrain；HSG)，其中上述方法是利用HSG外壁表面積的增加，來(lái)增加電容器之電容量。
動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中除了電容外，速度(speed)將是決定存儲(chǔ)器產(chǎn)品品質(zhì)的關(guān)鍵。而影響速度的主要因素有二個(gè)，第一是組件(device)本身的運(yùn)作速度，第二是內(nèi)聯(lián)機(jī)(interconnect)間傳輸載子(carrier)時(shí)所造成的時(shí)間延遲(time delay)。組件本身的運(yùn)作速度又是最主要的(dominate)，雖然如此，其中內(nèi)聯(lián)機(jī)的部分，例如位線，必須保證至少可以傳輸?shù)墓δ?，否則將無(wú)法傳遞來(lái)自組件的信息。因此，為了保證位線可以傳輸來(lái)自組件的信息，必須使位線接觸與電容器上的電極能完全隔離。在目前一般的冠狀電容器位線制造方法中，微影(photo-lithography)制造工藝中位線接觸與冠狀電容器上電極(P3top plate)的重疊要求(overlay requirement)，以0.18微米(μm)嵌入式動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(EDRAM)為例，等于[(0.04)2+(0.02)2+(0.06)2]1/2＝0.084微米(μm)，其中0.04微米(μm)是電容器上電極的線寬容許度(line width tolerance)、0.02微米(μm)是位線接觸的線寬容許度(CDvariation)、0.06微米(μm)是微影制造工藝的誤對(duì)準(zhǔn)范圍(mis-alignspec)，若考慮以0.02微米(μm)作為氧化層隔離的安全邊緣(safe margin)，則位線接觸與電容器上電極之間的總間距(spacing)要求為0.104微米(μm)。隨著線寬的持續(xù)縮減，間距的要求也變得愈來(lái)愈小，如此，將使得位線接觸與冠狀電容器上電極的隔離，成為防礙產(chǎn)量(yield)的問(wèn)題。另一方面，周邊電路比中心電路的位線接觸洞更深，也加深了制作工藝上的問(wèn)題。
另外，為了制造DRAM存儲(chǔ)單元晶胞接觸(cell contact)與/或儲(chǔ)存接觸(storage contact)，SAC是一個(gè)方法。但是，SAC沒(méi)有足夠的接觸面積。

發(fā)明內(nèi)容
鑒于先前技術(shù)所存在的上述缺陷，本發(fā)明的主要目的是提供一種利用氧化線間隙壁(oxide line spacerOLS)與回蝕刻(etch back)制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)存儲(chǔ)單元中的晶胞結(jié)構(gòu)的方法。
本發(fā)明所提供之一種利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)晶胞結(jié)構(gòu)的方法，該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)晶胞結(jié)構(gòu)包括晶胞陣列電路區(qū)與周邊電路區(qū)，上述方法包括形成一氧化硅層于一底材上面；接著，形成一第一氮化硅層圖案與第二氮化硅層圖案于上述晶胞陣列電路區(qū)與周邊電路區(qū)所在的氧化硅層之上；然后，形成一隔離層于上述底材之中；形成一隔離層于該底材之中；隨后去除上述第一氮化硅層圖案、該第二氮化硅層圖案與氧化硅層；接著形成一閘氧化硅層于底材之上面以及形成一多晶硅層于該閘氧化硅層。
接著，形成一金屬硅化層于上述多晶硅層之上；然后，形成一抗反射層于上述金屬硅化層之上；之后，形成一第三氮化硅層于上述抗反射層之上；接著，蝕刻上述第三氮化硅層、抗反射層、金屬硅化層與多晶硅層，直到上述氧化硅層裸露出來(lái)為止；然后，形成一第四氮化硅層于上述第三氮化硅層與氧化硅層之上；之后，蝕刻上述周邊電路區(qū)上之第四氮化硅層，直到上述第三氮化硅層與氧化硅層裸露出來(lái)為止。
接著，形成一玻璃層于上述第四氮化硅層、第三氮化硅層與氧化硅層之上；然后，蝕刻上述晶胞陣列電路區(qū)上的上述玻璃層、第四氮化硅層、第三氮化硅層與氧化硅層，直到上述底材之上表面裸露出來(lái)為止，結(jié)果形成一插塞(plug)區(qū)；之后，利用一化學(xué)機(jī)械研磨方法平坦化上述玻璃層、第四氮化硅層、第三氮化硅層，直到上述第三氮化硅層之上表面裸露出來(lái)為止；接著，形成一金屬層于上述玻璃層、第四氮化硅層、第三氮化硅層與底材之上；最后，利用一化學(xué)機(jī)械研磨方法平坦化上述金屬層，直到上述玻璃層、第四氮化硅層與第三氮化硅層之上表面裸露出來(lái)為止。


圖1所示為顯示本發(fā)明的形成一氧化硅層于一底材上面的截面圖。
圖2所示為顯示本發(fā)明的形成一多晶硅層、金屬硅化層、抗反射層(ARC)與氮化硅層于氧化硅層上面的截面圖。
圖3所示為顯示本發(fā)明的蝕刻周邊電路區(qū)之氮化硅層的截面圖。
圖4所示為顯示本發(fā)明的形成一玻璃層于氮化硅層與氧化硅層的上與蝕刻晶胞陣列電路區(qū)上的玻璃層、氮化硅層與氧化硅層的截面圖。
圖5所示為顯示本發(fā)明之形成一金屬插塞的截面圖。
圖中標(biāo)號(hào)的說(shuō)明底材100氧化硅層101氮化硅層圖案103、102光阻圖案104、105P-井區(qū)106、108N-井區(qū)107、109淺溝渠隔離(shallow trench isolator；STI)110多晶硅層111金屬硅化層112
抗反射層(ARC)113氮化硅層114、115、117光阻圖案116、119玻璃層118插塞區(qū)120插塞1具體實(shí)施方式
本發(fā)明公開(kāi)一種有關(guān)于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)晶胞結(jié)構(gòu)的制造方法，詳細(xì)地說(shuō)，本發(fā)明提供一種利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)晶胞結(jié)構(gòu)的方法，并提供其實(shí)施例。詳細(xì)說(shuō)明如下，所述的較佳實(shí)施例只做一說(shuō)明而不是用來(lái)限定本發(fā)明。
圖1所示為顯示本發(fā)明之形成一氧化硅層101于一底材100上面的截面圖。其中上述底材為一晶圓100，該晶圓100例如是一P-型(100)的晶圓(10±1.5ohm/sq；Epi 7μm)。上述晶圓100上具有P-井區(qū)與N-井區(qū)。在形成氧化硅層101之前先進(jìn)行一清洗步驟，接著，沉積一氧化硅層101于上述晶圓100之上，然后，沉積氮化硅層于氧化硅層101之上。其中上述的氧化硅層101與氮化硅層例如分別是以化學(xué)氣相沉積(CVD)的方法形成的二氧化硅(oxide)與氮化硅(SiN)。上述氧化硅層101的厚度為80～120埃，例如是100埃；而上述氮化硅層的厚度為1300～1700埃，例如是1500埃。之后，在沉積氮化硅層之后再進(jìn)行一清洗步驟。接著，利用微影工藝所形成的光阻圖案104與105作為蝕刻掩膜進(jìn)行蝕刻上述氮化硅層，直到上述氧化硅層101裸露出來(lái)為止，結(jié)果形成一氮化硅層圖案103與氮化硅層圖案102于一晶胞陣列電路區(qū)與周國(guó)電路區(qū)所在的氧化硅層101之上。上述氮化硅層圖案103與氮化硅層圖案102即為作用區(qū)(Active Area)所在位置。而一淺溝渠隔離(shallow trench isolator；STI)110形成在晶圓100之中，其作用在隔離晶體管，使每一晶體管之間能獨(dú)立運(yùn)作。上述淺溝渠隔離(shallow trenchisolator；STI)110的材料例如是TEOS。之后去除一氮化硅層圖案103、氮化硅層圖案102以及氧化硅層101。
圖2所示為顯示本發(fā)明之形成一多晶硅層111、金屬硅化層112、抗反射層(ARC)113與氮化硅層114于氧化硅層101上面的截面圖。其中上述晶圓100中之陣列電路區(qū)與周邊電路區(qū)分別具有P-井區(qū)106、108與N-井區(qū)107、109。上述淺溝渠隔離(shallow trench isolator；STI)110形成之后進(jìn)行一氧化制作工藝，結(jié)果形成一二氧化硅(SiO2)層101，此二氧化硅(SiO2)層101是作為一閘極氧化層，上述二氧化硅(SiO2)層101之形成厚度例如是66埃。上述二氧化硅(SiO2)層101形成之前最佳進(jìn)行一清洗步驟。
接著，沉積一多晶硅層111于上述氧化硅層101之上，然后，沉積一金屬硅化層112于上述多晶硅層111之上，之后，沉積一抗反射層113于上述金屬硅化層112之上，接著，沉積一氮化硅層114于上述抗反射層113之上。其中上述氧化硅層101為后續(xù)蝕刻制作工藝的截止層(stopping layer)。其中上述的多晶硅層111、金屬硅化層112、抗反射層(ARC)113與氮化硅層114例如是分別以化學(xué)氣相沉積(CVD)的方法形成之多晶硅、硅化鎢(WSi)、氮氧化硅(SiON)與氮化硅(SiN)。上述多晶硅層111的厚度為600～1000埃，例如是800埃；上述金屬硅化層112的厚度為800～1200埃，例如是1000埃；上述抗反射層(ARC)113的厚度為500～700埃，例如是570埃；上述氮化硅層的厚度為1200～1400埃，例如是1320埃。上述金屬硅化層112、抗反射層(ARC)113與氮化硅層114形成之前可進(jìn)行一清洗步驟。
然后，依序蝕刻上述氮化硅層114、抗反射層113、金屬硅化層112與多晶硅層111，直到上述氧化硅層101裸露出來(lái)為止。蝕刻完成之后接著進(jìn)行一清潔(clean)步驟，然后進(jìn)行一快速熱回火(Rapid Thermo-AnnealingRTA)制作工藝。上述快速熱回火的制作工藝，可以讓摻雜多晶硅層中的離子有進(jìn)一步擴(kuò)散的機(jī)會(huì)，另外也可以讓氮化硅層更致密(densify)，結(jié)果可以使得摻雜多晶硅層與氮化硅層的較佳品質(zhì)(quality)。
請(qǐng)參考圖3，接著，形成一氮化硅層115于上述氮化硅層114與氧化硅層101之上。上述氮化硅層115形成之前依序進(jìn)行一清洗步驟與一氧化步驟，上述氧化步驟所形成的氧化層厚度為20～40埃。然后，于上述氮化硅層115形成之后進(jìn)行一清洗步驟。之后，以光阻圖案116為蝕刻掩膜進(jìn)行蝕刻上述周邊電路區(qū)的氮化硅層115，蝕刻直到上述氧化硅層101裸露出來(lái)為止，結(jié)果上述周邊電路區(qū)的氮化硅層最后留下側(cè)壁的氮化硅層117。接著，將上述之光阻圖案116去除。
請(qǐng)參考圖4，然后，形成一玻璃層118于上述氮化硅層115、氮化硅層117與氧化硅層101之上，上述玻璃層的材料為硼磷硅玻璃(BPSG)。光阻形成之前進(jìn)行一清潔(clean)步驟。之后，以光阻圖案119為蝕刻掩膜進(jìn)行蝕刻上述晶胞陣列電路區(qū)上的上述玻璃層118、氮化硅層之115、氮化硅層114與氧化硅層101，直到上述底材100的上表面裸露出來(lái)為止，結(jié)果部分的上述玻璃層118、氮化硅層的115、氮化硅層114、氧化硅層101與上述底材100之表面被蝕刻。上述底材100之表面被蝕刻形成一硅凹(Si-recess)。接著，將上述之光阻圖案119去除。然后，進(jìn)行一離子植入制作工藝，將離子植入插塞區(qū)120下之底材100之中。
請(qǐng)參考圖5，填充一金屬層以制作金屬插塞121。接著，利用一化學(xué)機(jī)械研磨(CMP)方法平坦化上述玻璃118、氮化硅層115、氮化硅層114，直到上述晶胞陣列電路區(qū)的氮化硅層114的上表面裸露出來(lái)為止。然后，形成一金屬層于上述玻璃層118、氮化硅層115、氮化硅層114與底材100之上。之后，再利用一化學(xué)機(jī)械研磨方法(CMP)平坦化上述金屬層，直到上述玻璃層118、氮化硅層115與氮化硅層114之上表面裸露出來(lái)為止，結(jié)果形成金屬插塞121，此即為本發(fā)明的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)晶胞結(jié)構(gòu)。上述金屬層之材料舉例來(lái)說(shuō)可包含鎢(W)。
對(duì)熟悉此領(lǐng)域技藝的人來(lái)說(shuō)，本發(fā)明雖以一較佳實(shí)例闡明如上，然而其并非用以限定本發(fā)明精神。在不脫離本發(fā)明的精神與范圍內(nèi)所作的修改與類似的安排，均應(yīng)包含在本發(fā)明的范圍內(nèi)，這樣的范圍應(yīng)該與覆蓋在所有修改與類似結(jié)構(gòu)的最寬廣的詮釋一致。因此，闡明如上的本發(fā)明一較佳實(shí)施例，可用來(lái)鑒別不脫離本發(fā)明之精神與范圍內(nèi)所作的各種改變。
權(quán)利要求
1.一種利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的晶胞結(jié)構(gòu)的方法，該動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的晶胞結(jié)構(gòu)包括晶胞陣列電路區(qū)與周邊電路區(qū)，該方法的步驟包括形成一氧化硅層于一底材之上；形成一第一氮化硅層圖案與第二氮化硅層圖案于該晶胞陣列電路區(qū)與該周邊電路區(qū)所在的氧化硅層之上；形成一隔離層于該底材之中；去除上述第一氮化硅層圖案、該第二氮化硅層圖案與氧化硅層；形成一閘氧化硅層于底材之上面；形成一多晶硅層于該閘氧化硅層；形成一金屬硅化層于該多晶硅層之上；形成一抗反射層于該金屬硅化層之上；形成一第三氮化硅層于該抗反射層之上；蝕刻該第三氮化硅層、該抗反射層、該金屬硅化層與該多晶硅層，直到該氧化硅層裸露出來(lái)為止；形成一第四氮化硅層于該第三氮化硅層與該氧化硅層之上；蝕刻該周邊電路區(qū)上之該第四氮化硅層，直到該第三氮化硅層與該氧化硅層裸露出來(lái)為止；形成一玻璃層于該第四氮化硅層、該第三氮化硅層與該氧化硅層之上；蝕刻該晶胞陣列電路區(qū)上之該玻璃層、該第四氮化硅層、該第三氮化硅層與該氧化硅層，直到該底材之上表面裸露出來(lái)為止，結(jié)果形成一插塞區(qū)；利用一化學(xué)機(jī)械研磨方法平坦化該玻璃層、該第四氮化硅層、該第三氮化硅層，直到該晶胞陣列電路區(qū)之該第三氮化硅層之上表面裸露出來(lái)為止；形成一金屬層于該玻璃層、該第四氮化硅層、該第三氮化硅層與該底材之上；以及利用一化學(xué)機(jī)械研磨方法平坦化該金屬層，直到該玻璃層、該第四氮化硅層與該第三氮化硅層之上表面裸露出來(lái)為止。
2.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該底材為一晶圓，該底材中具有P-井區(qū)與N-井區(qū)。
3.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，包括一于形成該氧化硅層之前、形成該第一氮化硅層圖案與該第二氮化硅層圖案之后、形成該金屬硅化層之前、形成該抗反射層之前、形成該第三氮化硅層與形成該第四氮化硅層之后分別進(jìn)行一清洗步驟。
4.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該氧化硅層之厚度為80～120埃。
5.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該第一氮化硅層圖案之厚度為1300～1700埃。
6.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該第二氮化硅層圖案之厚度為1300～1700埃。
7.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該多晶硅層之厚度為600～1000埃。
8.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該該抗反射層之厚度為500～700埃。
9.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該第三氮化硅層之厚度為1200～1400埃。
10.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該第四氮化硅層之厚度為500～700埃。
11.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該隔離層之材料為TEOS，該抗反射層之材料為氮氧化硅。
12.如權(quán)利要求5所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，還包括于該隔離層形成之后進(jìn)行一氧化制作程序，結(jié)果形成一二氧化硅層。
13.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該金屬硅化層之材料為硅化鎢，該硅化鎢的厚度為800～1200埃。
14.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，還包括一在形成該第四氮化硅層之前依序進(jìn)行一清洗步驟與一氧化步驟，該氧化步驟所形成之氧化層厚度為20～40埃。
15.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，該玻璃層之材料為硼磷硅玻璃，而該金屬層之材料為鎢。
16.如權(quán)利要求1所述的利用氧化線間隙壁與回蝕刻制造動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器晶胞結(jié)構(gòu)的方法，其特征在于，還包括一在該插塞區(qū)形成之后將離子植入該插塞區(qū)下的該底材中的步驟。
全文摘要
一種利用氧化線間隙與蝕刻制造DRAM晶胞結(jié)構(gòu)的方法，該結(jié)構(gòu)含晶胞陣列電路區(qū)與周邊電路區(qū)；方法之步驟含依次在底材上形成氧化硅層、第一SiN層圖案與在該結(jié)構(gòu)的氧化硅層形成第二SiN層圖案，再在底材上形成隔離層，去除第一、二SiN圖案和氧化硅層；在底材上依次形成閘氧化層、多晶硅層、金屬硅化層、抗反射層和第三SiN層，逐一回蝕刻至氧化硅層裸露，在第三SiN層與氧化硅層上形成第四SiN層、蝕刻周邊電路區(qū)第四SiN層至第三SiN層裸露；在第四、三SiN層和氧化硅層上形成玻璃層，在晶胞陣列電路區(qū)逐一回蝕刻至底材表面裸露形成插塞區(qū)，以CMP平坦化至第三氮化硅層表面裸露；在玻璃層、第四、三SiN層與底材上形成金屬層以CMP平坦化至它們的上表面裸露。
文檔編號(hào)H01L21/8242GK1604308SQ0314342
公開(kāi)日2005年4月6日 申請(qǐng)日期2003年9月30日 優(yōu)先權(quán)日2003年9月30日
發(fā)明者三重野文健, 李若加, 陳國(guó)慶, 俞昌, 李奉載 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司